[go: up one dir, main page]

CN105474359B - 以非光刻方式图案化的定向自组装对准促进层 - Google Patents

以非光刻方式图案化的定向自组装对准促进层 Download PDF

Info

Publication number
CN105474359B
CN105474359B CN201380077030.6A CN201380077030A CN105474359B CN 105474359 B CN105474359 B CN 105474359B CN 201380077030 A CN201380077030 A CN 201380077030A CN 105474359 B CN105474359 B CN 105474359B
Authority
CN
China
Prior art keywords
self assembly
pattered region
polymer
orientation self
assembly alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380077030.6A
Other languages
English (en)
Other versions
CN105474359A (zh
Inventor
R·L·布里斯托
R·胡拉尼
E·汉
J·M·布莱克威尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105474359A publication Critical patent/CN105474359A/zh
Application granted granted Critical
Publication of CN105474359B publication Critical patent/CN105474359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Laminated Bodies (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

一个方面的方法包括在具有第一图案化区域和第二图案化区域的衬底的表面上方形成定向自组装对准促进层。在不使用光刻图案化的情况下在第一图案化区域上方选择性地形成第一定向自组装对准促进材料。该方法还包括通过定向自组装在定向自组装对准促进层上方形成组装层。形成了多个组装结构，每个组装结构主要包括在第一定向自组装对准促进材料上方的第一类型的聚合物。多个组装结构各自主要被第二图案化区域上方的不同的第二类型的聚合物邻近包围。第一定向自组装对准促进材料对第一类型的聚合物的化学亲和势比对不同的第二类型的聚合物的化学亲和势高。

Description

以非光刻方式图案化的定向自组装对准促进层
背景
技术领域
多个实施例涉及定向自组装的领域。具体而言，多个实施例涉及对准或定位通过定向自组装形成的结构。
背景信息
集成电路通常包括互连结构以将半导体衬底中形成的电路(例如晶体管和其它电路元件)电气地耦合至外部信号介质(例如封装、引脚、印刷电路板、等等)。通常，采用包括设置在电介质或绝缘层之内的多层大致共面的金属或其它互连线的多层互连结构。通常使用通孔，以通过提供穿过不同层上的互连线之间的电介质或绝缘材料的导电路径来提供不同层上的互连线之间的选择电耦合。
典型地，通过使用光刻图案化的工艺来形成金属线和通孔以限定它们的位置和尺寸。在许多现代处理器中常见的铜互连线的情况下，通常采用双镶嵌型的工艺。代表性地，在一种这样的工艺中，可将光阻层旋涂在衬底上方的电介质层上方，并且通常利用衬底与电介质层之间的薄硬掩模层以便于蚀刻转移。可通过将光阻层通过一个或多个图案化掩模暴露于图案化的光化辐射并将光阻层显影来形成用于通孔的开口，以在光阻层中初始地图案化用于通孔的开口。然后可将以光刻方式限定的用于通孔的开口用作蚀刻掩模，以在下伏的电介质层中蚀刻用于通孔的开口。随后，可通过光刻方式在光阻层中相似地形成用于金属线的开口。然后可将以光刻方式限定的用于金属线的开口用作蚀刻掩模，以在下伏的电介质层中蚀刻用于金属线的沟槽或线状开口。可将金属(例如一个或多个阻挡层、铜块等等)引入已经在电介质层中形成的用于通孔和金属线的开口中。化学机械抛光(CMP)常用于去除金属线外部驻留的过量金属。通常，可重复这样的工艺以形成附加的通孔和互连线的上覆层。通常，光刻用于相对于毗邻的下层/下伏层的通孔和互连线来定位和对准上层/上覆层的通孔和互连线。
对于至少某些类型的集成电路(例如处理器、芯片组部件、图形芯片、等等)，过去和现在已经存在互连结构的尺寸和间隔不断减小的趋势。在未来，互连结构的尺寸和间隔可能将继续不断地减小。互连结构的尺寸的一个度量是它们的临界尺寸(例如线宽或通孔开口的宽度)。互连的间隔的一个度量是间距(例如线间距和/或通孔间距)。该间距可代表最近的毗邻互连结构(例如毗邻的线或毗邻的通孔)之间的中心至中心距离。
当通过此类光刻工艺来图案化极小互连结构和/或间距极小的互连结构时，尤其当间距是50纳米(nm)左右或更小时，和/或当线和/或通孔的临界尺寸是20nm左右或更小时，会出现很多困难。一个可能的困难是，通常需要将通孔与上覆的互连之间的套刻以及通孔与下伏的着陆互连之间的套刻(overlay)控制为高容差。由于间距(例如通孔间距)随着时间缩放得甚至更小，套刻容差趋向于以比光刻设备能够跟上的速率更快的速率随着间距缩放。
另一潜在的困难是，开口(例如通孔开口)的临界尺寸通常趋向于比光刻扫描仪的分辨率能力更快地缩放。存在缩小开口的临界尺寸的缩小技术。然而，缩小量趋向于受到最小间距的限制，且受到缩小工艺的充分光学邻近修正(OPC)中性的限制，以及不显著影响线宽粗糙度(LWR)和/或临界尺寸均匀性(CDU)。
又一潜在的困难是，光阻的LWR和/或CDU特性通常需要随着临界尺寸减小而改进，以保持临界尺寸预算的相同整体比例。然而，目前多数光阻的LWR和/或CDU特性没有临界尺寸减小那么迅速地改进。
附图的若干视图的简要说明
通过参考说明本发明的实施例的以下描述和附图，可最好地理解本发明。在附图中：
图1示出适用于多个实施例的嵌段共聚物分子。
图2是在自组装期间促进自组装结构的定位或对准的方法的实施例的流程框图。
图3A-E是利用与另一材料相比对于一种材料是选择性的或至少优先的一种或多种反应来形成定向自组装对准促进层的方法的实施例的不同阶段的横截面图。
图4是通过执行与另一材料相比对于一种材料是选择性的或至少优先的一种或多种反应来形成定向自组装对准促进层的方法的实施例的流程框图。
图5A-E是用于利用图案化区域的不同高度来形成定向自组装对准促进层的方法的实施例的不同阶段的横截面图。
图6是利用图案化区域的不同高度来形成定向自组装对准促进层的方法的实施例的流程框图。
图7A-H是利用图案化区域的不同高度来形成定向自组装对准促进层的方法的具体示例实施例的不同阶段的横截面图。
图8A-C是利用表面钝化处理来形成DSAAP层的方法的示例实施例的不同阶段的横截面图。
图9A-C是用于利用材料之间的孔隙度的差别来形成定向自组装对准促进层的方法的实施例的不同阶段的横截面图。
图10示出适用于多个实施例的计算设备。
具体实施方式
在以下描述中，陈述了多个具体细节，诸如作为示例的具体材料、反应、材料沉积和去除方法、操作顺序等等。然而，应当理解，可不通过这些具体细节来实施本发明的实施例。在其它实例中，未详细示出公知的结构和技术，以免混淆对本描述的理解。
一些实施例涉及嵌段共聚物的定向自组装。图1示出适用于多个实施例的嵌段共聚物分子100。嵌段共聚物分子是由共价结合单体的链形成的聚合物分子。在嵌段共聚物分子中，存在至少两种不同类型的单体。此外，通常存在具有不同单体组分的单体的至少两个嵌段或连续序列。所示出的嵌段共聚物分子包括聚合物A的嵌段101和聚合物B的嵌段102。聚合物A的嵌段主要包括共价链接的单体A的链(例如，A-A-A-A-A...)，而聚合物B的嵌段主要包括共价链接的单体B的链(例如，B-B-B-B-B...)。聚合物A的嵌段和聚合物B的嵌段共价地结合在一起。单体A和B可代表本领域中已知的嵌段共聚物中使用的不同类型的单体中的任一种。作为一个具体示例，单体A可代表聚苯乙烯的单体，而单体B可代表聚甲基丙烯酸甲酯(PMMA)的单体。在所示出的示例中，每个嵌段仅包括一种类型的单体，不过在其它实施例中，至少一个嵌段可包括两种或两种以上不同类型的单体。
典型地，聚合物嵌段(例如聚合物嵌段A和聚合物嵌段B)可各自具有不同的化学性质。作为一个示例，嵌段中的一种可以是相对更疏水性的(例如不亲水)，而嵌段中的另一种可以是相对更亲水性的(亲水)。这样的化学性质差别(例如亲水性－疏水性差别或其它差别)可能导致嵌段共聚物分子微相分离或自组装至不同区域、域或微相中。聚合物嵌段之间的亲水性或其它化学性质的差别可能导致微相分离，在微相分离中，不同的聚合物嵌段由于他们不同的化学性质而试图彼此“分离”。然而，由于聚合物嵌段彼此共价地结合，在宏观尺度上，他们不能完全“分离”。更确切地，属于不同分子的相同类型的聚合物嵌段可能倾向于自己重新对准或重新定位并且分凝或聚团在极其小(例如纳米尺寸)的区域、域或微相中。这些域的尺寸和形状一般部分地取决于聚合物嵌段的相对长度。举例说明，如果一个聚合物嵌段比另一个短但并非短很多，则嵌段共聚物分子可对准以形成柱状结构，其中较短的聚合物嵌段被分离到柱的内部，而较长的聚合物嵌段包围柱。
嵌段共聚物的定向自组装中的一个挑战是在自组装期间控制组装结构形成的部位或位置。首先，在其上进行自组装的下伏表面一般倾向于影响组装结构的位置。在一些实施例中，下伏表面可能具有不同的材料。在一些情况下，不同的材料可能倾向于对组装结构促进不合需要的位置。在其它情况下，不同的材料可能对组装结构的位置具有不够或至少不理想的影响。例如，在互连结构的情况下，金属和电介质材料可能不具有用于实现对组装结构的位置的所需控制水平的理想的不同化学性质。此外，在一些情况下，下伏表面的化学性质可能会以难以控制和/或取决于一个或多个先前的工艺操作期间的条件的方式而从一区域到另一区域不同。
图2是在两种或两种以上不同聚合物的自组装期间促进组装结构的定位或对准的方法204的实施例的流程框图。该方法包括，在框205，在具有第一图案化区域和第二图案化区域的衬底的表面上形成定向自组装对准促进(DSAAP)层。该DSAAP层包括在第一图案化区域上选择性地形成的第一DSAAP材料。在一些实施例中，第一DSAAP材料基本上不形成在第二图案化区域上(例如，在第二图案化区域的不超过10％上形成)。实际上，可能存在第一DSAAP材料在第二图案化区域上的稍微侵占，不过一般预期侵占量相对小。然而，第一DSAAP材料可能在第一图案化区域上基本对准，并且反映第一和第二图案化区域之间的边界。
在一些实施例中，可能不利用光刻图案化将第一DSAAP材料选择性地形成在第一图案化区域上。在一些实施例中，第一图案化区域自身可用于在第一图案化区域上选择性地对准或形成第一DSAAP材料。作为一个示例，在一些实施例中，第一和第二图案化区域可包括不同类型的材料，并且第一DSAAP材料可包括前驱物材料的反应产物，该前驱物材料能够选择性地或至少优先地与第一图案化区域的材料起反应(与第二图案化区域的不同材料相比而言)。作为另一示例，在一些实施例中，第一和第二图案化区域可处于不同的高度(例如一个区域可能相对于另一区域凹入)，且高度差可用于在第一图案化区域上选择性地对准或形成第一DSAAP材料。作为再一示例，在一些实施例中，第一和第二图案化区域之一可具有比另一个更深的孔隙，可将第一DSAAP材料引入到更深的孔隙中，然后可使用化学机械抛光或蚀刻来去除该第一定向自组装的全部(除孔隙之中深处的部分之外)。相应地，在一些实施例中，第一图案化区域的边界可用于在第一图案化区域上选择性地对准或形成第一DSAAP材料，和/或可被“运送至”第一DSAAP材料的图案之中。
可能的替代方法将会是使用光刻图案化在第一图案化区域上选择性地形成第一DSAAP材料。例如，这可涉及沉积第一DSAAP材料的层。然后，通过利用一个或多个掩模按照光刻方式使该层暴露于图案化的光化辐射，并基于以光刻方式图案化的暴露来去除该层的图案化部分，可按照光刻方式来图案化该层。然而，尤其是在图案化极其小的尺寸和/或间距时，对光刻法的如此使用可能趋向于具有背景技术部分中提及的缺点。此外，对光刻法的如此使用不会原生地/自然地利用下伏第一图案化区域的边界来在第一图案化区域上选择性地对准或形成第一DSAAP材料。最终，附加的光刻操作趋向于显著增加整个工艺的成本，并可能趋向于引入套刻误差。
DSAAP层和/或第一DSAAP材料可用于向随后将自组装于其上的两种或两种以上不同聚合物呈现与下伏表面的化学性质不同的化学性质。在一些实施例中，对准促进层和/或材料可用于呈现比下伏表面的化学性质更适合于实现组装聚合物结构的预期/所需位置的化学性质。例如，对准促进层和/或材料可用于呈现比下伏表面的化学性质更类似于不同类型的聚合物中的一种或一种以上的化学性质(例如亲水性、疏水性、水接触角等等)。作为另一示例，对准促进层和/或材料可用于呈现比下伏表面的化学性质相对更不同的化学性质。在一些实施例中，与下伏表面所具有的对于将被组装于其上的聚合物中的任一种的化学亲和势相比，第一DSAAP材料所具有的对于第一类型的聚合物的化学亲和势更高。
再次参考图2，该方法还包括在框206通过定向自组装在DSAAP层上形成组装层。在一些实施例中，这可包括形成组装结构，这些组装结构各自主要(例如超过70％体积)包括在第一DSAAP材料上的第一类型的聚合物。组装结构可各自主要(例如超过70％体积)被第二图案化区域上的不同的第二类型的聚合物相邻包围。DSAAP层和/或第一DSAAP材料可在自组装期间化学地影响并有助于对准或定位第一聚合物以及可选的第二聚合物。例如，与在第二图案化区域上对比，第一DSAAP材料可有助于呈现有利的表面能条件，以导致第一类型的聚合物在第一DSAAP材料上分凝、聚团或微相分离。作为结果，与在第二图案化区域上对比，第一类型的聚合物可选择性地或优先地在第一DSAAP材料上定位或对准。有利地，这可有助于将下伏的第一图案化区域(例如其尺寸和/或其间距)转移或重建成组装层的上覆的组装结构。
组装结构的尺寸(例如他们的临界或横截面尺寸)不需要通过光刻方式来定义，而是主要取决于聚合物的性质(例如聚合物嵌段的长度)。在一些实施例中，组装结构可用于形成极其小的结构(例如互连结构)和/或间距极小的结构。例如，在一些实施例中，组装结构可用于形成具有约20nm或更小的临界尺寸的互连结构或间距约为50nm或更小的互连结构。这样的极小结构和/或间距通常趋向于给光刻带来挑战。其它实施例不限于这样的小尺寸和/或间距。
图3A-E是用于形成DSAAP层、然后在DSAAP层上形成组装层的方法的实施例的不同阶段的横截面图。该方法利用与另一材料相比对于一种材料是选择性的或至少优先的一种或多种反应。以下描述的用于该方法的特征可任选地与图2的方法一起使用。替代地，该方法可与图2的方法的相似或不同的方法一起使用。此外，图2的方法可具有相同、相似或不同的方法和相应特征。
图3A示出衬底308。在一些实施例中，衬底可代表半导体衬底。半导体衬底可代表用于制造集成电路的一般工件对象。该半导体衬底通常包括硅或其它半导体材料的晶片或其它部件。合适的半导体衬底包括但不限于单晶硅、多晶硅、和绝缘体上硅(SOI)、以及由其它类型的半导体材料形成的衬底。取决于制造的阶段，半导体衬底通常具有形成于其中的晶体管、集成电路以及类似物。除了半导体之外，衬底还可包括金属、电介质、掺杂剂、以及集成电路中常见的其它材料。或者，可替代地使用已知用于嵌段共聚物的定向自组装的任何其它类型的衬底(即，不仅限于集成电路制造)。
衬底308可具有表面309。该表面具有第一图案化区域310，该第一图案化区域具有第一材料311。该表面还具有第二图案化区域312，该第二图案化区域具有不同的第二类型的材料。例如，材料中的一种可代表金属或导电材料，而材料中的另一种可代表电介质材料。在其它实施例中，可在表面处暴露其它材料和/或三种或三种以上不同的材料。例如，在一个替代实施例中，材料中的一种可以是金属材料之上的覆盖材料，而另一种材料可以是电介质材料。
图3B示出在图3A的衬底308的表面309上形成的DSAAP层315B。该DSAAP层包括在第一图案化区域上选择性地形成的第一DSAAP材料316。如图所示，第一DSAAP材料在第一材料311上方(例如之上)选择性地形成，但基本上不在第二材料313上方形成(即在第二材料的上方不超过约10％)。实际上，可能存在第一DSAAP材料在第二材料上的稍微侵占，不过一般预期侵占量较小。
在一些实施例中，第一DSAAP材料316可通过与第二材料313相比对于第一材料311是选择性或至少优先的反应在第一材料311上选择性地形成。第一DSAAP材料可代表与第二材料相比对于第一材料选择性地或至少优先地反应的前驱物材料的反应产物。在各个实施例中，与在第二材料上相比，该反应可在第一材料上以更高的速率和/或更大的范围(或二者的组合)来进行。
图3C示出在图3B的DSAAP层315B中形成的用于形成DSAAP层315C的可选的第二DSAAP材料317。第二DSAAP材料317在第二图案化区域312上选择性地形成。如图所示，第二DSAAP材料可在第二材料313上方(例如之上)选择性地形成，但基本上不在第一材料311上方形成(即通常不超过约10％)。
在一些实施例中，第二DSAAP材料317可代表与在第一图案化区域310上方的第一DSAAP材料316相比对于第二材料313选择性地或优先地反应的前驱物材料的反应产物。提高的选择性和/或优先性可基于更高的反应速率、更大的反应范围或二者的组合。第二DSAAP材料317是可选的。在其它实施例中，第一DSAAP材料316可能能够实现期望的定位或对准。例如，第二材料可能已经具有足够的化学属性和/或它可能足以在存在第一DSAAP材料316的情况下吸引、对准或定位一种而不是两种聚合物。
图3D示出未组装层318，包括在图3C的DSAAP层315C的上方形成的第一聚合物和不同的第二类型的聚合物。在一些实施例中，该未组装层可包括嵌段共聚物材料的层。可按照各种各样不同的方式来施加该未组装层。作为示例，可将嵌段共聚物材料溶解在溶剂中，然后例如通过旋涂、浸涂、浸镀、喷涂或用于嵌段共聚物层的其它方法将嵌段共聚物材料涂覆或施加在该表面上。在此未组装形式下，嵌段共聚物尚未实质性地相分离和/或自组装以形成结构，确切而言，嵌段共聚物的位置和取向基本上是随机化的。
图3E示出从图3D的未组装层318形成的组装层319。该组装层包括在第一DSAAP材料316上方的多个组装结构320。组装结构中的每一个主要包括(例如至少70％)在第一DSAAP材料上方的第一类型的聚合物。组装结构中的每一个主要(例如至少70％)被第二图案化区域317上方的不同的第二类型的聚合物321相邻包围。
在一些实施例中，与第一材料311对于第一类型的聚合物320或第二类型的聚合物321的化学亲和势相比，第一DSAAP材料316对于第一类型的聚合物320的化学亲和势可更高。与第一DSAAP材料316对于第二类型的聚合物321的化学亲和势相比，第一DSAAP材料316对于第一类型的聚合物320的化学亲和势更高。在一个特定示例中，第一和第二类型的聚合物可代表聚苯乙烯－(聚(甲基丙烯酸甲酯))嵌段共聚物。聚苯乙烯(PS)比聚甲基丙烯酸甲酯或PMMA更疏水。聚苯乙烯具有约90°的水接触角。PMMA具有约70°的水接触角。在一些实施例中，DSAAP材料中的一种的水接触角可在聚合物嵌段之一(例如聚苯乙烯)中为约+/-5°、约+/-3°、或约+/-1°之内，而另一种DSAAP材料的水接触角可在另一聚合物嵌段(例如PMMA)中为约+/-5°、约+/-3°、或约+/-1°之内。
如本申请中别处所描述，组装结构可通过自组装或微相分离而形成。在一些实施例中，可加热未组装层或将其温度升高，以启动、加速微相分离和/或自组装、提高其质量、或以其它方式促进微相分离和/或自组装。例如，可通过烘烤衬底、在炉中加热衬底、用热灯加热未组装层、对未组装层应用红外辐射、或以其它方式对未组装层加热和/或升高未组装层的温度，来实现上述目的。加热或升高的温度可提供能量以使嵌段共聚物分子更具移动性/更灵活并且能够重新定位。所施加的热量和/或最高温度应当一般足以实现微相分离和/或自组装，且不会损坏聚合物或任何其它重要的热敏感材料或结构。通常，所需温度可在约150℃至约350℃的范围内，或在约170℃至约300℃的范围内，但不超过任何重要的热退化限制。
有利地，第一DSAAP材料316相对于不同的下伏的图案化材料边界对准(例如相对于第一材料311对准)。第一DSAAP材料316可有助于使第一聚合物的组装结构320相对于该第一DSAAP材料对准或定位。作为结果，引申开来，可使组装结构相对于不同的下伏的图案化材料边界对准(例如，相对于第一材料311对准)。该对准不需要依赖于用于第一DSAAP材料的图案化的光刻法。在一些实施例中，可进一步处理组装结构并将其用于形成其它结构，诸如互连结构、微机电系统(MEMS)、纳米线或其它结构。
图4是通过执行与另一材料相比对于一种材料是选择性的或至少优先的一种或多种反应来形成DSAAP层的方法425的实施例的流程框图。在一些实施例中，图4的方法可在图2的方法中使用和/或与图3A-E的方法一起使用。替代地，图4的方法可在相似或不同的方法或方式中使用。此外，图2的方法和/或图3A-E的方法可使用与图4的方法相似或不同的方法。
该方法包括，在框426，在第一图案化区域上方选择性地形成第一DSAAP材料，但基本上不在第二图案化区域上形成第一DSAAP材料。在一些实施例中，这包括执行与第二图案化区域的第二不同材料相比对于第一图案化区域的第一材料优先或至少是选择性的反应。
该方法包括，在框427，可选地在第二图案化区域上方选择性地形成不同的第二DSAAP材料，但基本上不在第一图案化区域上形成第二DSAAP材料。在一些实施例中，这包括执行与第一图案化区域上方的第一DSAAP材料相比对于第二图案化区域的第二材料优先或至少是选择性的反应。
为进一步说明某些概念，考虑几个说明性的示例会是有帮助的。在一些情况下，一种材料可以是电介质材料，而另一种材料可以是金属材料或聚合物材料或不与氨基硅烷、卤代硅烷或烷氧基硅烷反应的其它材料。与金属材料相比，氨基硅烷、卤代硅烷(例如氯硅烷、氟硅烷等等)或烷氧基硅烷(例如甲氧基硅烷、乙氧基硅烷或其它烷氧基硅烷)能够与电介质材料的表面上的羟化集团选择性地或至少优先地反应。合适的硅烷的具体示例包括但不限于十八烷基三氯硅烷、十八烷基氯硅烷、二乙氨基三甲基硅烷、双(二甲氨基)二甲基硅烷、甲氧基硅烷、乙氧基硅烷、或其它相似的硅烷以及以上的组合。这些反应的反应产物可用于选择性地覆盖电介质材料的暴露表面。如果某些一般更少量的反应确实发生在金属材料上，则可通过例如水洗来去除它。硅烷可包括一个或多个其它基团，诸如烷烃直链、烷烃支链、其它有机直链或支链、苄基或其它基团、或各种其它已知的官能基团，以改变硅烷的化学性质并实现最终想要的表面涂层的化学性质或亲和势(例如亲水性或疏水性)。作为另一示例，双官能、三官能、多官能的亲电体或其组合可与材料(例如ILD)的羟化基团反应，然后与聚合物的官能基团反应，得到活化的反应产物。
作为对于电介质材料是选择性的反应的另一示例，利用六甲基二硅氮烷(HMDS)的蒸汽涂底(priming)能够与电介质材料的大致亲水表面反应，并附着约单层的三甲基硅烷基团以产生在约50°至约60°的范围之内的水接触角。在一些实施例中，第二组分可用于改变该接触角和/或实现不同的接触角范围(这取决于两种组分的相对量)。例如，可与HMDS一起包括变化量的相对更反应性的组分二乙氨基三甲基硅氮烷(DEATS)，以随时将水接触角增大到从约50°至约60°、至约80°中的任一点。允许反应的循环数量和/或材料的量提供控制层的最终性质(例如水接触角)的另一方式。此外，DEATS还可能有助于提高金属表面、聚合物或其它表面上的选择性或优先性。除了蒸汽涂底之外，还可利用液相来施加这样的材料。
在一些情况下，一种材料可以是金属材料，而另一种材料可以是电介质材料或聚合物材料或不与磷酸反应的其它材料。各种磷酸能够与(原生的或经过氧化的)金属表面选择性地或至少优先地反应，以在电介质材料(例如硅的氧化物)的表面上优先地或甚至选择性地形成强结合的金属磷酸盐。合适的磷酸的具体示例是十八烷基磷酸。这样的表面涂层一般倾向于在许多有机溶剂中稳定，但可利用温和的水性酸和基液来去除。磷酸可包括一个或多个其它基团，诸如烷烃直链、烷烃支链、其它有机直链或支链、苄基或其它基团、或各种其它已知的官能基团，以改变其化学性质并实现最终想要的表面涂层的化学性质或亲和势(例如亲水性或疏水性)。
与电介质材料或聚合物材料或其它材料相比对于金属材料是选择性或至少优先的反应的另一示例是各种金属腐蚀抑制剂，诸如在化学机械抛光期间被使用以用于保护互连结构的金属腐蚀抑制剂。具体示例包括苯并三唑、其它三唑官能基团、其它合适的杂环基团(例如基于杂环的腐蚀抑制剂)、以及本领域中已知的其它金属腐蚀抑制剂。除了三唑基团之外，其它官能基团也可用于提供所需的对于金属的吸引力或反应性。各种金属螯合剂也可能是合适的。
作为再一示例，可替代地使用各种硫醇，以与不倾向于与硫醇显著反应的电介质、聚合物或其它表面相比与金属表面选择性地或至少优先地反应。作为另一示例，可使用1,2,4-三唑或相似的芳香族杂环化合物，以与电介质和某些其它材料相比与金属选择性地反应。
在一些情况下，一种材料可以是金属材料或电介质材料，而另一种材料可以是聚合物材料或不与聚合物刷(polymer brush)材料反应的其它材料。聚合物刷材料可代表或被视为在其一末端处或附近具有一个或多个反应性官能基团的聚合物，使得这些反应性官能基团能用于与大致在该末端处或附近的表面起反应。各种聚合物刷材料通常具有羟基基团、氨基基团、卤素基团等等，它们可与金属或电介质材料的表面处的羟化基团反应。聚合物材料和某些其它材料(例如金等等)可能不容易与这样的聚合物刷材料反应。因此，在一些情况下，可实现选择性。
图5A-E是使用不同高度的图案化区域形成DSAAP层、然后在DSAAP层上形成组装层的方法的实施例的不同阶段的横截面图。以下描述的用于该方法的特征可任选地与图2的方法一起使用。替代地，该方法可与图2的方法之外的相似或不同的方法一起使用。此外，图2的方法可以是相同、相似或不同的方法。
图5A示出衬底508。该衬底具有表面509。该表面包括第一图案化区域510的顶面和第二图案化区域512的顶面。第二图案化区域的顶面比第一图案化区域的顶面高(例如，具有距衬底的相对底面更大的距离)。第一图案化区域的顶面相对于第二图案化区域的顶面是凹陷的。在一些实施例中，第一和第二图案化区域可能具有不同的对应类型的材料。在其它实施例中，第一和第二图案化区域可能具有相同类型的材料但仅处于不同高度。
图5B示出在图5A的顶面509上方引入的第一DSAAP材料530的层。该层被引入在第一和第二图案化区域二者的顶面上方。作为示例，在一些实施例中，凹陷的第一图案化区域可能具有孔开口(例如用于通孔)或沟槽开口(例如用于互连线)，并且该层可完全填充孔或沟槽开口。在一些实施例中，与先前一样，第一DSAAP材料可具有足以吸引、对准、或定位定向自组装嵌段共聚物的聚合物之一的化学亲和势。在一些实施例中，可在该表面上方涂覆、沉积或以其它方式引入本领域中已知的用于嵌段共聚物的定向自组装的各种聚合物刷或聚合物垫材料(polymer mat material)中的任一种。旋涂、喷涂、浸涂或各种其它涂覆方法是合适的。在其它实施例中，可沉积、涂覆、施加、生长或以其它方式引入其它材料。
图5C示出通过去除图5B的第一DSAAP材料530的层的部分而形成的DSAAP层515C。如所示，第一DSAAP材料已从第二图案化区域512的顶面上方被去除。第一DSAAP材料的另一部分516保留在第一图案化区域510的顶面上方。第一DSAAP材料的该部分516保留在第一图案化区域510之上和上方的凹陷部分中。该材料的去除在第一图案化区域上方基本选择性地形成第一DSAAP材料，但基本不在第二图案化区域上方形成第一DSAAP材料。用于去除该层的部分的合适的方法的示例包括但不限于化学机械抛光(CMP)、其它平坦化方法、用于蒸发、汽化或以其它方式从该表面去除材料的热处理、蚀刻(例如干蚀刻或湿蚀刻)、其它自上向下的材料去除方法及其组合。余下的第一DSAAP材料516的顶面可以与第二图案化区域512的顶面基本共面(例如，如同CMP的情况)，或相对于第二图案化区域512的顶面凹陷(例如，在使用过蚀刻的一些情况下)。
图5D示出在图5C的DSAAP层515C中形成的用于形成改性的DSAAP层515D的可选的第二DSAAP材料517。第二DSAAP材料517在第二图案化区域512上方选择性地形成但基本不在第一图案化区域510上方形成，并允许一些可能的稍微侵占。在一些实施例中，第二DSAAP材料517可代表与保留在第一图案化区域的顶面上方的第一DSAAP材料516相比与第二图案化区域512的顶面的材料选择性地或至少优先地反应的前驱物材料的反应产物。提高的选择性和/或优先性可基于更高的反应速率、更大的反应范围或二者的组合。
图5E示出在图5D的DSAAP层515D上方形成的组装层519。该组装层包括在第一DSAAP材料516上方的多个组装结构520。组装结构中的每一个主要包括(例如至少70％)第一类型的聚合物。组装结构中的每一个主要(例如至少70％)被第二图案化区域和/或可能的第二DSAAP材料上方的不同的第二类型的聚合物521相邻包围。在一些实施例中，可涂覆或以其它方式引入未组装的层，然后加热以促进自组装。
图6是利用图案化区域的不同高度来形成DSAAP层的方法635的实施例的流程框图。在一些实施例中，图6的方法可在图2的方法中使用和/或与图5A-E的方法一起使用。替代地，图6的方法可在相似或不同的方法或方式中使用。此外，图2的方法和/或图5A-E的方法可使用与图6的方法相似或不同的方法。
该方法包括在框636在衬底的表面上方引入第一DSAAP材料，包括在相对于第二图案化区域的顶面凹陷的第一图案化区域的顶面上方引入第一DSAAP材料。该方法还包括在框637从第二图案化区域的顶面上方去除第一DSAAP材料的部分，同时留下在第一图案化区域的顶面上方的第一DSAAP材料的部分。
该方法还可任选地包括，在框638，在从第二图案化区域的顶面上方去除第一DSAAP材料的部分之后，在第二图案化区域的顶面上方选择性地形成不同的第二DSAAP材料。在一些实施例中，可通过执行与保留在第一图案化区域的顶面上方的第一DSAAP材料相比对第二图案化区域的顶面的材料是选择性的或至少优先的反应，以在第二图案化区域的顶面上方选择性地形成第二DSAAP材料。形成第二图案化区域的不同的第二DSAAP材料是可选的而不是必需的。
图7A-H是利用图案化区域的不同高度来形成DSAAP层的方法的具体示例实施例的不同阶段的横截面图。图7A示出电介质或绝缘材料711和金属材料713。通常，电介质材料可包括可选地与一种或多种其它材料(例如碳、氟、用于低介电常数材料的其它添加剂等等)组合并可选地制成多孔的以进一步降低介电常数的硅和氧(例如各种硅氧化物中的任一种)。金属材料可包括一种或多种不同的金属(例如单金属或合金、两种或两种以上不同金属的叠层、多层和/或其它组合)。在一些实施例中，该金属材料可包括铜，并可能与一种或多种其它金属形成合金或以其它方式组合。
该金属材料至少部分地设置或嵌入在电介质材料之内。电介质材料的顶面代表第一图案化区域710。金属材料的顶面代表第二图案化区域712。在所示示例中，金属材料的顶面(或第二图案化区域)比电介质材料的顶面(或第一图案化区域)高。电介质的顶面(或第一图案化区域)相对于金属材料的顶面(或第二图案化区域)是凹陷的。替代的安排也是可能的。
在一些实施例中，可通过执行蚀刻使这些表面凹陷。有益地，蚀刻可有助于清洁暴露的顶面和/或使其更“纯洁”以用于与上覆材料的后续反应。在一些实施例中，可在衬底(为简化而未示出)上设置金属和电介质材料，该衬底可类似于之前描述的其它衬底。
图7B示出在图7A的顶面709上方引入的第一聚合物刷材料730的层。在另一实施例中，可使用第一聚合物垫材料。第一聚合物刷和/或垫材料代表第一DSAAP材料的实施例。可使用各种聚合物刷或垫材料中的任一种。如所示，可在处于不同高度的金属和电介质材料二者的顶面上方大致共形地形成该层。可通过涂覆(例如浸涂、喷涂等等)、沉积或本领域已知的用于应用聚合物刷或垫材料的任何其他合适的方法来形成该层。
图7C示出将聚合物刷材料或层730的第一邻接部分740化学共价地结合或附连至图7B的金属和电介质材料的暴露顶面。在一些实施例中，该聚合物刷材料可具有多个官能基团，这多个官能基团可与金属和电介质材料的暴露顶面的暴露官能基团反应。例如，在一些实施例中，聚合物刷分子的氨基、卤素、烷氧基或羟基基团可与金属和电介质材料的顶面的暴露的羟化基团反应。通常，聚合物刷材料的相对薄的邻接层(例如大约单层)可反应。在一些实施例中，加热或提高聚合物刷材料的温度可用于促进该反应。作为一个例子，根据具体的聚合物刷材料和工艺，可将聚合物刷材料的温度提高至约160℃至约300℃之间，或从约170℃至约270℃，不超过材料、结构或工艺的任何显著的热限制。可执行加热足够长的时间以将该反应执行至期望的程度，这通常是从数十秒到若干分钟的量级。
图7D示出去除图7C的第一聚合物刷层730C的部分以暴露多个图案化层中的一个图案化层的顶面712D。在所示示例中，金属材料713的顶面712D被暴露。第一聚合物刷材料730D的部分保留在凹陷的图案化区域的顶面上方，在所示示例中，该顶面是电介质材料711的顶面。用于去除该层的部分的合适的方法的示例包括但不限于CMP、其他平坦化方法、蚀刻(例如干蚀刻)以及其他自上向下的材料去除方法。用于某些类型的聚合物刷材料的合适的方法的一个具体示例是干蚀刻(例如氧蚀刻)一段时间，该时间为若干秒至数十秒的量级。余下的第一聚合物刷材料730D的顶面可以与金属材料的顶面基本共面(例如，如同CMP的情况)，或相对于金属材料的顶面凹陷(例如，在使用过蚀刻的一些情况下)。
注意，保留在凹陷的图案化区域的顶面上方的第一聚合物刷材料730D的该部分包括两种不同类型的第一聚合物刷材料。具体而言，该部分包括与电介质材料的顶面和金属材料的垂直侧壁共价地结合或附接的第一聚合物刷材料740。此外，该部分包括远离这些附接表面的未反应或未附接的第一聚合物刷材料730D，其尚未与金属或电介质材料反应或附连至金属或电介质材料。将该未反应的部分730D保留在已反应或已附接部分740上方可有助于在蚀刻、CMP工艺或用于去除金属材料的顶面上方的过量第一聚合物刷材料的其他工艺期间保护已反应或已附接部分。这样可有助于保持它纯洁以用于嵌段共聚物的对准或定位自组装，但不是必需的。
图7E示出从图7D的第一聚合物刷材料的已附接或已反应的部分740的上方去除第一聚合物刷材料的未反应或未附接部分730D。在一些实施例中，可通过清洗或以其它方式使该层与甲苯、丙酮或适合于该特定类型的聚合物刷的另一合适的有机溶剂接触来去除该部分。
图7F示出在图7E的顶面上方引入的不同的第二聚合物刷材料742的可选的层。第二聚合物刷材料742是与第一聚合物刷材料730不同类型的材料，且代表不同的第二DSAAP材料的实施例。在一个特定示例中，第一和第二聚合物材料可以是聚(甲基丙烯酸甲酯)和聚苯乙烯刷材料。如所示，在金属材料的更高的暴露顶面712D(在本示例中)上以及附接的第一聚合物刷材料740的顶面上引入(涂覆)第二聚合物刷材料。
图7G示出将第二聚合物刷材料或层742的第一邻接部分744化学共价地结合或附连至图7F的更高(未凹陷)的图案化区域的暴露顶面。在所示示例中，更高(未凹陷)的图案化区域的顶面是金属材料的顶面。在一些实施例中，第二聚合物刷材料可具有多个官能基团，这多个官能集团可与金属材料的暴露顶面的暴露官能基团反应。例如，在一些实施例中，聚合物刷分子的氨基、卤素、烷氧基或羟基基团可与金属材料的顶面的暴露的羟化基团反应。典型地，第二聚合物刷材料将不与附接的第一聚合物刷材料反应，因为第一聚合物刷材料可能缺少能够参与此类反应的羟化或其它合适的官能基团。在一些实施例中，加热或升高第二聚合物刷材料的温度可用于促进该反应。
图7H示出从图7G去除第二聚合物刷材料的未反应或未附接部分742G。共价结合或附接的多个部分744保留。在一些实施例中，可通过清洗或以其它方式使该层与甲苯、丙酮或适合于该特定类型的聚合物刷的另一合适的有机溶剂接触来去除未反应或未附接部分。已反应或已附接的第一聚合物刷或垫材料740和已反应或已附接的第二聚合物刷材料744代表DSAAP层的实施例。在一些实施例中，嵌段共聚物的层、或两种或两种以上不同的未结合的聚合物可在DSAAP层上方形成，并如本申请别处所描述的那样自组装。
在图7F-H的实施例中，第二DSAAP材料也是聚合物刷材料，但这不是必需的。在其它实施例中，可替代地使用与第一聚合物刷/垫材料相比能够在暴露的顶面或“台面”(例如所示示例中的金属材料)上选择性地或至少优先地形成的其它类型的材料。例如，在暴露的金属材料的情况下，可使用硅烷(例如氨基硅烷、卤代硅烷、烷氧基硅烷、六甲基二硅氮烷(HMDS)、二乙氨基三甲基硅氮烷(DEATS)及其组合等等)、磷酸(例如十八烷基磷酸等等)、或金属腐蚀抑制剂(例如苯并三唑(BTA)、其它三唑、等等)或硫醇、或1,2,4三唑及其组合。
在一些实施例中，组装层中形成的组装结构可用于形成互连结构(例如金属线、通孔等等)。有优势地，因为第一和第二附接聚合物刷材料相对于不同的下伏图案化边界(例如金属和电介质材料的不同高度)对准，并且因为第一和第二附接聚合物刷材料有助于在第一和第二附接聚合物刷材料上方对准或定位组装结构，所以组装结构以及从组装结构形成的互连结构也可扩展地相对于不同的下伏图案化边界对准或定位。当形成极其小的结构或间距极小的结构时，这可有助于改善对准，而无需依赖于光刻来实现这样的对准。
这仅仅是一个说明性实施例。可构想许多变型。作为一个示例，可交换金属和电介质此类的相对高度。作为另一示例，可使用除金属和电介质此类之外的材料。例如，可使用相同类型的材料，或可使用除金属和电介质材料之外的两种不同类型的材料。作为另一示例，可任选地省略针对图7E描述的未反应聚合物的去除，并且可利用针对图7H描述的未反应聚合物的去除来去除未反应聚合物。作为另一示例，可任选地省略针对图7C描述的反应，并且可利用针对图7G描述的反应来执行该反应。其它变型对于获得本公开的益处的本领域普通技术人员将是明显的。
图8A-C是利用表面钝化处理来形成DSAAP层的方法的示例实施例的不同阶段的横截面图。图8A示出在衬底808的电介质材料811和金属材料813的顶面上执行钝化处理880。在所示实施例中，电介质和金属处理的顶面是共面的，但替代地，任一顶面可相对于另一顶面凹陷。电介质材料的顶面代表第一图案化区域810。金属材料的顶面代表第二图案化区域812。钝化处理代表有助于钝化电介质材料811的暴露顶面的表面处理。在一些实施例中，钝化处理可与对于金属材料的表面不同地钝化或改变电介质材料的表面(例如钝化程度更高或至更大程度)。如所示，电介质材料的表面可代表经钝化的表面882。
不希望被理论所束缚，现认为钝化处理可有助于去除和/或改变暴露在该表面处的反应性基团，以减小它们与随后应用的聚合物刷材料或其它DSAAP材料反应的可得性。例如，如之前所提及，电介质和金属表面通常具有暴露的羟化基团，这些暴露的羟化基团可与聚合物刷材料或其它DSAAP材料的反应性官能基团反应。与金属表面的羟基团相比，钝化处理可选择性地或至少优先地更多地去除和/或改变电介质表面的羟基团，由此有助于选择性地减小电介质表面对于聚合物刷材料或其它DSAAP材料的反应性。在该处理之后，金属表面仍然能够与聚合物刷材料或其它DSAAP材料反应，但电介质表面不能以相同的程度与聚合物刷材料或其它DSAAP材料反应。
合适的钝化处理的一个示例是基于氟的蚀刻。合适的基于氟的蚀刻的一个特定示例是低功率定时四氟化碳(CF4)蚀刻，不过本发明的范围不限于此。此外，不希望被理论所束缚，现认为这样的基于氟的蚀刻可能有助于去除电介质表面处的羟基团或将它们转化成反应性更低的基团，诸如氟基团或其它含氟的基团。初始结果表明，这样的基于氟的蚀刻可能能够选择性地显著减小电介质表面对聚合物刷材料的反应性，而不减小金属表面对聚合物刷材料的反应性至相同程度。在烘烤之后，例如，可利用有机溶剂清洗从电介质表面洗掉聚合物刷材料，而不会从金属表面洗掉聚合物刷材料。
此外，基于氟的蚀刻可能倾向于提高电介质表面的疏水性。提高的疏水性可用于使电介质表面吸引或对准疏水性聚合物(诸如聚苯乙烯)。在一些情况下，这可有助于避免需要向电介质表面施加单独的附加DSAAP材料。替代地，可任选地在需要时向电介质表面施加单独的附加DSAAP材料。此外，可在单次蚀刻操作中完成电介质表面的钝化并使其更具疏水性，而不需要使用多次操作或多个层。
图8B示出在图8A的衬底的表面上方施加第一聚合物刷材料830的层，并将第一聚合物刷材料的部分840附接至金属材料的顶面。第一聚合物刷材料的部分840选择性地附接或结合至金属表面，而不附接或结合至电介质表面。钝化表面882可有助于防止第一聚合物刷材料附接在电介质表面上。在一些实施例中，可使用相对更亲水的聚合物刷材料，诸如例如PMMA聚合物刷材料。这可有助于使具有金属材料的第二图案化区域对准或吸引PMMA。
图8C示出从图8B的衬底的表面上方去除第一聚合物刷材料830的层。可通过利用诸如甲苯、丙酮、聚(乙二醇)甲醚丙烯酸酯(PEGMEA)之类的合适的溶剂或其它合适的有机溶剂来清洗或接触聚合物刷材料层来去除未反应的聚合物刷材料。第一聚合物刷材料的附接部分840保留在金属表面上方，但可以没有第一聚合物刷材料的显著部分保留在电介质表面上方。还示出了组装层，该组装层包括电介质材料上方的第一聚合物的组装结构820和金属材料上方的第二聚合物的组装结构821。如上所述，基于氟的蚀刻或其它钝化处理可使电介质表面相对更具有疏水性，使得可以能够吸引或对准相对更具有疏水性的材料(诸如聚苯乙烯)。在一些实施例中，第二聚合物材料相对更具有疏水性(诸如PMMA)，可被金属表面上方的PMMA聚合物刷材料吸引。然而，本发明的范围不仅限于这些类型的聚合物。此外，如果需要，可在钝化层或电介质材料上方任选地形成另一DSAAP材料。
其它实施例不限于使用这样的基于氟的蚀刻作为钝化处理。确切地说，其它实施例可利用其它反应试剂或改性剂来钝化或以其它方式处理异质表面，所述其它反应试剂或改性剂能够与对于一种类型的表面不同地选择性地或至少优先地使另一种类型的表面改性。例如，在一些实施例中，可使腐蚀抑制剂或金属粘结剂与该表面接触以处理金属的该表面。合适的腐蚀抑制剂或其它金属粘结剂的示例包括但不限于苯并三唑和各种其它已知的三唑类型腐蚀抑制剂、各种杂环型腐蚀抑制剂、以及本领域中已知的其它金属腐蚀抑制剂。在一些实施例中，可在化学机械抛光操作期间执行该处理。该处理可有助于使金属的表面选择性地对于聚合物刷材料或以上针对钝化处理类似描述的其它DSAAP材料反应性更低。
图9A-C是用于利用材料之间的孔隙度的差别来形成DSAAP层的方法的实施例的不同阶段的横截面图。在一些实施例中，可将该方法与图2的方法和/或图3A-E的方法一起使用，但这不是必需的。
图9A示出具有第一图案化区域和第二图案化区域的衬底908，该第一图案化区域具有第一材料911，该第二图案化区域具有不同的第二材料913。第二材料具有多个孔隙945。在一个方面中，第二材料是多孔的且第一材料基本是无孔的，或在另一方面中，第二材料具有比第一材料深的孔隙。在一个具体实施例中，第一材料可以是金属材料，第二材料可代表电介质材料(例如多孔的低k电介质材料)。
图9B示出在图9A的表面上形成或引入的第一DSAAP材料946的层。第一DSAAP材料也被引入孔隙945中。在一些实施例中，第一DSAAP材料可具有足够低的分子量以流入孔隙中。在一些实施例中，聚合物可以是聚合物刷材料和/或聚合物垫材料，和/或能够固化或交联以帮助将聚合物保持在孔隙之内和/或减少溶剂中的溶解的另一类型的聚合物材料。在又一实施例中，聚合物可以是普通的聚合物材料，该普通的聚合物材料不需要能够与该表面反应或交联，而是可在更高温下流入孔隙中然后固化。
图9C示出从第一材料911的顶面上方去除图9B的层946的部分，但第一DSAAP材料的另一部分保留在被填充孔隙947之内。用于去除该层的部分的合适的方法的示例包括但不限于蚀刻、CMP、其它平坦化方法以及其它自上向下的材料去除方法。如果需要，可在第一材料911上方可选地形成另一材料(例如，使用本申请中别处描述的多种选择性反应中的一种)。
在一些实施例中，两种不同的DSAAP材料中的每一种可具有与将要在该DSAAP材料上自组装的对应的不同聚合物相似的化学性质。例如，第一DSAAP材料可具有在第一聚合物的约+/-5°、或约+/-3°、或约+/-1°之内的水接触角，而第二DSAAP材料可具有在第二聚合物的约+/-5°、或约+/-3°、或约+/-1°之内的水接触角。例如，可使用相同的两种聚合物的刷材料。在其它实施例中，两种DSAAP材料中的一种可具有与聚合物中的一种相似的化学性质，而另一种DSAAP材料可具有位于两种不同的聚合物中间或约半程的基本中性的性质。例如，第一DSAAP材料可具有在第一聚合物的约+/-5°、或约+/-3°、或约+/-1°之内的水接触角，而第二DSAAP材料可具有在两种聚合物的平均水接触角的约+/-5°之内的水接触角。换言之，第二DSAAP材料可具有与两种不同类型的聚合物基本相同的化学亲和势。例如，如果两种不同的聚合物是A-A-A-A...和B-B-B-B...，则合适的中性聚合物可以是A-B-A-B-A-B-A-B...、以及A-A-B-B-A-A-B-B...、A-B-B-A-A-B-A-B...和类似物。第二DSAAP材料可以对于自组装相对中性，使得第一DSAAP材料主要影响组装结构的定位。当第二DSAAP材料占据比第一DSAAP材料相对大的表面积时，这样是有益的。例如，可使包围金属互连结构的电介质材料的相对较大表面积中性，使得金属互连结构上方的DSAAP材料主要控制定位。
应理解，本申请中公开的方法可在除明确示出的那些方法之外的各种其它组合中使用。例如，将材料引入孔隙中可与选择性反应组合，选择性反应可与不同的图案高度组合，孔隙可与不同的高度组合，等等。为简单起见，已示出和描述了两个不同的部位(例如金属表面和电介质表面)。然而，在其它实施例中，可任选地使用三个或三个以上部位。已经在形成互连结构的背景下描述了多个实施例。然而，可使用其它实施例来形成半导体器件、存储器器件、磁存储介质、纳米线、光子晶体、量子点、微机电系统(MEMS)、或其它通常小的器件和/或结构。
图10示出根据本发明的一个实现的计算设备1060。在多个实现中，该计算设备可以是膝上型计算机、上网本、笔记本、超极本、智能手机、平板、个人数字助理(PDA)、超移动PC、移动电话、桌面计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录仪。
该计算设备具有板1061。该板可包括多个组件，包括但不限于处理器1062和一个或多个通信芯片1063。在其它实现中，通信芯片可以是处理器的部分。该通信芯片可实现无线通信。取决于其应用，该计算设备可包括其它组件。这样的其它组件的示例包括但不限于易失性存储器(例如DRAM)1064、非易失性存储器(例如ROM)1065、闪存(未示出)、图形处理器1066、数字信号处理器(未示出)、密码处理器(未示出)、芯片组1067、天线1068、触摸屏控制器1069、电池1070、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器1073、全球定位系统(GPS)设备1071、指南针1072、加速度计(未示出)、陀螺仪(未示出)。具有集成电路的这些和各种其它组件可包括利用本申请中描述的多个实施例形成的一个或多个结构(例如互连结构)。示例包括但不限于处理器、通信芯片、芯片组、图形芯片、半导体存储器器件等等。
示例实施例
以下示例涉及进一步的实施例。这些示例中的细节可以在一个或多个实施例的任何地方被使用。
示例1是一种制造方法，包括在具有第一图案化区域和第二图案化区域的衬底的表面上方形成定向自组装对准促进层。形成该定向自组装对准促进层包括在第一图案化区域上方选择性地形成第一定向自组装对准促进材料。在不使用光刻图案化的情况下，任选地执行在第一图案化区域上方选择性地形成第一定向自组装对准促进材料。该方法还包括通过定向自组装在定向自组装对准促进层上方形成组装层。形成组装层包括形成多个组装结构，多个组装结构各自主要包括在第一定向自组装对准促进材料上方的第一类型的聚合物，并且多个组装结构各自主要被第二图案化区域上方的不同的第二类型的聚合物邻近包围。第一定向自组装对准促进材料对第一类型的聚合物的化学亲和势比对不同的第二类型的聚合物的化学亲和势高。
示例2包括示例1的方法，并且可选地，其中在第一图案化区域上方选择性地形成第一定向自组装对准促进材料包括：执行与第二图案化区域的不同的第二材料相比对于第一图案化区域的材料优先的反应。
示例3包括示例2的方法，并且可选地，其中第一图案化区域的材料和第二图案化区域的不同的第二材料中的一个是金属材料而另一个是电介质材料。
示例4包括示例1-3中的任一个的方法，并且可选地，其中执行该反应包括以下项中的至少一项：(1)使氨基硅烷、卤代硅烷和烷氧基硅烷中的至少一种与第一图案化区域的羟化基团反应；(2)使聚合物的官能基团与第一图案化区域的羟化基团反应；(3)使磷酸与第一图案化区域的金属反应；(4)使硫醇与第一图案化区域的金属反应；(5)使三唑和腐蚀抑制剂中的至少一种与第一图案化区域的金属反应；(6)使1,2,4三唑与第一图案化区域的金属反应；(7)使杂环腐蚀抑制剂与第一图案化区域的金属反应；以及(8)使多官能的亲电体与第一图案化区域的羟化基团反应。
示例5包括示例1-4中的任一个的方法，并且可选地进一步包括：在第一图案化区域上方选择性地形成第一定向自组装对准促进材料之后，在第二图案化区域上方但不在第一图案化区域上方选择性地形成不同的第二定向自组装对准促进材料。
示例6包括示例5的方法，并且可选地，其中在第二图案化区域上方选择性地形成第二定向自组装对准促进材料包括：执行与在第一图案化区域上方的第一定向自组装对准促进材料相比对于第二图案化区域的第二材料优先的反应。
示例7包括示例1和3中的任一个的方法，并且任选地，其中在第一图案化区域上方选择性地形成第一定向自组装对准促进材料包括：在第一和第二图案化区域二者的顶面上方引入第一定向自组装对准促进材料，第一图案化区域的顶面相对于第二图案化区域的顶面凹陷。在第一图案化区域上方选择性地形成第一定向自组装对准促进材料进一步可选地包括从第二图案化区域的顶面上方去除第一定向自组装对准促进材料，同时留下第一图案化区域的顶面上方的第一定向自组装对准促进材料。
示例8包括示例7的方法，并且可选地，其中去除第一定向自组装对准促进材料包括执行蚀刻和化学机械抛光中的至少一种。
示例9包括示例7-8中的任一个的方法，并且可选地进一步包括：在第一图案化区域上方选择性地形成第一定向自组装对准促进材料之后，在第二图案化区域上方但不在第一图案化区域上方选择性地形成不同的第二定向自组装对准促进材料。这可选地包括执行与保留在第一图案化区域的顶面上方的第一定向自组装对准促进材料相比对于第二图案化区域的顶面的材料优先的反应。
示例10包括示例1-9中的任一个的方法，并且可选地，其中形成定向自组装对准促进层包括在第一图案化区域的金属材料上方选择性地形成第一定向自组装对准促进材料。可选地，第一定向自组装对准促进材料对第一类型的聚合物的化学亲和势比对第二类型的聚合物的化学亲和势高。可选地，形成该定向自组装对准促进层包括在第二图案化区域的电介质材料上方选择性地形成不同的第二定向自组装对准促进材料。可选地，第二定向自组装对准促进材料具有如下的化学亲和势中的一种：对于第二类型的聚合物的化学亲和势大于对于第一类型的聚合物的化学亲和势；以及对于第一和第二类型的聚合物的化学亲和势基本相同。
示例11包括示例1的方法，并且可选地，其中在第一图案化区域上方选择性地形成第一定向自组装对准促进材料可选地包括：在第一和第二图案化区域二者上方引入第一定向自组装对准促进材料，第一图案化区域比第二图案化区域更具有多孔性。将第一定向自组装对准促进材料引入第一图案化区域的孔隙中。从第二图案化区域上方去除第一定向自组装对准促进材料，同时留下第一图案化区域的孔隙中的第一定向自组装对准促进材料。
示例12包括任一前述示例的方法，并且可选地，进一步包括在第二图案化区域上方但不在第一图案化区域上方选择性地形成第二定向自组装对准促进材料。
示例13包括任一前述示例的方法，并且可选地，定向自组装对准促进层的形成包括在第一和第二图案化区域之一的互连线的上方形成，该互连线具有不超过20纳米的宽度。
示例14是包括衬底的集成电路衬底。该衬底的表面具有第一图案化区域和第二图案化区域，第一图案化区域具有第一材料，第二图案化区域具有不同的第二材料。该集成电路衬底还包括定向自组装对准促进层，该定向自组装对准促进层包括选择性地在第一图案化区域上方的第一定向自组装对准促进材料。该集成电路衬底还包括在定向自组装对准促进层上方的组装层。组装层包括多个组装结构，多个组装结构各自主要包括在第一定向自组装对准促进材料上方的第一类型的聚合物，并且多个组装结构各自主要被第二图案化区域上方的不同的第二类型的聚合物邻近包围。第一定向自组装对准促进材料对第一类型的聚合物的化学亲和势比对不同的第二类型的聚合物的化学亲和势高。
示例15包括示例14的集成电路衬底，并且可选地，其中第一定向自组装对准促进材料是与第二材料相比能够优先地与第一材料反应的前驱物材料的反应产物。
示例16包括示例14-15中的任一个的集成电路衬底，并且可选地，其中第一材料是金属材料而第二材料是电介质材料。
示例17包括示例14-16中的任一个的集成电路衬底，并且可选地，其中第一定向自组装对准促进材料包括以下项中的至少一项：
磷酸与金属材料的反应产物；
硫醇与金属材料的反应产物；
三唑和金属腐蚀抑制剂中的至少一个与金属材料的反应产物；
杂环腐蚀抑制剂与金属材料的反应产物；以及
1,2,4三唑与金属材料的反应产物。
示例18包括任一前述示例的集成电路衬底，并且可选地，其中第一定向自组装对准促进材料对于第一类型的聚合物的化学亲和势比对于第二类型的聚合物的化学亲和势大。可选地，进一步包括选择性地在电介质材料上方的不同的第二定向自组装对准促进材料。可选地，第二定向自组装对准促进材料具有如下的化学亲和势中的一种：对于第二类型的聚合物的化学亲和势大于对于第一类型的聚合物的化学亲和势；以及对于第一和第二类型的聚合物的化学亲和势基本相同。
示例19包括任一前述示例中的集成电路衬底，并且可选地，其中第一材料是电介质材料而第二材料是金属材料。
示例20包括示例19的集成电路衬底，并且可选地，其中第一定向自组装对准促进材料包括以下项中的至少一项：
氨基硅烷、卤代硅烷和烷氧基硅烷中的至少一种与电介质材料的羟化基团的反应产物；以及
聚合物的官能基团与电介质材料的羟化基团的反应产物。
示例21包括任一前述示例的集成电路衬底，并且可选地，该定向自组装对准促进层包括选择性地在第二图案化区域上方但不在第一图案化区域上方的第二定向自组装对准促进材料。
示例22包括示例21的集成电路衬底，并且可选地，其中第二定向自组装对准促进材料是与第一定向自组装对准促进材料相比能够优先地与第二材料反应的前驱物材料的反应产物。
示例23包括示例14的集成电路衬底，并且可选地，其中第一和第二图案化区域中的一个的顶面相对于另一个的顶面凹陷，其中第一材料是金属材料而第二材料是电介质材料，其中第一定向自组装对准促进材料包括第一聚合物材料，并且集成电路衬底进一步包括定向自组装对准促进层的选择性地在第二图案化区域上方的不同的第二聚合物材料。
示例24包括任一前述示例的集成电路衬底，并且可选地，其中第一材料比第二材料更具有多孔性，并且其中第一定向自组装对准促进材料被包含在第一材料的孔隙中。
示例25包括任一前述示例的集成电路衬底，并且可选地，其中第一和第二图案化区域中的一个包括具有不超过20纳米的宽度的互连线。
示例26是制造方法，包括在衬底的表面的第一图案化区域和第二图案化区域的顶面上方引入第一定向自组装对准促进材料，第一图案化区域的顶面相对于第二图案化区域的顶面凹陷。该方法还包括从第二图案化区域的顶面上方去除第一定向自组装对准促进材料，同时留下第一图案化区域的顶面上方的第一定向自组装对准促进材料。该方法还包括：在从第二图案化区域的顶面上方去除第一定向自组装对准促进材料之后，通过执行与保留在第一图案化区域的顶面上方的第一定向自组装对准促进材料相比对于第二图案化区域的顶面优先的反应，在第二图案化区域的顶面上方选择性地形成不同的第二定向自组装对准促进材料。该方法还包括在第一和第二定向自组装对准促进材料上方组装包括至少两种不同的聚合物材料的层。
示例27包括示例26的方法，并且可选地，其中引入步骤包括在第一和第二图案化区域的顶面上方引入第一聚合物刷材料。第一聚合物刷材料包括具有接近其末端的一个或多个反应性基团的聚合物。该方法还包括使第一聚合物刷材料的部分与所述第一和第二图案化区域的顶面反应。可选地，在第二图案化区域的顶面上方选择性地形成不同的第二定向自组装对准促进材料包括使不同的第二聚合物刷材料与第二图案化区域的顶面反应。
示例28包括示例27的方法，并且可选地，进一步包括保留在第一图案化区域上方的第一聚合物刷材料的未与第一图案化区域的顶面反应的未反应部分，直到从第二图案化区域的顶面上方去除第一聚合物刷材料之后。可选地，在从第二图案化区域的顶面上方去除第一聚合物刷材料之后，从第一图案化区域上方去除第一聚合物刷材料的未反应部分。
示例29包括示例26-28中的任一个的方法，并且可选地，其中第一和第二图案化区域的顶面中的一个包括金属材料而另一个包括电介质材料。
示例30包括示例26和29中的任一个的方法，并且可选地，第一和第二定向自组装对准促进材料包括不同的聚合物刷材料，并且可选地，其中从第二图案化区域的顶面上方去除第一定向自组装对准促进材料包括执行蚀刻和化学机械抛光中的至少一个。
示例31是一种制造系统，包括用于在具有第一图案化区域和第二图案化区域的衬底的表面上方形成定向自组装对准促进层的装置。形成该定向自组装对准促进层包括在第一图案化区域上方选择性地形成第一定向自组装对准促进材料。在不使用光刻图案化的情况下，任选地执行在第一图案化区域上方选择性地形成第一定向自组装对准促进材料。该制造系统还包括用于通过定向自组装在定向自组装对准促进层上方形成组装层的装置。形成组装层包括形成多个组装结构，多个组装结构各自主要包括在第一定向自组装对准促进材料上方的第一类型的聚合物，并且多个组装结构各自主要被第二图案化区域上方的不同的第二类型的聚合物邻近包围。第一定向自组装对准促进材料对第一类型的聚合物的化学亲和势比对不同的第二类型的聚合物的化学亲和势高。
示例32包括示例31的制造系统，并且可选地，其中用于在第一图案化区域上方选择性地形成第一定向自组装对准促进材料的装置包括：用于执行与第二图案化区域的不同的第二材料相比对于第一图案化区域的材料优先的反应的装置。
示例33是通过示例1-13中的任一个的方法制造的集成电路衬底或其它装置。
示例34是用于执行示例1-13中的任一个的方法的制造系统。
示例35是包括用于执行示例1-13中的任一个的方法的装置的制造系统。
示例36是通过示例26-30中的任一个的方法制造的集成电路衬底或其它装置。
示例37是用于执行示例26-30中的任一个的方法的制造系统。
示例38是包括用于执行示例26-30中的任一个的方法的装置的制造系统。
在以上描述中，出于解释的目的，陈述了众多具体细节以提供对本发明的多个实施例的透彻理解。然而，将对本领域技术人员明显的是，没有这些具体细节中的一些也可实施一个或多个其它实施例。所描述的具体实施例不是为了限制本发明而是为了说明本发明。本发明的范围不是由以上所提供的具体示例确定的，而仅由所附权利要求来确定。在其它实例中，以方框图形式而非以细节地示出了公知的结构、设备和操作以避免模糊对说明书的理解。在认为适宜之处，在多个附图中已重复了附图标记或附图标记的结尾部分，以指示可任选地具有相似特性的对应或相似的要素。
还应当理解，贯穿说明书全文的对“一个实施例”、“实施例”或“一个或多个实施例”的引用意味着特定特征可被包含在本发明实施例的实践中。类似地，应当理解，在本说明书中，为了使本公开变得流畅并帮助理解各个创新性方面，各个特征有时被一起编组在单个实施例、附图或其描述中。然而，不应当将该公开方法解释为反映本发明需要比每项权利要求中所明确记载的更多特征的意图。相反，如所附的权利要求反映的，各创新性方面可体现于比单个所公开的实施例的全部特征更少的特征。因此，将遵循具体实施方式的各项权利要求明确地结合进该具体实施方式，每一项权利独立地作为本发明单独的实施例而存在。

Claims (25)

1.一种集成电路的制造方法，包括：
在衬底的表面上方形成定向自组装对准促进层，所述衬底具有第一图案化区域和第二图案化区域，形成所述定向自组装对准促进层包括在所述第一图案化区域上方选择性地形成第一定向自组装对准促进材料，其中在不使用光刻图案化的情况下进行在所述第一图案化区域上方选择性地形成所述第一定向自组装对准促进材料；以及
通过定向自组装在所述定向自组装对准促进层上方形成组装层，形成所述组装层包括形成多个组装结构，所述多个组装结构各自主要包括在所述第一定向自组装对准促进材料上方的第一类型的聚合物，并且所述多个组装结构各自主要被所述第二图案化区域上方的不同的第二类型的聚合物邻近包围，所述第一定向自组装对准促进材料对于所述第一类型的聚合物的化学亲和势比对于所述不同的第二类型的聚合物的化学亲和势大。
2.如权利要求1所述的方法，其特征在于，在所述第一图案化区域上方选择性地形成所述第一定向自组装对准促进材料包括：执行与所述第二图案化区域的不同的第二材料相比对所述第一图案化区域的材料优先的反应。
3.如权利要求2所述的方法，其特征在于，所述第一图案化区域的所述材料和所述第二图案化区域的所述不同的第二材料中的一个是金属材料而另一个是电介质材料。
4.如权利要求2所述的方法，其特征在于，执行所述反应包括以下项中的至少一项：
使氨基硅烷、卤代硅烷和烷氧基硅烷中的至少一种与所述第一图案化区域的羟化基团反应；
使聚合物的官能基团与所述第一图案化区域的羟化基团反应；
使磷酸与所述第一图案化区域的金属反应；
使硫醇与所述第一图案化区域的金属反应；
使三唑和腐蚀抑制剂中的至少一个与所述第一图案化区域的金属反应；
使1,2,4三唑与所述第一图案化区域的金属反应；
使杂环腐蚀抑制剂与所述第一图案化区域的金属反应；以及
使多官能的亲电体与所述第一图案化区域的羟化基团反应。
5.如权利要求1所述的方法，其特征在于，在所述第一图案化区域上方选择性地形成所述第一定向自组装对准促进材料包括：
在所述第一和第二图案化区域的顶面上方引入所述第一定向自组装对准促进材料，所述第一图案化区域的顶面相对于所述第二图案化区域的顶面凹陷；以及
从所述第二图案化区域的顶面上方去除所述第一定向自组装对准促进材料，同时留下所述第一图案化区域的顶面上方的所述第一定向自组装对准促进材料。
6.如权利要求5所述的方法，其特征在于，去除所述第一定向自组装对准促进材料包括：执行蚀刻、化学机械抛光以及热处理中的至少一种以去除所述第一定向自组装对准促进材料。
7.如权利要求5所述的方法，其特征在于，还包括：在所述第一图案化区域上方选择性地形成所述第一定向自组装对准促进材料之后，通过执行与保留在所述第一图案化区域的顶面上方的所述第一定向自组装对准促进材料相比对于所述第二图案化区域的顶面的材料优先的反应，在所述第二图案化区域上方但不在所述第一图案化区域上方选择性地形成不同的第二定向自组装对准促进材料。
8.如权利要求1所述的方法，其特征在于，形成所述定向自组装对准促进层包括：
在所述第一图案化区域的金属材料上方选择性地形成所述第一定向自组装对准促进材料，所述第一定向自组装对准促进材料对于所述第一类型的聚合物的化学亲和势大于对于所述第二类型的聚合物的化学亲和势；以及
在所述第二图案化区域的电介质材料上方选择性地形成不同的第二定向自组装对准促进材料，所述第二定向自组装对准促进材料具有如下的化学亲和势中的一种：对于第二类型的聚合物的化学亲和势大于对于第一类型的聚合物的化学亲和势；以及对于第一和第二类型的聚合物的化学亲和势相同。
9.如权利要求1所述的方法，其特征在于，在所述第一图案化区域上方选择性地形成所述第一定向自组装对准促进材料包括：
在所述第一和第二图案化区域二者上方引入所述第一定向自组装对准促进材料，所述第一图案化区域比所述第二图案化区域更具有多孔性；
将所述第一定向自组装对准促进材料引入所述第一图案化区域的孔隙中；
从所述第二图案化区域上方去除所述第一定向自组装对准促进材料，同时留下所述第一图案化区域的孔隙中的所述第一定向自组装对准促进材料。
10.如权利要求1所述的方法，其特征在于，还包括在所述第二图案化区域上方但不在所述第一图案化区域上方选择性地形成第二定向自组装对准促进材料。
11.如权利要求1-10中的任一项所述的方法，其特征在于，所述定向自组装对准促进层的形成包括在所述第一和第二图案化区域之一的互连线的上方形成，所述互连线具有不超过20纳米的宽度。
12.一种通过如权利要求1-10中的任一项所述的方法形成的集成电路。
13.一种集成电路衬底，包括：
衬底；
所述衬底的表面，具有第一图案化区域和第二图案化区域，所述第一图案化区域具有第一材料，所述第二图案化区域具有不同的第二材料；
定向自组装对准促进层，包括选择性地在所述第一图案化区域上方的第一定向自组装对准促进材料；以及
组装层，在所述定向自组装对准促进层上方，所述组装层包括多个组装结构，所述多个组装结构各自主要包括在所述第一定向自组装对准促进材料上方的第一类型的聚合物，并且所述多个组装结构各自主要被所述第二图案化区域上方的不同的第二类型的聚合物邻近包围，所述第一定向自组装对准促进材料对于所述第一类型的聚合物的化学亲和势比对于所述第二类型的聚合物的化学亲和势大。
14.如权利要求13所述的集成电路衬底，其特征在于，所述第一定向自组装对准促进材料是与所述第二材料相比能够优先地与所述第一材料反应的前驱物材料的反应产物。
15.如权利要求14所述的集成电路衬底，其特征在于，所述第一材料是金属材料，而所述第二材料是电介质材料。
16.如权利要求15所述的集成电路衬底，其特征在于，所述第一定向自组装对准促进材料对于所述第一类型的聚合物的化学亲和势比对于所述第二类型的聚合物的化学亲和势大，并且所述集成电路衬底进一步包括选择性地在所述电介质材料上方的不同的第二定向自组装对准促进材料，其中所述第二定向自组装对准促进材料具有如下的化学亲和势中的一种：对于第二类型的聚合物的化学亲和势大于对于第一类型的聚合物的化学亲和势；以及对于第一和第二类型的聚合物的化学亲和势相同。
17.如权利要求14所述的集成电路衬底，其特征在于，所述第一材料是电介质材料，而所述第二材料是金属材料。
18.如权利要求13所述的集成电路衬底，其特征在于，所述定向自组装对准促进层包括选择性地在所述第二图案化区域上方但不在所述第一图案化区域上方的第二定向自组装对准促进材料。
19.如权利要求18所述的集成电路衬底，其特征在于，所述第二定向自组装对准促进材料是与所述第一定向自组装对准促进材料相比能够优先地与所述第二材料反应的前驱物材料的反应产物。
20.如权利要求13所述的集成电路衬底，其特征在于，所述第一和第二图案化区域中的一个的顶面相对于另一个的顶面凹陷，其中所述第一材料是金属材料而所述第二材料是电介质材料，其中所述第一定向自组装对准促进材料包括第一聚合物材料，并且所述集成电路衬底进一步包括所述定向自组装对准促进层的选择性地在所述第二图案化区域上方的不同的第二聚合物材料。
21.如权利要求13所述的集成电路衬底，其特征在于，所述第一材料比所述第二材料更具有多孔性，并且其中所述第一定向自组装对准促进材料被包含在所述第一材料的孔隙中。
22.一种集成电路的制造方法，包括：
在衬底的表面的第一图案化区域和第二图案化区域的顶面上方引入第一定向自组装对准促进材料，所述第一图案化区域的顶面相对于所述第二图案化区域的顶面凹陷；
从所述第二图案化区域的顶面上方去除所述第一定向自组装对准促进材料，同时留下所述第一图案化区域的顶面上方的所述第一定向自组装对准促进材料；
在从所述第二图案化区域的顶面上方去除所述第一定向自组装对准促进材料之后，通过执行与保留在所述第一图案化区域的顶面上方的所述第一定向自组装对准促进材料相比对于所述第二图案化区域的顶面优先的反应，在所述第二图案化区域的顶面上方选择性地形成不同的第二定向自组装对准促进材料；以及
在所述第一和第二定向自组装对准促进材料上方组装包括至少两种不同的聚合物材料的层，以在所述第一定向自组装对准促进材料上方形成第一类型的聚合物，在所述第二定向自组装对准促进材料上方形成第二类型的聚合物，所述第一定向自组装对准促进材料对于所述第一类型的聚合物的化学亲和势比对于所述第二类型的聚合物的化学亲和势大。
23.如权利要求22所述的方法，其特征在于，所述引入包括在所述第一和第二图案化区域的顶面上方引入第一聚合物刷材料，其中所述第一聚合物刷材料包括具有接近其末端的一个或多个反应性基团的聚合物，所述方法进一步包括使所述第一聚合物刷材料的部分与所述第一和第二图案化区域的顶面反应，并且其中在所述第二图案化区域的顶面上方选择性地形成所述不同的第二定向自组装对准促进材料包括使不同的第二聚合物刷材料与所述第二图案化区域的顶面反应。
24.如权利要求23所述的方法，其特征在于，进一步包括：
保留在所述第一图案化区域上方的所述第一聚合物刷材料的未与所述第一图案化区域的顶面反应的未反应部分，直到从所述第二图案化区域的顶面上方去除所述第一聚合物刷材料之后；以及
在从所述第二图案化区域的顶面上方去除所述第一聚合物刷材料之后，从所述第一图案化区域上方去除所述第一聚合物刷材料的未反应部分。
25.如权利要求22所述的方法，其特征在于，所述第一和第二图案化区域的顶面中的一个包括金属材料而另一个包括电介质材料。
CN201380077030.6A 2013-06-27 2013-06-27 以非光刻方式图案化的定向自组装对准促进层 Active CN105474359B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048307 WO2014209327A1 (en) 2013-06-27 2013-06-27 Non-lithographically patterned directed self assembly alignment promotion layers

Publications (2)

Publication Number Publication Date
CN105474359A CN105474359A (zh) 2016-04-06
CN105474359B true CN105474359B (zh) 2019-04-12

Family

ID=52142460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380077030.6A Active CN105474359B (zh) 2013-06-27 2013-06-27 以非光刻方式图案化的定向自组装对准促进层

Country Status (8)

Country Link
US (2) US9418888B2 (zh)
KR (1) KR102205853B1 (zh)
CN (1) CN105474359B (zh)
BR (1) BR112015029548B1 (zh)
DE (1) DE112013007056T5 (zh)
GB (1) GB2530193B (zh)
TW (1) TWI592990B (zh)
WO (1) WO2014209327A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431028A (zh) * 2015-04-29 2017-12-01 英特尔公司 微电子导电路径和制作所述微电子导电路径的方法
US9817927B2 (en) * 2015-08-31 2017-11-14 Globalfoundries Inc. Hard mask etch and dielectric etch aware overlap for via and metal layers
US20170092533A1 (en) * 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US20170139500A1 (en) * 2015-11-16 2017-05-18 Microsoft Technology Licensing, Llc Touch screen panel with surface having rough feel
US20180323078A1 (en) * 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
EP3208829A1 (en) * 2016-02-19 2017-08-23 IMEC vzw Metal or ceramic material hardened pattern
US9632408B1 (en) 2016-10-12 2017-04-25 International Business Machines Corporation Graphoepitaxy directed self assembly
JP6805414B2 (ja) * 2016-11-16 2020-12-23 東京エレクトロン株式会社 サブ解像度基板パターニング方法
US10256143B2 (en) * 2016-12-14 2019-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement contacts
WO2018125089A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Grating layer with variable pitch formed using directed self-assembly of multiblock copolymers
TWI739984B (zh) * 2017-01-31 2021-09-21 美商應用材料股份有限公司 就圖案化應用進行選擇性沉積之方案
US10176984B2 (en) 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10074559B1 (en) 2017-03-07 2018-09-11 Applied Materials, Inc. Selective poreseal deposition prevention and residue removal using SAM
US10242866B2 (en) 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
US9911595B1 (en) 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US11008481B1 (en) * 2017-05-31 2021-05-18 Seagate Technology Llc Polymer brush reflow for directed self-assembly of block copolymer thin films
US10157740B1 (en) * 2017-06-15 2018-12-18 Applied Materials, Inc. Selective deposition process utilizing polymer structure deactivation process
US10460930B2 (en) * 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
KR20200118504A (ko) 2018-03-02 2020-10-15 램 리써치 코포레이션 가수분해를 사용한 선택적인 증착
WO2019190463A1 (en) * 2018-03-26 2019-10-03 Intel Corporation Multifunctional molecules for selective polymer formation on conductive surfaces and structures resulting therefrom
TW201946113A (zh) 2018-04-27 2019-12-01 日商東京威力科創股份有限公司 用於先進接觸件中之覆蓋層形成的區域選擇性沉積
JP2020056104A (ja) * 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11495532B2 (en) 2020-02-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques to inhibit delamination from flowable gap-fill dielectric
US10955943B1 (en) 2020-02-28 2021-03-23 Microsoft Technology Licensing, Llc Touch screen panel with surface friction modification

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656111A (zh) * 2009-12-18 2012-09-05 国际商业机器公司 采用193nm沉浸式光刻的定向自组装方法以及由此形成的分层结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7311943B2 (en) 2002-07-17 2007-12-25 Massachusetts Institute Of Technology Templated monolayer polymerization and replication
KR101101431B1 (ko) 2005-06-30 2012-01-02 엘지디스플레이 주식회사 자기조립 단분자막 제조방법
KR100878028B1 (ko) 2007-03-20 2009-01-13 국민대학교산학협력단 자기조립단분자막을 이용한 패턴 형성 방법
US7976715B2 (en) * 2008-06-17 2011-07-12 Hitachi Global Storage Technologies Netherlands B.V. Method using block copolymers for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks
US7888252B2 (en) * 2009-02-17 2011-02-15 International Business Machines Corporation Self-aligned contact
KR101195550B1 (ko) 2009-05-07 2012-10-30 한양대학교 산학협력단 자기조립단분자층을 이용한 박막트랜지스터의 제조 방법
WO2011128120A1 (en) * 2010-04-14 2011-10-20 Asml Netherlands B.V. Method for providing an ordered layer of self-assemblable polymer for use in lithography
US8771929B2 (en) * 2012-08-16 2014-07-08 International Business Machines Corporation Tone inversion of self-assembled self-aligned structures
US8715917B2 (en) * 2012-10-04 2014-05-06 International Business Machines Corporation Simultaneous photoresist development and neutral polymer layer formation
US9153457B2 (en) * 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning
WO2015142641A1 (en) * 2014-03-15 2015-09-24 Board Of Regents, The Univrsity Of Texas System Ordering block copolymers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656111A (zh) * 2009-12-18 2012-09-05 国际商业机器公司 采用193nm沉浸式光刻的定向自组装方法以及由此形成的分层结构

Also Published As

Publication number Publication date
GB2530193A (en) 2016-03-16
TW201515063A (zh) 2015-04-16
US9418888B2 (en) 2016-08-16
KR102205853B1 (ko) 2021-01-21
DE112013007056T5 (de) 2016-03-17
TWI592990B (zh) 2017-07-21
GB201520310D0 (en) 2015-12-30
US20160172237A1 (en) 2016-06-16
BR112015029548A2 (pt) 2017-07-25
KR20160024357A (ko) 2016-03-04
US20160351449A1 (en) 2016-12-01
BR112015029548B1 (pt) 2021-06-01
CN105474359A (zh) 2016-04-06
GB2530193B (en) 2020-01-01
WO2014209327A1 (en) 2014-12-31
US9570349B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
CN105474359B (zh) 以非光刻方式图案化的定向自组装对准促进层
CN101335190B (zh) 将自组装纳米结构图案化及形成多孔电介质的方法
CN105556644B (zh) 通过包括限制材料层在相邻区域上方的侵蚀的选择性的化学反应来在小区域上方形成材料层
KR102460463B1 (ko) BEOL(Back End of Line) 인터커넥트를 위한 상향식 가교 결합을 사용하는 유전체에 의한 이미지 톤 반전
US8946080B2 (en) Pattern transfer method
CN105518837A (zh) 用于后段（beol）互连的自对准过孔及插塞图案化
CN105493249A (zh) 用于后段（beol）互连的先前层自对准过孔及插塞图案化
CN108040499A (zh) 防止通孔着落短接的倒置选择性电介质交联
KR102283950B1 (ko) 미리 정의된 구조체들의 계면의 화학적 제어 및 패터닝을 위해 광활성 재료들을 사용하는 퇴적 방식들 및 재료들
US9378974B2 (en) Method for chemical polishing and planarization
TWI751188B (zh) 具有選擇性嫁接的光桶地板顏色
US20070037374A1 (en) Semiconductor device and its manufacturing method
US9633847B2 (en) Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition
US7226873B2 (en) Method of improving via filling uniformity in isolated and dense via-pattern regions
US20180323078A1 (en) Pitch division using directed self-assembly
CN102738076B (zh) 通孔优先铜互连制作方法
KR20090093788A (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
US7943508B2 (en) Fabricating method of a semiconductor device
CN107680906B (zh) 一种衬底露头抛光方法及其应用
CN109997219A (zh) 用于调制电桶敏感度的差异化硬掩模
CN119208295A (zh) 光学芯片结构及其制备方法、电子设备
CN114141699A (zh) 半导体结构及其制备方法
KR20060075744A (ko) 반도체 소자의 제조 방법
TW200845296A (en) Method of forming contact window

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant