[go: up one dir, main page]

CN105448689B - 一种半导体器件的制造方法和电子装置 - Google Patents

一种半导体器件的制造方法和电子装置 Download PDF

Info

Publication number
CN105448689B
CN105448689B CN201410386885.3A CN201410386885A CN105448689B CN 105448689 B CN105448689 B CN 105448689B CN 201410386885 A CN201410386885 A CN 201410386885A CN 105448689 B CN105448689 B CN 105448689B
Authority
CN
China
Prior art keywords
polishing slurry
manufacturing
semiconductor device
polishing
chemical mechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410386885.3A
Other languages
English (en)
Other versions
CN105448689A (zh
Inventor
杨俊�
蒋莉
黎铭琦
朱普磊
李先涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410386885.3A priority Critical patent/CN105448689B/zh
Priority to US14/810,111 priority patent/US9406527B2/en
Publication of CN105448689A publication Critical patent/CN105448689A/zh
Application granted granted Critical
Publication of CN105448689B publication Critical patent/CN105448689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种半导体器件的制造方法和电子装置,涉及半导体技术领域。本发明的半导体器件的制造方法包括:步骤S101:采用第一抛光浆料对铝栅极进行第一次化学机械抛光;步骤S102:采用第二抛光浆料对所述铝栅极进行第二次化学机械抛光,其中所述第二抛光浆料的浓度小于所述第一抛光浆料的浓度;步骤S103:对经抛光处理的铝栅极的表面进行清洗。该方法可以降低铝栅极表面的金属离子残留并改善铝栅极表面的不平整度,提高半导体器件的良率。本发明的电子装置,包括采用上述方法制造的半导体器件,因而同样具有上述优点。

Description

一种半导体器件的制造方法和电子装置
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件的制造方法和电子装置。
背景技术
在半导体技术领域中,高k金属栅极技术是32nm及以下工艺节点的主流技术。其中,金属栅极通常采用铝栅极。对铝栅极进行化学机械抛光(chemical and mechanicalpolish;CMP)的工艺是高k金属栅极技术中最为关键的步骤之一。如果不能对铝栅极进行化学机械抛光(CMP)的工艺进行很好的控制,将对制得的半导体器件的良率造成影响。
在现有的半导体器件的制造方法中,在对铝栅极进行CMP工艺之后,通常包括如下步骤:沉积层间介电层;沉积先进图形化膜(APF)和接触孔介电质抗反射层(DARC);刻蚀形成接触孔。通常,在沉积接触孔介电质抗反射层的工艺之后,在接触孔介电质抗反射层100之上往往会出现严重的凸起缺陷(bump defect)101,如图1所示。实验表明,现有技术的半导体器件的制造方法,在每个晶圆上通常会出现大概200到1000多颗凸起缺陷101,如图2所示。
研究表明,上述的凸起缺陷主要是由在对铝栅极进行化学机械抛光的过程中产生的金属离子残留导致的,而金属离子残留很难被线内缺陷扫描所捕获。
由此可见,现有的半导体器件的制造方法在对铝栅极进行CMP的过程中容易产生金属离子残留造成铝栅极表面不平整,而这会导致接触孔介电质抗反射层出现严重的凸起缺陷。因此,为解决上述技术问题,有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足,本发明提出一种半导体器件的制造方法和电子装置。
本发明实施例一提供一种半导体器件的制造方法,所述方法包括:
步骤S101:采用第一抛光浆料对铝栅极进行第一次化学机械抛光;
步骤S102:采用第二抛光浆料对所述铝栅极进行第二次化学机械抛光,其中所述第二抛光浆料的浓度小于所述第一抛光浆料的浓度;
步骤S103:对经抛光处理的所述铝栅极的表面进行清洗。
可选地,在所述步骤S102中,所述第二抛光浆料包括在所述第二次化学机械抛光的过程中分别通入的第一抛光浆料和H2O2,其中所述第一抛光浆料的流速为25-200ml/min,所述H2O2的流速为200-500ml/min。
可选地,在所述步骤S102中,所述第二抛光浆料为在所述第二次化学机械抛光之前采用H2O2稀释的第一抛光浆料,所述第二抛光浆料的流速为225-700ml/min,其中在所述第二抛光浆料中所述第一抛光浆料与所述H2O2的体积含量比为1:20-1:1。
可选地,在所述步骤S102中,所述第二次化学机械抛光的工艺参数包括:平台转速为30-110rpm,下压力为0.8-2.5psi。
可选地,所述步骤S103包括:
步骤S1031:利用第一清洗刷对所述铝栅极的表面进行第一次清洗,其中所采用的清洗液包括CP72B;
步骤S1032:通入H2O2并持续30-100s;
步骤S1033:利用第二清洗刷对所述铝栅极的表面进行第二次清洗,其中所采用的清洗液包括CP72B;
步骤S1034:通入H2O2并持续30-100s。
可选地,在所述步骤S103中,所述第一次清洗和所述第二次清洗的时间均为10-60s。
可选地,在所述步骤S102与所述步骤S103之间还包括步骤S1023:通入H2O2对所述铝栅极进行缓冲处理。
可选地,在所述步骤S1023中,通入H2O2的时间为10-30s。
可选地,在所述步骤S101中,所述第一次化学机械抛光的工艺参数包括:平台转速为30-110rpm,下压力为0.8-2.5psi。
本发明实施例二提供一种电子装置,包括半导体器件以及与所述半导体器件相连接的电子组件,其中所述半导体器件的制造方法包括如下步骤:
步骤S101:采用第一抛光浆料对铝栅极进行第一次化学机械抛光;
步骤S102:采用第二抛光浆料对所述铝栅极进行第二次化学机械抛光,其中所述第二抛光浆料的浓度小于所述第一抛光浆料的浓度;
步骤S103:对经抛光处理的所述铝栅极的表面进行清洗。
本发明的半导体器件的制造方法,通过将对铝栅极进行化学机械抛光处理的步骤分成采用第一抛光浆料的第一次化学机械抛光与采用第二抛光浆料的第二次化学机械抛光,并使第二抛光浆料的浓度低于第一抛光浆料的浓度,可以降低抛光后的铝栅极表面的金属离子残留并改善铝栅极表面的不平整度,从而可以提高半导体器件的良率。本发明的电子装置,包括采用上述方法制造的半导体器件,因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为现有技术中的半导体器件的制造方法在接触孔介电质抗反射层中形成的凸起缺陷的SEM图;
图2为现有技术中的半导体器件的制造方法在接触孔介电质抗反射层中形成的凸起缺陷的示意图;
图3为本发明实施例一的半导体器件的制造方法在接触孔介电质抗反射层中形成的凸起缺陷的示意图;
图4为本发明实施例一的半导体器件的制造方法的一种流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
本发明实施例提供一种半导体器件的制造方法,对铝栅极进行化学机械抛光(CMP)的工艺进行了改进,以减少CMP工艺的金属离子残留,进而避免接触孔介电质抗反射层出现严重的凸起缺陷。
下面,参照图3和图4来描述本发明实施例提出的半导体器件的制造方法。其中,图3为本发明实施例的半导体器件的制造方法在接触孔介电质抗反射层中形成的凸起缺陷的示意图;图4为本发明实施例的半导体器件的制造方法的一种流程图。
本发明实施例的半导体器件的制造方法,包括对铝栅极进行化学机械抛光(CMP)的工艺,该工艺主要包括如下步骤:
步骤A1:采用第一抛光浆料(slurry)对铝栅极进行第一次化学机械抛光(CMP)。
在本实施例中,第一次化学机械抛光主要用于完成对铝栅极的主体部分的化学机械抛光。
其中,对铝栅极进行第一次化学机械抛光的工艺条件,包括抛光浆料的种类、流速、压力等、机台转速等,均与现有技术中对铝栅极进行CMP的工艺完全相同。
其中,抛光浆料的成分主要由三部分组成,即,腐蚀介质、成膜剂和助剂、纳米磨料粒子。
示例性地,通入的第一抛光浆料的流速为25-200ml/min,平台(platen)转速为30-110rpm,下压力为0.8-2.5psi。
步骤A2:采用第二抛光浆料对铝栅极进行第二次化学机械抛光,其中所述第二抛光浆料的浓度小于所述第一抛光浆料的浓度。
在本实施例中,第二次化学机械抛光主要用于对界面位置的铝栅极进行化学机械抛光。也就是说,第二次化学机械抛光位于对铝栅极进行化学机械抛光工艺的最后部分。
其中,由于在第二次化学机械抛光的过程中所采用的第二抛光浆料的浓度低于第一抛光浆料,因此,可以减少抛光过程中的副产物(by product)的产生,从而可以降低最终形成的铝栅极表面的金属离子残留,改善铝栅极表面的不平整度。
在本实施例中,第二抛光浆料与第一抛光浆料的主成分(指腐蚀介质、成膜剂和助剂、纳米磨料粒子等)是相同的。
在一个实例中,第二抛光浆料包括在第二次化学机械抛光过程中分别通入的第一抛光浆料和H2O2,其中通入的第一抛光浆料的流速为25-200ml/min,通入的H2O2的流速为200-500ml/min。
在另一实例中,所述第二抛光浆料为在第二次化学机械抛光之前采用H2O2稀释的第一抛光浆料,其中在第二抛光浆料中第一抛光浆料与H2O2的体积含量比为1:20-1:1。通入的第二抛光浆料的流速为225-700ml/min。
采用上述配比和流速的第二抛光浆料,有利于进一步降低在经CMP处理的铝栅极表面的金属离子残留并改善铝栅极表面的不平整度。
示例性地,在第二次化学机械抛光过程中,对工艺参数进行如下设置:平台(platen)转速为30-110rpm,下压力为0.8-2.5psi。
与本实施例不同的是,现有的半导体器件的制造方法在对铝栅极进行CMP时,通常采用相同的抛光浆料利用一次CMP工艺完成对铝栅极的抛光处理。也就是说,在现有技术中并不存在本发明实施例的步骤A2。
步骤A3:通入H2O2对铝栅极进行缓冲处理。
其中,进行缓冲处理的作用在于去除一部分金属离子残留,并提高后续的清洗工艺的清洗效率。
示例性地,通入H2O2的时间为10-30s。
其中,本步骤为相对于现有技术增加的步骤。在某些情况下,本步骤可以省略。
步骤A4:对经抛光处理的铝栅极的表面进行清洗。
对铝栅极的表面进行清洗的方法,除可以采用现有的各种常用方法外,例如利用有机酸和去离子水进行清洗外,还可以采用如下方案进行:
步骤A41:利用第一清洗刷(brush 1)对铝栅极的表面进行第一次清洗,其中所采用的清洗液为CP72B,清洗时间为10-60s。当然,此处的清洗液也可以为其他有机酸。
步骤A42:在第一次清洗之后,通入H2O2并持续30-100s。其中通入H2O2的作用是对铝栅极进行保护。
步骤A43:利用第二清洗刷(brush 2)对铝栅极的表面进行第二次清洗,其中所采用的清洗液为CP72B,清洗时间为10-60s。当然,此处的清洗液也可以为其他有机酸。
步骤A44:在第二次清洗之后,通入H2O2并持续30-100s。其中通入H2O2的作用是对铝栅极进行保护。
其中,第一清洗刷和第二清洗刷设置于CMP机台之上,具体设置可以参照各种现有技术,此处不再赘述。
采用上述的包括步骤A41至步骤A44的清洗方法,可以提高清洗质量,进一步降低金属离子残留并改善铝栅极表面的不平整度。
至此,完成了本发明实施例的半导体器件的制造方法的关键步骤的结构。在本发明实施例中,对铝栅极进行化学机械抛光(CMP)的工艺采用现有的各种合适的CMP机台实现,在此并不进行限定。
在本实施例中,在完成上述步骤A1至步骤A4之后,还可以进行如下步骤:沉积层间介电层;沉积先进图形化膜(APF)和接触孔介电质抗反射层(DARC);刻蚀形成接触孔。
实验表明,采用本实施例的半导体器件的制造方法,可以将接触孔介电质抗反射层上出现的凸起缺陷的数量降低到现有技术的10%左右。例如,如图3所示,在一组实验中,在每个晶圆上的接触孔介电质抗反射层上出现的凸起缺陷101大概仅有20到50颗左右,远小于现有技术中的凸起缺陷的数量(通常为200到1000多颗)。
本发明实施例的半导体器件的制造方法,通过将对铝栅极进行化学机械抛光处理的步骤分成采用第一抛光浆料的第一次化学机械抛光与采用第二抛光浆料的第二次化学机械抛光,并使第二抛光浆料的浓度低于第一抛光浆料的浓度,可以降低抛光后的铝栅极表面的金属离子残留,从而减少后续形成的接触孔介电质抗反射层中存在的凸起缺陷,提高半导体器件的良率。并且,通过增加采用H2O2进行缓冲处理的步骤以及改进对经抛光处理的铝栅极的表面进行清洗的步骤,可以进一步降低铝栅极表面的金属离子残留并改善铝栅极表面的不平整度,从而减少凸起缺陷,提高半导体器件的良率。
图4示出了本发明实施例的半导体器件的制造方法的一种流程图,用于简要示出上述方法的典型流程。具体包括:
步骤S101:采用第一抛光浆料对铝栅极进行第一次化学机械抛光;
步骤S102:采用第二抛光浆料对所述铝栅极进行第二次化学机械抛光,其中所述第二抛光浆料的浓度小于所述第一抛光浆料的浓度;
步骤S103:对经抛光处理的所述铝栅极的表面进行清洗。
实施例二
本发明实施例提供一种电子装置,包括半导体器件以及与所述半导体器件相连的电子组件。其中,该半导体器件根据实施例一所述的半导体器件的制造方法制造的半导体器件。该电子组件,可以为晶体管等任何电子组件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括上述半导体器件的中间产品。
本发明实施例的电子装置,由于使用了上述的半导体器件,因而同样具有上述优点。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法,其特征在于,所述方法包括:
步骤S101:采用第一抛光浆料对铝栅极进行第一次化学机械抛光;
步骤S102:采用第二抛光浆料对所述铝栅极进行第二次化学机械抛光,其中所述第二抛光浆料的浓度小于所述第一抛光浆料的浓度;
步骤S103:对经抛光处理的所述铝栅极的表面进行清洗。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述步骤S102中,所述第二抛光浆料包括在所述第二次化学机械抛光的过程中分别通入的第一抛光浆料和H2O2,其中所述第一抛光浆料的流速为25-200ml/min,所述H2O2的流速为200-500ml/min。
3.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述步骤S102中,所述第二抛光浆料为在所述第二次化学机械抛光之前采用H2O2稀释的第一抛光浆料,所述第二抛光浆料的流速为225-700ml/min,其中在所述第二抛光浆料中所述第一抛光浆料与所述H2O2的体积含量比为1:20-1:1。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述步骤S102中,所述第二次化学机械抛光的工艺参数包括:平台转速为30-110rpm,下压力为0.8-2.5psi。
5.如权利要求1所述的半导体器件的制造方法,其特征在于,所述步骤S103包括:
步骤S1031:利用第一清洗刷对所述铝栅极的表面进行第一次清洗,其中所采用的清洗液包括CP72B;
步骤S1032:通入H2O2并持续30-100s;
步骤S1033:利用第二清洗刷对所述铝栅极的表面进行第二次清洗,其中所采用的清洗液包括CP72B;
步骤S1034:通入H2O2并持续30-100s。
6.如权利要求5所述的半导体器件的制造方法,其特征在于,在所述步骤S103中,所述第一次清洗和所述第二次清洗的时间均为10-60s。
7.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述步骤S102与所述步骤S103之间还包括步骤S1023:
通入H2O2对所述铝栅极进行缓冲处理。
8.如权利要求7所述的半导体器件的制造方法,其特征在于,在所述步骤S1023中,通入H2O2的时间为10-30s。
9.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述步骤S101中,所述第一次化学机械抛光的工艺参数包括:平台转速为30-110rpm,下压力为0.8-2.5psi。
10.一种电子装置,其特征在于,包括半导体器件以及与所述半导体器件相连接的电子组件,其中所述半导体器件的制造方法包括如下步骤:
步骤S101:采用第一抛光浆料对铝栅极进行第一次化学机械抛光;
步骤S102:采用第二抛光浆料对所述铝栅极进行第二次化学机械抛光,其中所述第二抛光浆料的浓度小于所述第一抛光浆料的浓度;
步骤S103:对经抛光处理的所述铝栅极的表面进行清洗。
CN201410386885.3A 2014-08-07 2014-08-07 一种半导体器件的制造方法和电子装置 Active CN105448689B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410386885.3A CN105448689B (zh) 2014-08-07 2014-08-07 一种半导体器件的制造方法和电子装置
US14/810,111 US9406527B2 (en) 2014-08-07 2015-07-27 Semiconductor device manufacturing method and related semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410386885.3A CN105448689B (zh) 2014-08-07 2014-08-07 一种半导体器件的制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN105448689A CN105448689A (zh) 2016-03-30
CN105448689B true CN105448689B (zh) 2018-09-21

Family

ID=55267961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410386885.3A Active CN105448689B (zh) 2014-08-07 2014-08-07 一种半导体器件的制造方法和电子装置

Country Status (2)

Country Link
US (1) US9406527B2 (zh)
CN (1) CN105448689B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269555B2 (en) * 2015-09-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Post-CMP cleaning and apparatus
CN106653592B (zh) * 2016-11-16 2019-11-22 中国电子科技集团公司第十一研究所 一种碲镉汞薄膜材料的化学抛光方法
CN109427541A (zh) * 2017-08-29 2019-03-05 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550699B (en) * 2001-07-11 2003-09-01 Applied Materials Inc Method of chemical mechanical polishing with high throughput and low dishing
CN102820216A (zh) * 2011-06-09 2012-12-12 中芯国际集成电路制造(北京)有限公司 半导体器件的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509269B2 (en) 1999-10-19 2003-01-21 Applied Materials, Inc. Elimination of pad glazing for Al CMP
JP3807295B2 (ja) * 2001-11-30 2006-08-09 ソニー株式会社 研磨方法
KR100516886B1 (ko) * 2002-12-09 2005-09-23 제일모직주식회사 실리콘 웨이퍼의 최종 연마용 슬러리 조성물
KR100630678B1 (ko) * 2003-10-09 2006-10-02 삼성전자주식회사 알루미늄막의 화학적 기계적 연마용 슬러리, 그 슬러리를사용하는 화학적 기계적 연마 방법 및 그 방법을 사용하는알루미늄 배선 형성방법
US20120264302A1 (en) * 2011-04-13 2012-10-18 Chun-Wei Hsu Chemical mechanical polishing process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550699B (en) * 2001-07-11 2003-09-01 Applied Materials Inc Method of chemical mechanical polishing with high throughput and low dishing
CN102820216A (zh) * 2011-06-09 2012-12-12 中芯国际集成电路制造(北京)有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
US20160042973A1 (en) 2016-02-11
US9406527B2 (en) 2016-08-02
CN105448689A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN103617944B (zh) 基于光刻胶的临时键合及去键合的方法
CN105448691B (zh) 一种半导体器件及其制作方法和电子装置
CN102810459A (zh) 化学机械平坦化后清洗晶圆的方法
US20120164923A1 (en) Polishing method
CN105448689B (zh) 一种半导体器件的制造方法和电子装置
CN105776879B (zh) 薄型玻璃基板的制作方法
CN105817991A (zh) 化学机械研磨方法
CN112975578B (zh) 一种改善硅抛光片表面粗糙度的抛光方法
TW201814782A (zh) 一種半導體晶圓的拋光方法
US9845444B2 (en) Cleaning composition after chemical mechanical polishing of organic film and cleaning method using the same
CN102806525A (zh) 抛光装置及抛光副产物的去除方法
CN105448683B (zh) 一种半导体器件的制造方法和电子装置
CN102237297A (zh) 金属互连结构的制作方法及平坦化工艺
CN102371532B (zh) 化学机械研磨工艺的返工方法
CN105097776A (zh) 绝缘体上硅器件及其金属间介质层结构和制造方法
CN102820216B (zh) 半导体器件的制备方法
CN101079377A (zh) 半导体器件的制造方法和湿法处理设备
CN105225949B (zh) 一种半导体器件的制造方法和电子装置
CN104269353B (zh) 一种平坦化预处理方法
CN102463522B (zh) 铝的化学机械抛光方法
CN110957215B (zh) 平坦化工艺方法
TWI289086B (en) Polishing method, polishing apparatus, and method for producing semiconductor device
CN106158621A (zh) 半导体器件制作方法、半导体器件及电子装置
CN104157587A (zh) 形貌测试片及其形成方法
CN108735589A (zh) 一种多晶硅表面的修复方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant