CN105404739A - 一种基于非对称天线效应的cmos片上恒稳定id产生电路 - Google Patents
一种基于非对称天线效应的cmos片上恒稳定id产生电路 Download PDFInfo
- Publication number
- CN105404739A CN105404739A CN201510808575.0A CN201510808575A CN105404739A CN 105404739 A CN105404739 A CN 105404739A CN 201510808575 A CN201510808575 A CN 201510808575A CN 105404739 A CN105404739 A CN 105404739A
- Authority
- CN
- China
- Prior art keywords
- nmos transistor
- transistor
- inverter
- drain
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 title claims abstract description 20
- 230000000295 complement effect Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 title description 2
- 229910044991 metal oxide Inorganic materials 0.000 title 1
- 150000004706 metal oxides Chemical class 0.000 title 1
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 2
- 230000004044 response Effects 0.000 description 12
- 238000013461 design Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基于非对称天线效应的CMOS片上恒稳定ID产生电路，包括NMOS管M1、NMOS管、PMOS管M2和反相器，所述PMOS管M2的源极和栅极、反相器的电源端分别与电源VDD连接，PMOS管M2的漏极与反相器的输入端连接并同时接输入信号；所述反相器的输出端作为整个电路的输出端，所述PMOS管M2的漏极分别与NMOS管M1的源极、NMOS管M1的漏极连接，所述NMOS管M1的栅极与NMOS管M5的栅极分别接地，所述NMOS管M5的源极与漏极连接并悬空。本发明具有良好的物理唯一性和物理不可复制性，由于ID产生电路使用的晶体管的减少，从而进一步降低了芯片的面积。其内部节点不需要周期性翻转，因此，仅在读取数据的时候消耗极小的能量，使得此发明满足低功耗的要求，具有恒稳定性、功耗低、面积小的优点，从而也降低了成本。
Description
技术领域
本发明涉及集成电路设计领域，应用于芯片识别或防伪领域，涉及一种对芯片中半导体器件进行保护加密的技术，更具体的涉及一种基于非对称天线效应的CMOS片上恒稳定ID产生电路。
背景技术
芯片级的物理不可复制功能主要有两个部分组成：CMOS片上指纹电路和COMS挑战响应算法。对物理不可复制功能的已有研究也主要是从这两方面入手。
现有应用于芯片设计的CMOS片上指纹电路主要是基于以下五种原理：(1)基于可编程存储器的片上指纹电路；(2)基于环形振荡器的片上指纹电路；(3)利用电流镜构建片上指纹电路；(4)基于SRAM的片上指纹电路；(5)基于DRAM的片上指纹电路。(6)基于对称天线效应的八个场效应晶体管ID产生电路的指纹电路。
但是(1)～(5)种片上物理不可复制指纹技术的共通缺陷均为无法保证输出响应的恒稳定性。在工作温度、电源电压或噪声等环境变化时，片上指纹所表征的信息将发生一定的变化，这种非稳定性的片上指纹电路极大地损害了所实现的物理不可复制功能的有效性和安全性。此外，现有的几种片上指纹方案还存在着各自的一些问题。例如：基于振荡器的片上指纹电路由于需要持续处于动态工作状态，其功耗远超基于静态电路的片上指纹。而基于SRAM的片上指纹上电之后一直处于静态工作点，因此功耗明显低于基于振荡器的片上指纹电路。然而基于SRAM的片上指纹在面对暴力破解时却更加脆弱，其安全等级远不如基于振荡器的片上指纹。第(6)种指纹电路有意地增大多晶硅与金属层之间过孔的面积，使之远远大于与之相连接的两个场效应管的栅极尺寸。所以其最重要的缺点是使芯片的面积增大，这成为了使该技术商业化的瓶颈。
发明内容
鉴于此，本发明的目的是提供一种基于非对称天线效应片上恒稳定指纹电路。
本发明的目的是通过以下技术方案实现的，一种基于非对称天线效应的CMOS片上恒稳定ID产生电路，包括NMOS管M1、NMOS管、PMOS管M2和反相器，所述PMOS管M2的源极和栅极、反相器的电源端分别与电源VDD连接，PMOS管M2的漏极与反相器的输入端连接并同时接输入信号；所述反相器的输出端作为整个电路的输出端，所述PMOS管M2的漏极分别与NMOS管M1的源极、NMOS管M1的漏极连接，所述NMOS管M1的栅极与NMOS管M5的栅极分别接地，所述NMOS管M5的源极与漏极连接并悬空。
进一步，所述反相器包括PMOS管M4和NMOS管M3，所述PMOS管M3的源极与电源VDD连接，PMOS管M3的栅极与NMOS管M3的栅极连接并接输入信号，PMOS管M4的漏极与NMOS管M3的漏极连接并作为整个电路的输出端，NMOS管M3的源极接地。
由于采用了上述技术方案，本发明具有如下的优点：
基于非对称天线效应的CMOS片上恒稳定ID产生电路，具有良好的物理唯一性和物理不可复制性，由于ID产生电路使用的晶体管的减少，从而进一步降低了芯片的面积。天线效应仅存在于芯片生产过程之中，一旦芯片生产完成，片上ID阵列的逻辑序列即保持恒定，在正常的工作环境下具有极高的稳定性。以上特点保证了基于天线效应CMOS片上ID阵列在不同的芯片中具有不可重复性和恒稳定性的特点，因此能够生成高质量的CMOS片上指纹。此外，基于天线效应的片上指纹属于静态逻辑电路，其内部节点不需要周期性翻转，因此，仅在读取数据的时候消耗极小的能量，使得此发明满足低功耗的要求。所以基于非对称天线效应的CMOS片上恒稳定ID产生电路具有恒稳定性、功耗低、面积小的优点，从而也降低了成本。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1为基于对称天线效应的CMOS片上恒稳定ID产生电路；
图2为基于非对称天线效应的CMOS片上恒稳定ID产生电路；
图3为5-TID单元版图的伪对称布图规划图；
图4为本发明挑战算法流程图。
具体实施方式
以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
图1为基于全对称天线效应八个场效应晶体管ID产生单元是由两分支的NMOS晶体管，PMOS漏电管和静态反相器组成的，如图1所示。因为有且只有一个NMOS栅极被天线效应破坏(假设M1被破坏和M5是断路的)，所以M2的漏极必须通过M1接地而另一分支PMOS晶体管将拉动其漏极扩散区。其结果是，“OUT1”和“OUT2”的输出值应该是逻辑互补的。很显然，如果该电路能够正确制造出来，理论上另一分支的PMOS漏电管和静态反向器是冗余的。理想情况下，天线效应ID单元仅需要两个NMOS栅极，一个PMOS漏电管和一个反相器。所以本发明从设计原理改进图1提出的ID单元，去掉被用作版图对称和冗余的两枚P型场效应管和一枚N型场效应管，如图2所示。
一种基于非对称天线效应的CMOS片上恒稳定ID产生电路，包括NMOS管M1、NMOS管、PMOS管M2和反相器，所述PMOS管M2的源极和栅极、反相器的电源端分别与电源VDD连接，PMOS管M2的漏极与反相器的输入端连接并同时接输入信号；所述反相器的输出端作为整个电路的输出端，所述PMOS管M2的漏极分别与NMOS管M1的源极、NMOS管M1的漏极连接，所述NMOS管M1的栅极与NMOS管M5的栅极分别接地，所述NMOS管M5的源极与漏极连接并悬空。所述反相器包括PMOS管M4和NMOS管M3，所述PMOS管M3的源极与电源VDD连接，PMOS管M3的栅极与NMOS管M3的栅极连接并接输入信号，PMOS管M4的漏极与NMOS管M3的漏极连接并作为整个电路的输出端，NMOS管M3的源极接地。
由于所有的晶体管(M1～M5)都是使用最小的面积，所以本发明能够减少40％的晶体管面积。其结果是，本发明具有更紧凑的结构，并且比基于SRAM标准的ID单元需要少得多的晶体管数量。比较像电流镜和DRAM等动态ID生成机制，本发明所述的电路结构继承了天线效应ID生成电路几乎所有的功能，如全数字化的运行机制，恒稳定性和超低功耗。但该方案(5-T)方案的主要缺点是天线效应的物理随机性可能由于不对称版图布局而降低，其结果是，每一分支NMOS晶体管栅极被破坏概率不会超预期的50％。这种在芯片测试中晶体管栅极被不平衡破坏的现象会转移已产生的芯片指纹的汉明距离。为了克服由于不对称的ID结构而使物理随机性降低的现象，本实施例对5-T-ID单元的晶体管的版图进行精心设计布局，如图3所示。基本思想是在版图布局中使用反向器的PMOS晶体管M4来取代删掉的PMOS泄漏晶体管M6的位置。M2和M4的导线连接是不一样的，但是这两个PMOS晶体管的多晶硅和扩散区可以被看作是对称的。因此，本实施例所述的5-T的ID结构的系统的不对称性，可以通过这样的“伪对称的”布局来释放。
根据前述的ID产生电路，本发明还提供一种全数字电路挑战响应算法，该算法使ID产生电路的可靠性和设计的复杂程度能得到极大地改进。在理论上实现与ID序列长度成指数关系的安全级别，基本达到数模混合型挑战响应算法的性能指标。该算法的主要集中在每一轮挑战相应中对整个ID阵列(即片上指纹)信息的统计和处理。对于2N位ID阵列，输入N位数字挑战信号，利用此N位信号按位分别选通N组ID对，进而将2N位ID阵列归为数目相同的两组，分别统计此两组ID的逻辑值，并通过仲裁机制判断其是否同值。其中，S为输入的任意N位二进制挑战信号，K为第一组N位ID阵列，H为第二组N位ID阵列，F为最终输出的响应逻辑信号。如果最终统计结果显示A＝B，则相应输出F为1，反之则F为0。提出的挑战响应算法主要是对二进制数据进行位操作和累加运算，且均为定点算法，因此非常适合采用ASIC数字电路实现。由于片上物理唯一性的存在，不同挑战信号对应统计结果比较判断的结果也是物理不可复制的，因此完全符合物理不可复制挑战响应算法的要求。
本发明借鉴基于仲裁的电流镜阵列式片上指纹挑战响应算法，采用全数字式实现，不仅消耗的D触发器资源少，而且硬件电路更加安全，因为该算法的数字电路，可以很容易地隐藏在相对大得多的基于混乱硬件描述语言综合方法学的数字系统中。类似于常见的PUF，所提出的方案具有物理不可克隆功能，它可以根据输入的挑战信号很容易生成响应逻辑输出“F”。同时，有限的实验响应输出设置难以表征嵌入指纹字符串或预测新的响应。因此，系统的可靠性和设计的复杂程度能得到极大地改进。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (2)
1.一种基于非对称天线效应的CMOS片上恒稳定ID产生电路，其特征在于：包括NMOS管M1、NMOS管、PMOS管M2和反相器，所述PMOS管M2的源极和栅极、反相器的电源端分别与电源VDD连接，PMOS管M2的漏极与反相器的输入端连接并同时接输入信号；所述反相器的输出端作为整个电路的输出端，所述PMOS管M2的漏极分别与NMOS管M1的源极、NMOS管M1的漏极连接，所述NMOS管M1的栅极与NMOS管M5的栅极分别接地，所述NMOS管M5的源极与漏极连接并悬空。
2.根据权利要求1所述的基于非对称天线效应的CMOS片上恒稳定ID产生电路，其特征在于：所述反相器包括PMOS管M4和NMOS管M3，所述PMOS管M3的源极与电源VDD连接，PMOS管M3的栅极与NMOS管M3的栅极连接并接输入信号，PMOS管M4的漏极与NMOS管M3的漏极连接并作为整个电路的输出端，NMOS管M3的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510808575.0A CN105404739B (zh) | 2015-11-19 | 2015-11-19 | 一种基于非对称天线效应的cmos片上恒稳定id产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510808575.0A CN105404739B (zh) | 2015-11-19 | 2015-11-19 | 一种基于非对称天线效应的cmos片上恒稳定id产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105404739A true CN105404739A (zh) | 2016-03-16 |
| CN105404739B CN105404739B (zh) | 2018-05-08 |
Family
ID=55470226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510808575.0A Active CN105404739B (zh) | 2015-11-19 | 2015-11-19 | 一种基于非对称天线效应的cmos片上恒稳定id产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105404739B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106096498A (zh) * | 2016-05-26 | 2016-11-09 | 深圳华视微电子有限公司 | 一种基于天线效应的片上指纹电路及其id产生单元 |
| CN108008933A (zh) * | 2016-11-02 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种用于产生芯片的随机序列号的电路及包括该电路的芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020156593A1 (en) * | 2001-04-23 | 2002-10-24 | Sentronics Corporation | Capacitive circuit array for fingerprint sensing |
| CN102098852A (zh) * | 2011-02-01 | 2011-06-15 | 北京大学 | 基于小面积功率管的低失配多通道led恒流源驱动电路 |
| CN104200221A (zh) * | 2014-08-26 | 2014-12-10 | 上海思立微电子科技有限公司 | 一种指纹识别传感器 |
-
2015
- 2015-11-19 CN CN201510808575.0A patent/CN105404739B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020156593A1 (en) * | 2001-04-23 | 2002-10-24 | Sentronics Corporation | Capacitive circuit array for fingerprint sensing |
| CN102098852A (zh) * | 2011-02-01 | 2011-06-15 | 北京大学 | 基于小面积功率管的低失配多通道led恒流源驱动电路 |
| CN104200221A (zh) * | 2014-08-26 | 2014-12-10 | 上海思立微电子科技有限公司 | 一种指纹识别传感器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106096498A (zh) * | 2016-05-26 | 2016-11-09 | 深圳华视微电子有限公司 | 一种基于天线效应的片上指纹电路及其id产生单元 |
| CN106096498B (zh) * | 2016-05-26 | 2019-03-26 | 深圳华视微电子有限公司 | 一种基于天线效应的片上指纹电路及其id产生单元 |
| CN108008933A (zh) * | 2016-11-02 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种用于产生芯片的随机序列号的电路及包括该电路的芯片 |
| CN108008933B (zh) * | 2016-11-02 | 2022-02-08 | 中芯国际集成电路制造(上海)有限公司 | 一种用于产生芯片的随机序列号的电路及包括该电路的芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105404739B (zh) | 2018-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108694335B (zh) | 基于sram的物理不可克隆函数及产生puf响应的方法 | |
| CN109241782B (zh) | 一种利用pmos工艺偏差的弱物理不可克隆函数电路 | |
| JP4353435B2 (ja) | 乱数発生方法と半導体集積回路装置及び電子装置 | |
| US10574469B1 (en) | Physically unclonable function and method for generating a digital code | |
| Baturone et al. | Improved generation of identifiers, secret keys, and random numbers from SRAMs | |
| US10958270B2 (en) | Physical unclonable device and method of maximizing existing process variation for a physically unclonable device | |
| CN109067552B (zh) | 一种利用nmos工艺偏差的弱物理不可克隆函数电路 | |
| CN106850227B (zh) | 一种采用cnfet实现的三值puf单元电路及电路 | |
| Bhargava et al. | Attack resistant sense amplifier based PUFs (SA-PUF) with deterministic and controllable reliability of PUF responses | |
| Li et al. | A 215-F² bistable physically unclonable function with an ACF of< 0.005 and a native bit instability of 2.05% in 65-nm CMOS process | |
| CN107808684A (zh) | 基于静态随机存取存储器的验证电路 | |
| Bai et al. | A novel thyristor-based silicon physical unclonable function | |
| Ni et al. | SI PUF: An SRAM and inverter-based PUF with a bit error rate of 0.0053% and 0.073/0.042 pJ/bit | |
| US9941886B2 (en) | Integrated circuit (IC) chip comprising an identification circuit | |
| CN111130537B (zh) | 一种可配置单稳态弱物理不可克隆函数电路 | |
| Santana-Andreo et al. | A DRV-based bit selection method for SRAM PUF key generation and its impact on ECCs | |
| Shifman et al. | Preselection methods to achieve very low BER in SRAM-based PUFs—A tutorial | |
| CN105404739B (zh) | 一种基于非对称天线效应的cmos片上恒稳定id产生电路 | |
| Serrano et al. | A unified NVRAM and TRNG in standard CMOS technology | |
| Song et al. | A 3T eDRAM in-memory physically unclonable function with spatial majority voting stabilization | |
| Shifman et al. | A 2 bit/cell tilting SRAM-based PUF with a BER of 3.1 E-10 and an energy of 21 FJ/bit in 65nm | |
| ES2548792B1 (es) | Método y dispositivo para generar identificadores y números verdaderamente aleatorios | |
| CN105243342B (zh) | 一种基于一次可编程查找表的标准单元逻辑电路 | |
| CN113535123A (zh) | 具有通过位线预充电的物理不可克隆函数 | |
| Shifman et al. | A method to utilize mismatch size to produce an additional stable bit in a tilting SRAM-based PUF |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |