CN105356935B - 一种实现同步数字体系高阶交叉的交叉板及实现方法 - Google Patents
一种实现同步数字体系高阶交叉的交叉板及实现方法 Download PDFInfo
- Publication number
- CN105356935B CN105356935B CN201510840726.0A CN201510840726A CN105356935B CN 105356935 B CN105356935 B CN 105356935B CN 201510840726 A CN201510840726 A CN 201510840726A CN 105356935 B CN105356935 B CN 105356935B
- Authority
- CN
- China
- Prior art keywords
- module
- cross
- power supply
- clock
- service processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
本发明涉及一种实现同步数字体系高阶交叉的交叉板及实现方法，包括供电模块、时钟模块、维护及管理模块、业务处理模块、控制模块和通信模块，供电模块为器件供电并监控各个电源的电压电流状态，通信模块接收上位机的交叉命令，解析后下发给控制模块，控制模块接收交叉指令并判断是否正确，如正确将把交叉信息下发业务处理模块进行交叉处理，时钟模块将接收到的时钟倍频后复制为4路，提供所需要的参考时钟，维护及管理模块获取板卡的电压电流信息，如有异常上报上位机，并且关闭本板电源，同时该模块还向上位机上报本板的版本信息、交叉芯片温度和FPGA温度等信息，技术效果是，实现了640G×640G的交叉容量和40G×20G的高阶交叉，操作简单，交叉切换准确、实时、稳定。
Description
技术领域
本发明涉及一种光纤通信交叉板，特别涉及一种实现同步数字体系高阶交叉的交叉板及实现方法。
技术背景
光纤通信由于传输容量大、损耗小、重量轻、体积小、抗电磁干扰能力强和保密性好等优点，在通信中有着越来越广泛的应用，不但骨干网、城域网全部采用光纤传输，而且接入网也普遍采用光纤实现汇聚。由此所带来的问题是，对浩如烟海的光网络信息进行技术侦听和侦察的难度越来越大，尤其是在大容量接入的情况下实现交叉时，对硬件电路设计是很大的挑战。
发明内容
鉴于现在技术存在的问题，本发明提供一种实现SDH高阶交叉的交叉板，利用交叉芯片实现了640G×640G的交叉容量，并利用FPGA实现了40G×20G的高阶交叉，具体技术方案是，一种实现同步数字体系高阶交叉的交叉板，包括供电模块、时钟模块、维护及管理模块、业务处理模块、控制模块和通信模块六个功能模块，其特征在于：热插拔模块以48V电压轨连接供电模块，供电模块向全电路供电，热插拔模块还以3.3V电压轨向维护及管理模块供电，时钟模块分别与业务处理模块、通信模块单向连接，业务处理模块与控制模块通过并口双向连接，控制模块与通信模块通过I2C接口双向连接，控制模块与维护及管理模块通过串口双向连接，维护及管理模块通过SPI接口与通信模块双向连接，还通过485接口、12C接口与ZD接插件双向连接，通信模块通过LVDS接口与ZD接插件双向连接，ZD接插件向时钟模块发送19.44M时钟，并通过差分线与业务处理模块双向连接；所述的供电模块包括光耦合芯片、DC/DC电源模块、数字电源模块、电源芯片，光耦合芯片单向连接DC/DC电源模块，DC/DC电源模块单向连接七个数字电源模块，得到板卡所需的七个电压轨，其中3.3V电源轨连接两个电源芯片产生两个不需要配置上电顺序电压轨；所述的通信模块由FPGA和FLASH组成，用配置总线双向连接，所述的时钟模块由一个MLVDS驱动芯片和两个时钟芯片串接组成，所述的业务处理模块包括交叉芯片、FPGA、SFP+光模块、SMA接头，交叉芯片通过输入口与ZD接插件单向连接，交叉芯片通过并行接口与控制模块双向连接，交叉芯片通过输出口与ZD接插件、FPGA、SMA接头单向连接，FPGA通过SERDES与SFP+光模块单向连接。
实现同步数字体系高阶交叉的方法是根据上位机的交叉指令，利用交叉芯片对接收到的高速SDH信号进行交叉处理，经由ZD接插件接入背板，同时经由FPGA送出到本板的两个光模块，进行轮询处理，其中供电模块负责整板器件的供电及电压检测，时钟模块负责提供通信模块及业务处理模块所需的参考时钟，维护及管理模块负责本板的监控信息处理及告警信息上报，控制模块负责（1）通过I2C接口与通信模块通信，接收通信模块下发的交叉路由信息和均衡预加重信息。（2）通过并行接口与业务处理模块通信，将接收到的路由信息解析后下发给业务处理模块，并通过此端口读取当前业务处理模块的交叉状态。（3）通过串口与维护及管理模块通信，将交叉错误次数和交叉芯片温度等监控信息上报给维护及管理模块，通信模块负责接收上位机发来的交叉命令，解析后下发给业务处理模块，业务处理模块负责（1）交叉芯片（VSC3144）通过并行接口与控制模块相连，接收控制模块下发的交叉命令，将ZD接插件接收的128路5G信号交叉后发回ZD接插件，同时复制其中的8路5G信号给FPGA，供轮询功能使用。（2）FPGA（XC7K325T）通过SERDES与交叉芯片相连，接收来自交叉芯片复制的8路5G信号，经过高阶交叉，重新合成两路10G的信号并通过SFP+光模块发出。（3）高速信号通过ZD接插件后信号质量会变差，通过并行接口，控制模块可以设置交叉芯片的均衡和预加重参数，以调节信号质量，并通过SMA接头连接到高速示波器查看当前信号的眼图。
本发明的技术效果是，实现了640G×640G的交叉容量和40G×20G的高阶交叉，以完成交叉轮询功能，操作简单，交叉切换准确、实时、稳定。
附图说明
图1.系统模块电路框图。
图2.供电模块电路框图。
图3.通信模块电路框图。
图4.时钟模块电路框图。
图5.业务处理模块电路框图。
具体实施方式
如图1所示，系统功能划分为六个功能模块，供电模块、通信模块、控制模块、业务处理模块、时钟模块和维护及管理模块。热插拔模块以48V电压轨连接供电模块，供电模块向全电路供电，热插拔模块还以3.3V电压轨向维护及管理模块供电，时钟模块分别与业务处理模块、通信模块单向连接，业务处理模块与控制模块通过并口双向连接，控制模块与通信模块通过I2C接口双向连接，控制模块与维护及管理模块通过串口双向连接，维护及管理模块通过SPI接口与通信模块双向连接，还通过485接口、12C接口与ZD接插件双向连接，通信模块通过LVDS接口与ZD接插件双向连接，ZD接插件向时钟模块发送19.44M时钟，并通过差分线与业务处理模块双向连接；
系统工作总流程为供电模块为板卡的所有器件供电并监控所有电源的电压电流，以保证板卡的正常运行，通信模块通过LVDS总线接收上位机下发的交叉命令，解析后通过I2C总线下发给控制模块，控制模块接收到交叉指令后先检查命令是否正确，如果正确将把交叉信息通过并口下发给业务处理模块进行交叉处理。时钟模块将接收到的19.44M线路时钟倍频到155.52M并复制为4路，1路给通信模块，3路给业务处理模块，为它们提供所需要的参考时钟，以保证系统的时钟同步。维护及管理模块通过PMBUS总线获取板卡的电压电流信息，如果电压电流有异常通过I2C总线上报上位机，并且关闭本板电源，同时该模块还通过485总线上报本板的版本信息、交叉芯片温度信息和FPGA温度信息。
如图2所示，供电模块包括光耦合芯片、DC/DC电源模块、数字电源模块、电源芯片，光耦合芯片单向连接电源模块，电源模块单向连接七个数字电源模块，得到板卡所需的七个电压轨，其中3.3V电压轨连接两个电源芯片产生两个不需要配置上电顺序电压轨，供电模块主要功能是为板卡供电，本板是由48V电源供电，支持热插拔，支持电压、电流的实时监控，可以控制上电与掉电顺序。热插拔使用的是爱立信的PIM4328热插拔模块，除了输出48V电压轨外，还单独提供了3.3V的电压轨，保证了维护及管理模块与板卡的其他电源完全隔离，这样即使板卡的供电模块发生故障，维护及管理模块也能正常运行，并通过PMBUS总线读取板卡各个电源的电压电流信息，汇总后通过IC2总线上报上位机，以便快速定位故障，同时通过控制光耦TLP291将业务供电模块关断。业务供电模块首先使用GE的DC/DC电源模块EBVW020A0B641Z获得12V电压轨，再使用爱立信的数字电源模块BMR464和BMR461得到板卡所需的各个电压轨，该数字电源支持上电顺序和掉电顺序的设置，并可以通过PMBUS总线将电源的状态上报给维护及管理模块。同时为了减小板卡的成本，使用了TI的LDO电源芯片TPS74401产生不需要配置上电顺序并且功耗较小的电压轨。
如图3所示，通信模块由FPGA和FLASH组成，用配置总线双向连接，通信模块的主要功能是接收上位机的交叉指令解析后下发给控制模块，同时向维护及管理模块上报通信状态和交叉状态等信息。 FPGA的型号是XILINX的XC6SLX25，FLASH的型号是M25P128，配置总线为SPI总线。XC6SLX25使用的参考时钟来自时钟模块，保证了系统的时钟同步，XC6SLX25通过LVDS总线接收来自上位机的交叉指令，解析后通过I2C总线下发给控制模块，并通过I2C总线读出配置后的交叉状态。同时XC6SLX25还监测LVDS的通信状态，并通过对比下发和读回的交叉信息，判断交叉是否成功。LVDS通信状态和交叉状态等监控信息通过SPI总线上报给维护及管理模块。
如图4所示，时钟模块由DS176、SI5322和SI5330三个芯片串接在一起构成，时钟模块主要负责为业务模块的FPGA和通信模块的FPGA提供参考时钟,以保证系统的时钟同步。时钟模块的工作流程为背板ZD接插件进入的19.44M差分时钟经过MLVDS驱动芯片DS176输出19.44M单端时钟给SI5322芯片，SI5322芯片主要负责时钟的滤波、去抖和倍频。时钟经过SI5322倍频后输出155.52M的差分时钟给时钟芯片SI5330，SI5330将155.52M的时钟复制成4路，1路给通信模块的FPGA作为参考时钟，3路给业务处理模块的FPGA作为参考时钟。
控制模块采用的芯片为单片机，型号为C8051F020，主要对外接口为I2C接口、串口和并行接口。单片机控制模块主要完成的功能：（1）通过I2C接口与通信模块通信，接收通信模块下发的交叉路由信息和均衡预加重信息。（2）通过并行接口与业务处理模块通信，将接收到的路由信息解析后下发给业务处理模块，并通过此端口读取当前业务处理模块的交叉状态。（3）通过串口与维护及管理模块通信，将交叉错误次数和交叉芯片温度等监控信息上报给维护及管理模块。
维护及管理模块采用的芯片为ARM7，型号为LPC2378，主要的对外接口为I2C接口、RS485接口、SPI接口和PMBUS接口。维护及管理模块的供电是独立的，与其他电源隔离，这样即使其他模块供电异常它也可以正常工作，并且通过PMBUS总线将异常信息读取，便于排查故障。ARM维护及管理模块主要完成的功能：（1）通过PMBUS接口与电源模块通信，读取各个电源模块的电压电流信息，并且通过此接口控制各个电源模块的上电顺序和掉电顺序。（2）通过I2C接口与背板ZD接插件相连，当板卡的交叉芯片温度过高或电源模块发生故障时，通过I2C接口将告警信息上报给上位机。（3）通过SPI接口与通信模块通信，读取通信模块上报的LVDS总线状态和光模块光功率等监控信息。（4）通过485接口与背板ZD接插件相连，将板卡的版本信息、光模块光功率和交叉芯片温度等信息上报给上位机。
如图5所示，业务处理模块包括交叉芯片、FPGA、SFP+光模块、SMA接头，交叉芯片通过输入口与ZD接插件单向连接，交叉芯片通过并行接口与控制模块双向连接，交叉芯片通过输出口与ZD接插件、FPGA、SMA接头单向连接，FPGA通过SERDES与SFP+光模块单向连接。交叉芯片型号为VSC3144，FPGA型号为XC7K325T，业务处理模块具体完成的功能如下：（1）交叉芯片（VSC3144）通过并行接口与控制模块相连，接收控制模块下发的交叉命令，将ZD接插件接收的128路5G信号交叉后发回ZD接插件，同时复制其中的8路5G信号给FPGA，供轮询功能使用。（2）FPGA（XC7K325T）通过SERDES与交叉芯片相连，接收来自交叉芯片复制的8路5G信号，经过高阶交叉，重新合成两路10G的信号并通过SFP+光模块发出。（3）高速信号通过ZD接插件后信号质量会变差，通过并行接口，控制模块可以设置交叉芯片的均衡和预加重参数，以调节信号质量，并通过SMA接头连接到高速示波器查看当前信号的眼图。
Claims (2)
1.一种实现同步数字体系高阶交叉的交叉板，包括供电模块、时钟模块、维护及管理模块、业务处理模块、控制模块和通信模块六个功能模块，其特征在于：热插拔模块以48V电压轨连接供电模块，供电模块向全电路供电，热插拔模块还以3.3V电压轨向维护及管理模块供电，时钟模块分别与业务处理模块、通信模块单向连接，业务处理模块与控制模块通过并口双向连接，控制模块与通信模块通过I2C接口双向连接，控制模块与维护及管理模块通过串口双向连接，维护及管理模块通过SPI接口与通信模块双向连接，还通过485接口、12C接口与ZD接插件双向连接，通信模块通过LVDS接口与ZD接插件双向连接，ZD接插件向时钟模块发送19.44M时钟，并通过差分线与业务处理模块双向连接；所述的供电模块包括光耦合芯片、DC/DC电源模块、数字电源模块、电源芯片，光耦合芯片单向连接DC/DC电源模块，DC/DC电源模块单向连接七个数字电源模块，得到板卡所需的七个电压轨，其中3.3V电源轨连接两个电源芯片产生两个不需要配置上电顺序电压轨；所述的通信模块由FPGA和FLASH组成，用配置总线双向连接，所述的时钟模块由一个MLVDS驱动芯片和两个时钟芯片串接组成，所述的业务处理模块包括交叉芯片、FPGA、SFP+光模块、SMA接头，交叉芯片通过输入口与ZD接插件单向连接，交叉芯片通过并行接口与控制模块双向连接，交叉芯片通过输出口与ZD接插件、FPGA、SMA接头单向连接，FPGA通过SERDES与SFP+光模块单向连接。
2.一种采用权利要求1所述的实现同步数字体系高阶交叉的交叉板实现方法，其特征在于：根据上位机的交叉指令，利用交叉芯片对接收到的高速SDH信号进行交叉处理，经由ZD接插件接入背板，同时经由FPGA送出到本板的两个光模块，进行轮询处理，其中供电模块负责整板器件的供电及电压检测，时钟模块负责提供通信模块及业务处理模块所需的参考时钟，维护及管理模块负责本板的监控信息处理及告警信息上报，控制模块负责（1）通过I2C接口与通信模块通信，接收通信模块下发的交叉路由信息和均衡预加重信息； （2）通过并行接口与业务处理模块通信，将接收到的路由信息解析后下发给业务处理模块，并通过此端口读取当前业务处理模块的交叉状态； （3）通过串口与维护及管理模块通信，将交叉错误次数和交叉芯片温度等监控信息上报给维护及管理模块，通信模块负责接收上位机发来的交叉命令，解析后下发给业务处理模块，业务处理模块负责（1）交叉芯片（VSC3144）通过并行接口与控制模块相连，接收控制模块下发的交叉命令，将ZD接插件接收的128路5G信号交叉后发回ZD接插件，同时复制其中的8路5G信号给FPGA，供轮询功能使用； （2）FPGA（XC7K325T）通过SERDES与交叉芯片相连，接收来自交叉芯片复制的8路5G信号，经过高阶交叉，重新合成两路10G的信号并通过SFP+光模块发出； （3）高速信号通过ZD接插件后信号质量会变差，通过并行接口，控制模块可以设置交叉芯片的均衡和预加重参数，以调节信号质量，并通过SMA接头连接到高速示波器查看当前信号的眼图。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510840726.0A CN105356935B (zh) | 2015-11-27 | 2015-11-27 | 一种实现同步数字体系高阶交叉的交叉板及实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510840726.0A CN105356935B (zh) | 2015-11-27 | 2015-11-27 | 一种实现同步数字体系高阶交叉的交叉板及实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105356935A CN105356935A (zh) | 2016-02-24 |
| CN105356935B true CN105356935B (zh) | 2017-10-31 |
Family
ID=55332826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510840726.0A Active CN105356935B (zh) | 2015-11-27 | 2015-11-27 | 一种实现同步数字体系高阶交叉的交叉板及实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105356935B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107528635B (zh) * | 2017-08-17 | 2024-03-19 | 北京广利核系统工程有限公司 | 基于sfp光模块的通信装置和方法 |
| CN108023839B (zh) * | 2017-12-13 | 2023-12-08 | 天津光电通信技术有限公司 | 一种应用于Tb/s级光网络信号交换设备及其控制系统 |
| CN108933971A (zh) * | 2018-04-13 | 2018-12-04 | 电信科学技术第五研究所有限公司 | 多设备交叉交换控制方法 |
| CN109861782B (zh) * | 2018-12-07 | 2020-06-12 | 天津光电通信技术有限公司 | 一种基于pcie采集板卡的sdh协议信号分析平台 |
| CN111092361B (zh) | 2019-12-06 | 2021-04-06 | 华东师范大学重庆研究院 | 光梳时频智能控制方法与系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999902A (en) * | 1995-03-07 | 1999-12-07 | British Telecommunications Public Limited Company | Speech recognition incorporating a priori probability weighting factors |
| CN101277547A (zh) * | 2008-03-18 | 2008-10-01 | 天津光电通信技术有限公司 | 大规模严格无阻塞光交叉连接矩阵结构及其控制方法 |
| CN202103685U (zh) * | 2011-06-23 | 2012-01-04 | 天津光电通信技术有限公司 | 用单片机实现基于fpga的sdh高阶交叉控制电路 |
-
2015
- 2015-11-27 CN CN201510840726.0A patent/CN105356935B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999902A (en) * | 1995-03-07 | 1999-12-07 | British Telecommunications Public Limited Company | Speech recognition incorporating a priori probability weighting factors |
| CN101277547A (zh) * | 2008-03-18 | 2008-10-01 | 天津光电通信技术有限公司 | 大规模严格无阻塞光交叉连接矩阵结构及其控制方法 |
| CN202103685U (zh) * | 2011-06-23 | 2012-01-04 | 天津光电通信技术有限公司 | 用单片机实现基于fpga的sdh高阶交叉控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105356935A (zh) | 2016-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105356935B (zh) | 一种实现同步数字体系高阶交叉的交叉板及实现方法 | |
| CN208188815U (zh) | Bmc模块化系统 | |
| CN105425918A (zh) | 微型服务器系统 | |
| CN108957164A (zh) | 一种扣板的测试装置及测试方法 | |
| CN102654847B (zh) | PXIe零槽控制器 | |
| CN107276675A (zh) | 一种基于光纤远距离传输的usb3.0 hub | |
| CN107942808B (zh) | 一种dcs容量扩展装置 | |
| CN108494566A (zh) | 一种phy卡、网络传输装置及方法 | |
| CN205249231U (zh) | 一种实现同步数字体系高阶交叉的交叉板 | |
| CN111103828B (zh) | 加速器时序及快速机器保护一体化系统的主逻辑插件 | |
| CN209072526U (zh) | 以太网交换装置 | |
| CN209358570U (zh) | 一种适用于电网信息安全的网络隔离设备 | |
| CN205247290U (zh) | 一种多模态信号背板 | |
| CN115237697A (zh) | 一种通用型密码机测试平台 | |
| CN211580277U (zh) | 加速器时序系统及快速机器保护系统的一体化系统架构 | |
| CN107332619A (zh) | 一种基于光纤远距离传输的usb3.1 hub | |
| CN108234262A (zh) | 一种基于光纤传输的数据总线延长装置及方法 | |
| CN207588879U (zh) | 基于fpga的光通信传输网amc引接板 | |
| CN203859765U (zh) | 单路有线转以太网总线适配器 | |
| CN107070547A (zh) | 一种具有故障监控能力的cpci型千兆以太网装置 | |
| CN207530830U (zh) | 一种gpon信号聚合拉远设备 | |
| CN221575449U (zh) | 一种全光纤接口的led拼接发送二合一控制器 | |
| CN207099099U (zh) | 一种用于高速卷烟包装设备的arcnet模块 | |
| CN209845010U (zh) | 多通道通信控制系统 | |
| CN208707662U (zh) | 一种用于阀控设备的多功能处理器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |