[go: up one dir, main page]

CN105336842A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN105336842A
CN105336842A CN201410367357.3A CN201410367357A CN105336842A CN 105336842 A CN105336842 A CN 105336842A CN 201410367357 A CN201410367357 A CN 201410367357A CN 105336842 A CN105336842 A CN 105336842A
Authority
CN
China
Prior art keywords
conductive
layer
composite magnetic
layers
magnetic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410367357.3A
Other languages
English (en)
Other versions
CN105336842B (zh
Inventor
洪中山
蒲贤勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410367357.3A priority Critical patent/CN105336842B/zh
Priority to US14/797,128 priority patent/US9514881B2/en
Publication of CN105336842A publication Critical patent/CN105336842A/zh
Priority to US15/339,403 priority patent/US9640479B2/en
Application granted granted Critical
Publication of CN105336842B publication Critical patent/CN105336842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/265—Magnetic multilayers non exchange-coupled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种半导体结构及其形成方法，结构包括：衬底，衬底内具有若干平行排列的第一导电层，第一导电层具有第一端和第二端；位于衬底和若干第一导电层的部分表面的复合磁性结构，复合磁性结构包括重叠的绝缘层、以及相邻两层绝缘层之间的磁性层，复合磁性结构暴露出第一导电层的第一端和第二端表面；位于复合磁性结构的两侧的若干第一导电插塞和第二导电插塞，第一导电插塞分别位于若干第一导电层的第一端表面，第二导电插塞分别位于若干第一导电层的第二端表面；位于第一导电插塞、第二导电插塞和复合磁性结构的顶部表面的若干平行排列的第二导电层，第二导电层的两端分别位于第一导电插塞和第二导电插塞的顶部表面。所述半导体结构的性能改善。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
变压器(Transformer)是基于电磁感应的原理，用于改变交流电压的装置，常用的变压器包括初级线圈、次级线圈和磁芯，通过在所述磁芯上绕置初级线圈和次级线圈，能够将电能自初级线圈转移到次级线圈中。变压器具体工作原理包括：首先，在初级线圈中通入电流，该螺旋线圈中的电流能够在磁芯中感应出磁场；通过改变所述初级线圈中的电流，能够使磁体中的磁场强度发生变化；所述磁场强度的变化能够在次级线圈内感应出电流，从而实现使电能的转移。
图1是现有技术的变压器的结构示意图，包括：磁芯100，所述磁芯100呈环形结构；环绕于所述磁芯100外表面的初级线圈101和次级线圈102，所述初级线圈101和次级线圈102相互独立，且所述初级线圈101和次级线圈102与磁芯100之间电隔离。对所述初级线圈101两端施加电压，能够使初级线圈101内产生电流，通过电磁感应使所述次级线圈102的两端产生电势差，通过在所述次级线圈102两端接入负载，能够使所述次级线圈102内产生电流。
然而，现有的变压器性能不稳定。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能和稳定性。
为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底内具有若干第一导电层，所述若干第一导电层的表面与所述衬底的表面齐平，所述第一导电层为条形且平行排列，所述第一导电层具有第一端和第二端，且若干第一导电层的第一端位于同一侧，若干第一导电层的第二端位于同一侧；位于所述衬底和若干第一导电层的部分表面的复合磁性结构，所述复合磁性结构包括若干层绝缘层和若干层磁性层交错重叠，其中，两层相邻的绝缘层之间具有一层磁性层，所述复合磁性结构至少横跨于两条相邻的第一导电层表面，且所述复合磁性结构暴露出若干第一导电层的第一端和第二端表面；位于所述复合磁性结构的两侧的若干第一导电插塞和若干第二导电插塞，所述若干第一导电插塞分别位于若干第一导电层的第一端表面，所述若干第二导电插塞分别位于若干第一导电层的第二端表面；位于所述第一导电插塞、第二导电插塞和复合磁性结构的顶部表面的若干第二导电层，所述若干第二导电层为条形且平行排列，所述第二导电层的两端分别位于第一导电插塞和第二导电插塞的顶部表面，且所连接的第一导电插塞和第二导电插塞分别位于相邻两条第一导电层表面。
可选的，所述磁性层的数量大于或等于两层。
可选的，所述磁性层为2层～100层。
可选的，所述磁性层的材料为Co、Fe、CoFeB、NiFe、NiB、Ni。
可选的，所述复合磁性结构的数量大于或等于1个；当所述复合磁性结构的数量大于1时，若干个复合磁性结构之间相互分立。
可选的，还包括：位于所述复合磁性结构表面的停止层；所述停止层的材料为氮化硅或无定形碳。
可选的，还包括：位于所述衬底和第一导电层表面的介质层，所述介质层的表面与复合磁性结构的表面齐平，所述第一导电插塞和第二导电插塞形成于所述介质层内，且所述第一导电插塞和第二导电插塞通过所述介质层与所述磁性层电隔离。
可选的，所述若干第一导电层、若干第二导电层、若干第一导电插塞和若干第二导电插塞构成至少一个线圈结构，每一个线圈结构为一个导电通路，所述线圈结构围绕于所述复合磁性结构外部，且所述线圈结构与所述磁性层之间电隔离。
可选的，当所述第一导电层、第二导电层、第一导电插塞和第二导电插塞构成至少两个线圈结构时，所述至少两个线圈结构与复合磁性结构形成变压器。
可选的，所述第二导电层投影于衬底表面的图形与第一导电层之间具有夹角，所述夹角为15°～75°。
可选的，所述绝缘层的材料为氧化硅、氮化硅、低K介质材料、聚合物材料或金属氧化物材料。
可选的，所述第一导电插塞或第二导电插塞的材料包括钨或铜。
可选的，所述第一导电层或第二导电层的材料包括铜或铝。
相应的，本发明还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有若干第一导电层，所述若干第一导电层的表面与所述衬底的表面齐平，所述第一导电层为条形且平行排列，所述第一导电层具有第一端和第二端，且若干第一导电层的第一端位于同一侧，若干第一导电层的第二端位于同一侧；在所述衬底和若干第一导电层的部分表面形成复合磁性结构，所述复合磁性结构包括若干层绝缘层和若干层磁性层交错重叠，其中，两层相邻的绝缘层之间具有一层磁性层，所述复合磁性结构至少横跨于两条相邻的第一导电层表面，且所述复合磁性结构暴露出若干第一导电层的第一端和第二端表面；在所述复合磁性结构的两侧分别形成若干第一导电插塞和若干第二导电插塞，所述若干第一导电插塞分别位于若干第一导电层的第一端表面，所述若干第二导电插塞分别位于若干第一导电层的第二端表面；在所述第一导电插塞、第二导电插塞和复合磁性结构的顶部表面形成若干第二导电层，所述若干第二导电层为条形且平行排列，所述第二导电层的两端分别位于第一导电插塞和第二导电插塞的顶部表面，且所述第二导电层两端连接的第一导电插塞和第二导电插塞分别位于相邻两条第一导电层表面。
可选的，所述复合磁性结构的形成方法包括：在衬底表面形成绝缘膜；在所述绝缘膜表面形成磁性膜；在所述磁性膜表面形成绝缘膜；重复所述形成磁性膜和绝缘膜的步骤，直至在衬底表面形成复合膜，所述复合膜包括：至少三层重叠的绝缘膜、以及位于相邻两层绝缘膜之间的磁性膜；在所述复合膜表面形成第一图形化层，所述第一图形化层暴露出部分复合膜表面；以所述第一图形化层为掩膜，刻蚀复合膜，直至暴露出衬底表面、以及第一导电层的第一端和第二端为止，形成复合磁性结构。
可选的，所述复合磁性结构的形成方法还包括：所述第一图形化层内具有暴露出部分复合膜表面的沟槽，所述沟槽顶部的图形平行于第一导电层，且所述沟槽贯穿所述第一图形化层；以所述第一图形化层为掩膜刻蚀所述复合膜之后，形成若干分立的复合磁性结构。
可选的，所述复合磁性结构的形成方法还包括：在以第一图形化层为掩膜，刻蚀复合膜并形成复合磁性结构之后，在所述复合磁性结构表面形成第二图形化层，所述第二图形化层内具有沟槽，所述沟槽顶部的图形平行于第一导电层，且所述沟槽顶部的图形贯穿所述复合磁性结构顶部的图形；以所述第二图形化层为掩膜，刻蚀所述复合磁性结构，直至暴露出衬底表面为止，形成若干分立的复合磁性结构。
可选的，还包括：在形成复合膜之后，在所述复合膜表面形成停止膜，所述停止膜的材料为氮化硅或无定形碳；刻蚀所述复合膜和停止膜，形成复合磁性结构、以及位于所述复合磁性结构表面的停止层。
可选的，还包括：在形成第一导电插塞和第二导电插塞之前，在衬底和第一导电层表面形成介质层，所述介质层的表面与复合磁性结构的表面齐平，所述第一导电插塞和第二导电插塞形成于所述介质层内，且所述第一导电插塞和第二导电插塞通过所述介质层与所述磁性层电隔离。
可选的，所述介质层的形成工艺包括：在衬底、第一导电层和复合磁性结构层表面沉积介质膜；平坦化所述介质膜，直至暴露出复合磁性结构层表面，形成介质层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的结构中，所述衬底和若干第一导电层表面具有复合磁性结构，所述复合磁性结构包括：至少三层重叠的绝缘层、以及位于相邻两层绝缘层之间的磁性层。即所述复合磁性结构中具有至少两层重叠的磁性层，且磁性层之间相互电隔离。而位于衬底内的第一导电层、位于复合磁性结构顶部表面的第二导电层、第一导电插塞以及第二导电插塞能够构成至少一个导电通路，所述导电通路构成围绕于复合磁性结构外部的线圈。当所述磁性层内因所述导电通路的感应而产生电荷的定向移动时，由于所述磁性层重叠设置，且相互电隔离，能够阻碍电荷在垂直于衬底表面的方向上发生运动，从而避免磁性层内产生垂直于衬底表面方向上的电流；其次，由于所述磁性层重叠设置，且相互电隔离，使得所述磁性层的横截面积较小，使得电荷在平行于衬底表面的方向上移动时，难度增大，从而减小磁性层内的干扰电流。因此，能够提高所述半导体结构的性能稳定性，减少能量在转换过程中的损失。
进一步，所述复合磁性结构为若干个相互分立的结构。由于所述第一导电层、第二导电层、第一导电插塞和第二导电插塞能够构成围绕与复合磁性结构外部的导电通路，当在所述导电通路中通入电流之后，所述磁性层内受到感应而产生电荷的定向移动。由于所述复合磁性结构为若干个相互分立的结构，使得电荷在平行于衬底表面方向上的移动受到阻碍，从而能够避免形成平行于衬底表面方向上的干扰电流。
本发明的方法中，在衬底和若干第一导电层表面形成复合磁性结构，所述复合磁性结构包括若干层绝缘层和若干层磁性层交错重叠，其中，两层相邻的绝缘层之间具有一层磁性层。即所形成复合磁性结构中具有至少两层重叠的磁性层，且相邻两层磁性层之间相互电隔离。所述形成于复合磁性结构两侧的第一导电插塞、第二导电插塞、以及形成于复合磁性结构顶部表面的第二导电层，能够与第一导电层共同构成至少一个导电通路，且所述导电通路围绕于所述复合磁性结构外部。当对所述导电通路通入电流时，所述磁性层内容易因所述导电通路的感应而产生电荷的定向移动，然而，由于所述磁性层重叠设置，且相互电隔离，使得磁性层内的电荷移动受到阻碍，避免了电荷在垂直于衬底表面的方向上发生运动，从而防止磁性层内产生垂直于衬底表面方向上的干扰电流；其次，由于所述磁性层重叠设置，且相互电隔离，使得所述磁性层的横截面积较小，使得电荷在平行于衬底表面的方向上移动时，难度增大，从而减小磁性层内的干扰电流。因此，所形成的半导体结构的性能提高、稳定性增强，而且能量在转换过程中的损失被减少。
附图说明
图1是现有技术的变压器的结构示意图；
图2至图11是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的变压器性能不稳定。
经过研究发现，由于所述变压器的磁芯内容易产生干扰电流，而所述干扰电流会对次级线圈内所产生的感应电流稳定性造成不良影响。具体的，请继续参考图1，当所述初级线圈101内产生电流之后，所述初级线圈101能够产生感应磁场，当对所述初级线圈101中的电流进行变化时，所述初级线圈101所产生的磁场也发生改变，而所述磁芯100所采用的磁性材料通常也会导电材料，例如铁或钴等，因此，当所述初级线圈01所产生的磁场发生变化时，也会导致磁芯100中的电荷发生定向移动。如图1所示，所述磁芯100为环形结构，使所述磁芯100能够构成电流通路，当所述磁芯100中产生电荷定向移动之后，容易在所述磁芯100中形成电流，即干扰电流。由于所述磁芯100中产生了干扰电流，使得初级线圈101向次级线圈102转移的电能受到损失，从而使得次级线圈102中产生的感应电流不稳定。而且容易引起磁芯100发热，使变压器的性能下降、可靠性降低。
为了解决上述问题，本发明提出一种半导体结构及其形成方法。所述半导体结构中，衬底和若干第一导电层表面具有复合磁性结构，所述复合磁性结构包括：至少三层重叠的绝缘层、以及位于相邻两层绝缘层之间的磁性层。即所述复合磁性结构中具有至少两层重叠的磁性层，且磁性层之间相互电隔离。而位于衬底内的第一导电层、位于复合磁性结构顶部表面的第二导电层、第一导电插塞以及第二导电插塞能够构成至少一个导电通路，所述导电通路构成围绕于复合磁性结构外部的线圈。当所述磁性层内因所述导电通路的感应而产生电荷的定向移动时，由于所述磁性层重叠设置且相互电隔离，能够阻碍电荷在垂直于衬底表面的方向上发生运动，从而避免磁性层内产生垂直于衬底表面方向上的电流；其次，由于所述磁性层重叠设置，且相互电隔离，使得所述磁性层的横截面积较小，使得电荷在平行于衬底表面的方向上移动时，难度增大，从而减小磁性层内的干扰电流。因此，能够提高所述半导体结构的性能稳定性，减少能量在转换过程中的损失。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图2和图3，图3是图2的俯视图，图2是图3沿AA’方向的剖面结构示意图，提供衬底200，所述衬底200内具有若干第一导电层210，所述若干第一导电层210的表面与所述衬底200的表面齐平，所述第一导电层201为条形且平行排列，所述第一导电层210具有第一端211和第二端212，且若干第一导电层210的第一端211位于同一侧，若干第一导电层210的第二端212位于同一侧。
所述衬底200包括：半导体基底、以及形成于所述半导体基底表面的器件层。所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。所述器件层包括：形成于半导体基底表面的器件结构、形成于半导体基底表面的第一介质层、以及位于第一介质层内的电互连结构；所述第一介质层包围所述器件结构和电互连结构，使所述器件结构和电互连结构之间相互电隔离，所述第一介质层的材料为与氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种组合；所述电互连结构与器件结构或半导体基底电连接，用于与器件结构形成芯片电路，所述电互连结构包括位于半导体基底或器件结构表面的导电插塞、以及位于导电插塞顶部表面的互连线，所述电互连结构的材料包括铜、钨、铝、钛、氮化硅、钽、氮化钽中的一种或多种。
在本实施例中，所述后续形成的复合膜位于所述第一介质层表面，所述第一导电层210形成于所述第一介质层内，所述第一导电层210的表面与所述第一介质层齐平，且所述第一导电层210能够与所述电互连结构电连接；所述第一导电层210的材料包括铜或铝，所述第一导电层210的形成工艺包括：形成导电层，所述导电层能够采用电镀工艺、沉积工艺或化学镀工艺形成；对所述导电层进行刻蚀，以形成第一导电层210。
所述若干第一导电层210通过后续形成的第一导电插塞和第二导电插塞与第二导电层电连接，使得所述第一导电层210与后续形成的第一导电插塞、第二导电插塞和第二导电层能够形成围绕复合磁性结构的线圈结构。
所述第一导电层210的第一端211表面后续用于形成第一导电插塞，所述第二导电层250的第二端212表面后续用于形成第二导电插塞的，且形成于同一第一导电层210表面的第一导电插塞和第二导电插塞后续分别与两条第二导电层连接，以形成导电通路，所述导电通路构成线圈结构。所述第一导电层210的数量至少为2条；在同一线圈结构中，所述第一导电层210的数量决定了线圈结构的匝数，而所述线圈结构的匝数决定了线圈结构所产生的感应磁场的强度。
请参考图4，在衬底200表面形成复合膜220，所述复合膜220包括若干层绝缘膜221和若干层磁性膜222交错重叠，其中，两层相邻的绝缘膜221之间具有一层磁性膜222。
所述复合膜220用于形成复合磁性结构；其中，所述磁性膜222用于形成复合磁性结构中的磁性层，所述磁性层作为位于线圈结构内部的磁芯；所述绝缘膜221用于使若干层磁性层之间电隔离，并且使磁性膜222与衬底200和第一导电层210之间电隔离。
在所述复合膜220中，所述磁性膜222的数量大于或等于两层，且若干层磁性膜222重叠，相邻磁性膜222之间由绝缘膜221电隔离。所述复合膜220的形成工艺包括：在衬底200表面形成绝缘膜221；在所述绝缘膜221表面形成磁性膜222；在所述磁性膜222表面形成绝缘膜221；重复所述形成磁性膜222和绝缘膜221的步骤，直至在衬底200表面形成复合膜220。
所述磁性膜222的层数为2层～100层，所述磁性膜222的材料为Co、Fe、CoFeB、NiFe、NiB、Ni，所述磁性膜222的厚度为10纳米～100纳米，所述磁性膜222的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
所述绝缘膜221的材料为氧化硅、氮化硅、低K介质材料、聚合物材料或金属氧化物材料，所述绝缘膜221的厚度为10纳米～100纳米，所述绝缘膜221的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
在本实施例中，在形成复合膜220之后，在所述复合膜220表面形成停止膜230，所述停止膜230用于形成停止层，所述停止层能够在后续形成第二介质层使，作为抛光工艺的停止层，或者用于在后续刻蚀形成复合磁性结构的工艺中，对所述复合磁性结构的顶部进行保护。所述停止膜230的材料与后续形成的第二介质层或绝缘层的材料不同，本实施例中，所述停止膜230的材料为氮化硅或无定形碳，形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
请参考图5和图6，图6是图5的俯视图，图5是图6沿AA’方向的剖面结构示意图，刻蚀所述复合膜220(如图4所示)，在所述衬底200和若干第一导电层210的部分表面形成复合磁性结构220a，所述复合磁性结构220a包括若干层绝缘层221a和若干层磁性层222a交错重叠，其中，两层相邻的绝缘层221a之间具有一层磁性层222a，所述复合磁性结构220a至少横跨于两条相邻的第一导电层210表面，且所述复合磁性结构220a暴露出若干第一导电层210的第一端211和第二端表面212。
所述复合磁性结构220a的形成工艺包括：在所述复合膜220表面形成第一图形化层，所述第一图形化层暴露出部分复合膜220表面；以所述第一图形化层为掩膜，刻蚀复合膜220，直至暴露出衬底200表面、以及第一导电层210的第一端211和第二端212为止，形成复合磁性结构220a；在刻蚀工艺之后，去除所述第一图形化层。
在本实施例中，由于所述复合膜220表面形成有停止膜230a，因此，在刻蚀所述复合膜220之前，刻蚀所述停止膜，并在所述复合磁性结构220a表面形成停止层230a，所述停止层能够在后续去除第一图形化层时，保护复合磁性结构220a的表面免受损伤。
本实施例中，所述第一图形化层为光刻胶层，所述光刻胶层的形成工艺包括：采用旋涂工艺在停止膜230a的表面形成光刻胶膜；对所述光刻胶膜进行曝光显影以图形化，形成光刻胶层，所述光刻胶层覆盖了需要形成复合磁性结构220a的对应区域。在刻蚀工艺之后，以灰化工艺或湿法去胶工艺去除所述光刻胶层。
所述复合磁性结构220a包括至少两层重叠的磁性层222a，且相邻两层磁性层220a之间具有绝缘层221a进行电隔离；而位于底层的磁性层222a与衬底200和第一导电层210之间也具有绝缘层221a进行电隔离；此外，位于顶层的磁性层222a表面具有绝缘层221a覆盖，使所述顶层的磁性层222a与后续形成的第二导电层之间电隔离。
所述若干层重叠的磁性层222a作为后续所形成的线圈结构内部的磁芯，在所形成的线圈结构中通入电流，即能够在所述磁性内产生感应磁场。当所述线圈结构中的电流发生变化时，所述线圈所产生的磁场也相应发生变化，而所述磁芯的材料为具有磁性的导电材料，基于电磁感应效应，所述变化的磁场容易引起所述磁芯内产生电荷的定向移动，而一旦所述电荷的移动形成电流，则容易在磁芯内部形成干扰电流，所述干扰电流会使所形成的半导体结构性能下降。
在本实施例的复合磁性结构220a中，以若干层重叠的磁性层222a作为所述磁芯，能够防止电荷在垂直于衬底200表面的方向上发生定向移动，从而避免形成垂直于衬底200表面方向的干扰电流。其次，由于所述磁性层222a为若干层重叠，使得每一层磁性层222a的沿AA’方向的截面积较小，使得所述磁性层222a的电阻增大，使电荷在平行于衬底200表面的方向上的移动难度增大，从而防止所述磁性层222a内形成平行于衬底200表面方向的干扰电流。因此，后续所形成的线圈结构和磁芯之间的电磁转换效率提高，使得所形成的半导体结构的性能和稳定性提高。
本实施例中，所述第一导电层210与后续形成的第二导电层能够形成线圈结构，且所述线圈结构围绕所述复合磁性结构220a，而所述复合磁性结构220a横跨于至少两条第一导电层210表面，从而保证了所述复合磁性结构220a外部至少具有一匝线圈结构围绕。
所述复合磁性结构220a的数量大于或等于1个。在本实施例中，所述复合磁性结构220a的数量为1个。
在另一实施例中，当所述复合磁性结构220a的数量大于1时，若干个复合磁性结构220a之间相互分立，且各复合磁性结构220a至少横跨于两条第一导电层210表面。由于若干复合磁性结构220a相互分立，使得位于同一层的若干磁性层222a之间也相互分立，当所述若干磁性层222a中产生电荷的定向移动时，能够阻止磁性层222a内的电荷在平行于衬底200表面的方向上移动，从而避免所述磁性层222a内形成平行于衬底200表面的方向上的干扰电流。
在一实施例中，所述复合磁性结构220a的形成方法还包括：所述第一图形化层内具有至少一个沟槽，所述沟槽暴露出部分复合膜220表面，所述沟槽顶部的图形平行于第一导电层210，且所述沟槽贯穿所述第一图形化层；以所述第一图形化层为掩膜刻蚀所述复合膜220之后，形成若干分立的复合磁性结构220a。
对所述沟槽底部的复合膜220进行刻蚀之后，即能够形成若干相互分立的复合磁性结构220a。当所述沟槽的数量大于1时，若干沟槽能够平行排列、并平行于所述第一导电层210。
在另一实施例中，所述复合磁性结构220a的形成方法还包括：在以第一图形化层为掩膜刻蚀复合膜220，并形成复合磁性结构220a之后，在所述复合磁性结构220a表面形成第二图形化层，所述第二图形化层内具有沟槽，所述沟槽顶部的图形平行于第一导电层210，且所述沟槽顶部的图形贯穿所述复合磁性结构220a顶部的图形；以所述第二图形化层为掩膜，刻蚀所述复合磁性结构220a，直至暴露出衬底200表面为止，形成若干分立的复合磁性结构220a；在所述刻蚀工艺之后，去除所述第二图形化层。其中，在该实施例中，所述第二图形化层能够为光刻胶层。
请参考图7，在衬底和第一导电层210表面形成第二介质层240，所述第二介质层240的表面与复合磁性结构220a的表面齐平。
所述第二介质层240的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料。所述第二介质层240内后续形成第一导电插塞和第二导电插塞，且所形成的第一导电插塞和第二导电插塞通过所述第二介质层与磁性层222a电隔离，使得所述第一导电层210能够与后续形成于复合磁性结构220a顶部的第二导电层电连接，以形成线圈结构。
所述第二介质层240的形成工艺包括：在衬底200、第一导电层210和复合磁性结构层220a表面沉积介质膜；平坦化所述介质膜，直至暴露出复合磁性结构层220a表面，形成第二介质层240。
所述介质膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述平坦化工艺为化学机械抛光工艺或回刻蚀工艺。在本实施例中，由于所述复合磁性结构220a表面具有停止层230a，所述停止层能够在所述平坦化工艺中，保护所述复合磁性结构220a的顶部表面免受损伤，从而保证了所形成的半导体结构的性能稳定。
请参考图8和图9，图9是图8的俯视图，图8是图9沿AA’方向的剖面结构示意图，在所述第二介质层240内形成若干第一导电插塞241和第二导电插塞242，所述第一导电插塞241和第二导电插塞242分别位于所述复合磁性结构220a的两侧，所述若干第一导电插塞241分别位于若干第一导电层210的第一端211表面，所述若干第二导电插塞242分别位于若干第一导电层210的第二端212表面。
所述第一导电插塞241和第二导电插塞242用于使第一导电层210与后续形成的第二导电层电连接。其中，形成于同一第一导电层210表面的第一导电插塞241和第二导电插塞242分别与后续形成的两条相邻第二导电层相连接，从而使第一导电层210的第一端211和第二端212分别与两条相邻的第二导电层电连接，从而能够使第一导电层210、第一导电插塞241、第二导电插塞242、与后续形成的若干第二导电层构成线圈结构，且所述线圈结构围绕于复合磁性结构220a外部，使得所述线圈结构与复合磁性结构220a之间能够发生电磁感应效应。
本实施例中，所述第一导电插塞241和第二导电插塞242形成于第二介质层240内，且所述第一导电插塞241和第二导电插塞242通过所述第二介质层240与所述磁性层222a电隔离。
所述第一导电插塞241或第二导电插塞242的形成工艺包括：采用刻蚀工艺在复合磁性结构220a两侧的第二介质层240内形成若干开口，所述若干开口分别暴露出若干第一导电层210的第一端211和第二端212表面；在所述第二介质层240表面、停止层230a表面、以及若干开口内形成导电层，所述导电层填充满所述开口；平坦化所述导电层，直至暴露出第二介质层240表面和停止层230a表面。本实施例中，所述第一导电插塞241或第二导电插塞242的材料包括钨或铜，所述导电层的形成工艺为物理气相沉积工艺或电镀工艺，所述平坦化工艺为化学机械抛光工艺。
在其他实施例中，在形成导电层之前，还能够在所述第二介质层240表面、停止层230a表面、以及若干开口的侧壁和底部表面形成阻挡层，所述导电层形成于所述阻挡层表面，在平坦化所述导电层之后，去除第二介质层240表面的部分阻挡层。所述阻挡层位于所述第一导电层241和第二导电层242与第二介质层240之间，能够防止所述第一导电层241和第二导电层242的材料向第二介质层240内扩散，还能够在平坦化所述导电层时，保护所述第二介质层240的表面。所述阻挡层的材料为钛、钽、氮化钛、氮化钽中的一种或多种组合，形成工艺为化学气相沉积工艺或原子层沉积工艺。
请参考图10和图11，图11是图10的俯视图，图10是图11沿AA’方向的剖面结构示意图，在所述第一导电插塞241、第二导电插塞242和复合磁性结构220a的顶部表面形成若干第二导电层250，所述若干第二导电层250为条形且平行排列，所述第二导电层250的两端分别位于第一导电插塞241和第二导电插塞242的顶部表面，且所述第二导电层250两端连接的第一导电插塞241和第二导电插塞242分别位于相邻两条第一导电层210表面。
所述第二导电层250两端分别通过第一导电插塞241和第二导电插塞242与两条相邻的第一导电层210电连接，使得若干第一导电层210、若干第二导电层250、若干第一导电插塞241和若干第二导电插塞242形成至少一个线圈结构，其中，每一个线圈结构即为一个导电通路，所述线圈结构围绕于所述复合磁性结构220a外部，且所述线圈结构与所述磁性层222a之间电隔离。
在一实施例中，所述第一导电层210、第二导电层250、第一导电插塞241和第二导电插塞242形成一个连通的线圈结构，所述线圈结构能够作为电感，而位于所述线圈结构内部的复合磁性结构220a能够增强所述电感的性能。
在另一实施例中，所述第一导电层210、第二导电层250、第一导电插塞241和第二导电插塞242形成至少两个线圈结构，且每一线圈结构均为一个导电通路，则所述至少两个电流通路与复合磁性结构220a共同构成变压器；其中，一个线圈结构中的电能，能够基于电磁感应效应，通过所述复合磁性结构220a中的磁性层222a传递到另一个线圈结构中，使得另一个线圈结构中产生感应电流。
所述磁性层222a作为线圈结构内部分的磁芯，由于所述磁性层222a为若干层重叠的结构，且相邻两层磁性层222a之间电隔离，使得所述磁性层222a内不会产生干扰电流，从而保证了电能由一个线圈结构传递到另一个线圈结构中时，不会发生能量损失。因此，所形成的变压器性能改善、稳定性提高。
本实施例中，所述第二导电层250的材料包括铜或铝，所述第二导电层250的形成工艺包括：在第二介质层240和停止层230a表面形成导电膜；在导电膜表面形成掩膜层，所述掩膜层覆盖了需要形成第二导电层250的对应区域；以所述掩膜层为掩膜，刻蚀所述导电膜，直至暴露出第二介质层240和停止层230a表面为止。
所述导电膜的形成工艺为物理气相沉积工艺或电镀工艺，所述刻蚀工艺为各向异性的干法刻蚀工艺。在所述刻蚀工艺中，所述停止层230a能够用于保护复合磁性结构220a的顶部表面。
所述第二导电层250投影于衬底200表面的图形与第一导电层210之间具有夹角，使得所述第二导电层250的两端能够与相邻两条第一导电层210表面的第一导电插塞241和第二导电插塞242相连接，而所述夹角由所述第一导电层210和第二导电层250的长度、以及相邻两条第一导电层210之间的距离决定。在本实施例中，所述夹角为15°～75°。
本实施例中，在衬底和若干第一导电层表面形成复合磁性结构，所述复合磁性结构包括：至少三层重叠的绝缘层、以及位于相邻两层绝缘层之间的磁性层。即所形成复合磁性结构中具有至少两层重叠的磁性层，且相邻两层磁性层之间相互电隔离。所述形成于复合磁性结构两侧的第一导电插塞、第二导电插塞、以及形成于复合磁性结构顶部表面的第二导电层，能够与第一导电层共同构成至少一个导电通路，且所述导电通路围绕于所述复合磁性结构外部。当对所述导电通路通入电流时，所述磁性层内容易因所述导电通路的感应而产生电荷的定向移动，然而，由于所述磁性层重叠设置，且相互电隔离，使得磁性层内的电荷移动受到阻碍，避免了电荷在垂直于衬底表面的方向上发生运动，从而防止磁性层内产生垂直于衬底表面方向上的干扰电流；其次，由于所述磁性层重叠设置，且相互电隔离，使得所述磁性层的横截面积较小，使得电荷在平行于衬底表面的方向上移动时，难度增大，从而减小磁性层内的干扰电流。因此，所形成的半导体结构的性能提高、稳定性增强，而且能量在转换过程中的损失被减少。
相应的，本发明实施例还提供一种半导体结构，请继续参考图10和图11，图11是图10的俯视图，图10是图11沿AA’方向的剖面结构示意图，包括：衬底200，所述衬底200内具有若干第一导电层210，所述若干第一导电层210的表面与所述衬底200的表面齐平，所述第一导电层210为条形且平行排列，所述第一导电层210具有第一端211和第二端212，且若干第一导电层210的第一端211位于同一侧，若干第一导电层210的第二端212位于同一侧；位于所述衬底200和若干第一导电层210的部分表面的复合磁性结构220a，所述复合磁性结构220a包括至少若干层绝缘层221a和若干层磁性层222a交错重叠，其中，两层相邻的绝缘层221a之间具有一层磁性层222a，所述复合磁性结构220a至少横跨于两条相邻的第一导电层210表面，且所述复合磁性结构220a暴露出若干第一导电层210的第一端211和第二端212表面；位于所述复合磁性结构220a的两侧的若干第一导电插塞241和若干第二导电插塞242，所述若干第一导电插塞241分别位于若干第一导电层210的第一端211表面，所述若干第二导电插塞242分别位于若干第一导电层210的第二端212表面；位于所述第一导电插塞241、第二导电插塞242和复合磁性结构220a的顶部表面的若干第二导电层250，所述若干第二导电层250为条形且平行排列，所述第二导电层250的两端分别位于第一导电插塞241和第二导电插塞242的顶部表面，且所述第二导电层250两端连接的第一导电插塞241和第二导电插塞242分别位于相邻两条第一导电层210表面。
所述第一导电层210的数量至少为2条，所述第一导电层210的材料包括铜或铝。
所述复合磁性结构220a包括至少两层重叠的磁性层222a；在一实施例中，所述磁性层222a的层数为2层～100层。所述磁性层222a的材料为Co、Fe、CoFeB、NiFe、NiB、Ni，所述磁性层222a的厚度为10纳米～100纳米。所述绝缘层221a的材料为氧化硅、氮化硅、低K介质材料、聚合物材料或金属氧化物材料，所述绝缘层221的厚度为10纳米～100纳米。
相邻两层磁性层220a之间具有绝缘层221a进行电隔离；而位于底层的磁性层222a与衬底200和第一导电层210之间也具有绝缘层221a进行电隔离；此外，位于顶层的磁性层222a表面具有绝缘层221a覆盖，使所述顶层的磁性层222a与后续形成的第二导电层之间电隔离。本实施例中，所述复合磁性结构220a的顶部表面具有停止层230a，所述停止层230a的材料为氮化硅或无定形碳。
所述复合磁性结构220a的数量大于或等于1个。在本实施例中，所述复合磁性结构220a的数量为1个。在另一实施例中，当所述复合磁性结构220a的数量大于1时，若干个复合磁性结构220a之间相互分立，且各复合磁性结构220a至少横跨于两条第一导电层210表面。
本实施例中，所述衬底200和第一导电层210表面具有第二介质层240，所述第二介质层240的表面与复合磁性结构220a的表面齐平。所述第二介质层240的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料。所述第一导电插塞241和第二电插塞242位于所述第二介质层240内，且所述第一导电插塞241和第二电插塞242通过所述第二介质层242与磁性层222a电隔离。所述第一导电插塞241或第二导电插塞242的材料包括钨或铜。所述第一导电层241和第二导电层242与第二介质层240之间还具有阻挡层，所述阻挡层的材料为钛、钽、氮化钛、氮化钽中的一种或多种组合。
所述第二导电层250两端分别通过第一导电插塞241和第二导电插塞242与两条相邻的第一导电层210电连接，使得第一导电层210、第二导电层250、第一导电插塞241和第二导电插塞242能够构成至少一个线圈结构。其中，每一个线圈结构为一个导电通路，所述线圈结构围绕于所述复合磁性结构220a外部，且所述线圈结构与所述磁性层222a之间电隔离。
在一实施例中，所述第一导电层210、第二导电层250、第一导电插塞241和第二导电插塞242仅构成一个线圈结构，所述线圈结构能够作为电感，而位于所述线圈结构内部的复合磁性结构220a能够增强所述电感的性能。
在另一实施例中，所述第一导电层210、第二导电层250、第一导电插塞241和第二导电插塞242形成至少两个线圈结构，且每一线圈结构均为一个导电通路，则所述至少两个电流通路与复合磁性结构220a共同构成变压器。其中，一个线圈结构中的电能，能够基于电磁感应效应，通过所述复合磁性结构220a中的磁性层222a传递到另一个线圈结构中，使得另一个线圈结构中产生感应电流。
所述磁性层222a作为线圈结构内部分的磁芯，由于所述磁性层222a为若干层重叠的结构，且相邻两层磁性层222a之间电隔离，使得所述磁性层222a内不会产生干扰电流，从而保证了电能由一个线圈结构传递到另一个线圈结构中时，不会发生能量损失。因此，所形成的变压器性能改善、稳定性提高。
本实施例中，所述衬底和若干第一导电层表面具有复合磁性结构，所述复合磁性结构包括：至少三层重叠的绝缘层、以及位于相邻两层绝缘层之间的磁性层。即所述复合磁性结构中具有至少两层重叠的磁性层，且磁性层之间相互电隔离。而位于衬底内的第一导电层、位于复合磁性结构顶部表面的第二导电层、第一导电插塞以及第二导电插塞能够构成至少一个导电通路，所述导电通路构成围绕于复合磁性结构外部的线圈。当所述磁性层内因所述导电通路的感应而产生电荷的定向移动时，由于所述磁性层重叠设置，且相互电隔离，能够阻碍电荷在垂直于衬底表面的方向上发生运动，从而避免磁性层内产生垂直于衬底表面方向上的电流；其次，由于所述磁性层重叠设置，且相互电隔离，使得所述磁性层的横截面积较小，使得电荷在平行于衬底表面的方向上移动时，难度增大，从而减小磁性层内的干扰电流。因此，能够提高所述半导体结构的性能稳定性，减少能量在转换过程中的损失。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底内具有若干第一导电层，所述若干第一导电层的表面与所述衬底的表面齐平，所述第一导电层为条形且平行排列，所述第一导电层具有第一端和第二端，且若干第一导电层的第一端位于同一侧，若干第一导电层的第二端位于同一侧；
位于所述衬底和若干第一导电层的部分表面的复合磁性结构，所述复合磁性结构包括若干层绝缘层和若干层磁性层交错重叠，其中，两层相邻的绝缘层之间具有一层磁性层，所述复合磁性结构至少横跨于两条相邻的第一导电层表面，且所述复合磁性结构暴露出若干第一导电层的第一端和第二端表面；
位于所述复合磁性结构的两侧的若干第一导电插塞和若干第二导电插塞，所述若干第一导电插塞分别位于若干第一导电层的第一端表面，所述若干第二导电插塞分别位于若干第一导电层的第二端表面；
位于所述第一导电插塞、第二导电插塞和复合磁性结构的顶部表面的若干第二导电层，所述若干第二导电层为条形且平行排列，所述第二导电层的两端分别位于第一导电插塞和第二导电插塞的顶部表面，且所连接的第一导电插塞和第二导电插塞分别位于相邻两条第一导电层表面。
2.如权利要求1所述的半导体结构，其特征在于，所述磁性层的数量大于或等于两层。
3.如权利要求2所述的半导体结构，其特征在于，所述磁性层为2层～100层。
4.如权利要求1所述的半导体结构，其特征在于，所述磁性层的材料为Co、Fe、CoFeB、NiFe、NiB、Ni。
5.如权利要求1所述的半导体结构，其特征在于，所述复合磁性结构的数量大于或等于1个；当所述复合磁性结构的数量大于1时，若干个复合磁性结构之间相互分立。
6.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述复合磁性结构表面的停止层；所述停止层的材料为氮化硅或无定形碳。
7.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述衬底和第一导电层表面的介质层，所述介质层的表面与复合磁性结构的表面齐平，所述第一导电插塞和第二导电插塞形成于所述介质层内，且所述第一导电插塞和第二导电插塞通过所述介质层与所述磁性层电隔离。
8.如权利要求1所述的半导体结构，其特征在于，所述若干第一导电层、若干第二导电层、若干第一导电插塞和若干第二导电插塞构成至少一个线圈结构，每一个线圈结构为一个导电通路，所述线圈结构围绕于所述复合磁性结构外部，且所述线圈结构与所述磁性层之间电隔离。
9.如权利要求8所述的半导体结构，其特征在于，当所述第一导电层、第二导电层、第一导电插塞和第二导电插塞构成至少两个线圈结构时，所述至少两个线圈结构与复合磁性结构形成变压器。
10.如权利要求1所述的半导体结构，其特征在于，所述第二导电层投影于衬底表面的图形与第一导电层之间具有夹角，所述夹角为15°～75°。
11.如权利要求1所述的半导体结构，其特征在于，所述绝缘层的材料为氧化硅、氮化硅、低K介质材料、聚合物材料或金属氧化物材料。
12.如权利要求1所述的半导体结构，其特征在于，所述第一导电插塞或第二导电插塞的材料包括钨或铜。
13.如权利要求1所述的半导体结构，其特征在于，所述第一导电层或第二导电层的材料包括铜或铝。
14.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内具有若干第一导电层，所述若干第一导电层的表面与所述衬底的表面齐平，所述第一导电层为条形且平行排列，所述第一导电层具有第一端和第二端，且若干第一导电层的第一端位于同一侧，若干第一导电层的第二端位于同一侧；
在所述衬底和若干第一导电层的部分表面形成复合磁性结构，所述复合磁性结构包括若干层绝缘层和若干层磁性层交错重叠，其中，两层相邻的绝缘层之间具有一层磁性层，所述复合磁性结构至少横跨于两条相邻的第一导电层表面，且所述复合磁性结构暴露出若干第一导电层的第一端和第二端表面；
在所述复合磁性结构的两侧分别形成若干第一导电插塞和若干第二导电插塞，所述若干第一导电插塞分别位于若干第一导电层的第一端表面，所述若干第二导电插塞分别位于若干第一导电层的第二端表面；
在所述第一导电插塞、第二导电插塞和复合磁性结构的顶部表面形成若干第二导电层，所述若干第二导电层为条形且平行排列，所述第二导电层的两端分别位于第一导电插塞和第二导电插塞的顶部表面，且所述第二导电层两端连接的第一导电插塞和第二导电插塞分别位于相邻两条第一导电层表面。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述复合磁性结构的形成方法包括：在衬底表面形成绝缘膜；在所述绝缘膜表面形成磁性膜；在所述磁性膜表面形成绝缘膜；重复所述形成磁性膜和绝缘膜的步骤，直至在衬底表面形成复合膜，所述复合膜包括：至少三层重叠的绝缘膜、以及位于相邻两层绝缘膜之间的磁性膜；在所述复合膜表面形成第一图形化层，所述第一图形化层暴露出部分复合膜表面；以所述第一图形化层为掩膜，刻蚀复合膜，直至暴露出衬底表面、以及第一导电层的第一端和第二端为止，形成复合磁性结构。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述复合磁性结构的形成方法还包括：所述第一图形化层内具有暴露出部分复合膜表面的沟槽，所述沟槽顶部的图形平行于第一导电层，且所述沟槽贯穿所述第一图形化层；以所述第一图形化层为掩膜刻蚀所述复合膜之后，形成若干分立的复合磁性结构。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述复合磁性结构的形成方法还包括：在以第一图形化层为掩膜，刻蚀复合膜并形成复合磁性结构之后，在所述复合磁性结构表面形成第二图形化层，所述第二图形化层内具有沟槽，所述沟槽顶部的图形平行于第一导电层，且所述沟槽顶部的图形贯穿所述复合磁性结构顶部的图形；以所述第二图形化层为掩膜，刻蚀所述复合磁性结构，直至暴露出衬底表面为止，形成若干分立的复合磁性结构。
18.如权利要求15所述的半导体结构的形成方法，其特征在于，还包括：在形成复合膜之后，在所述复合膜表面形成停止膜，所述停止膜的材料为氮化硅或无定形碳；刻蚀所述复合膜和停止膜，形成复合磁性结构、以及位于所述复合磁性结构表面的停止层。
19.如权利要求14所述的半导体结构的形成方法，其特征在于，还包括：在形成第一导电插塞和第二导电插塞之前，在衬底和第一导电层表面形成介质层，所述介质层的表面与复合磁性结构的表面齐平，所述第一导电插塞和第二导电插塞形成于所述介质层内，且所述第一导电插塞和第二导电插塞通过所述介质层与所述磁性层电隔离。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述介质层的形成工艺包括：在衬底、第一导电层和复合磁性结构层表面沉积介质膜；平坦化所述介质膜，直至暴露出复合磁性结构层表面，形成介质层。
CN201410367357.3A 2014-07-29 2014-07-29 半导体结构及其形成方法 Active CN105336842B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410367357.3A CN105336842B (zh) 2014-07-29 2014-07-29 半导体结构及其形成方法
US14/797,128 US9514881B2 (en) 2014-07-29 2015-07-11 Semiconductor structure and fabrication method thereof
US15/339,403 US9640479B2 (en) 2014-07-29 2016-10-31 Method for fabricating semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410367357.3A CN105336842B (zh) 2014-07-29 2014-07-29 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN105336842A true CN105336842A (zh) 2016-02-17
CN105336842B CN105336842B (zh) 2019-03-12

Family

ID=55180874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410367357.3A Active CN105336842B (zh) 2014-07-29 2014-07-29 半导体结构及其形成方法

Country Status (2)

Country Link
US (2) US9514881B2 (zh)
CN (1) CN105336842B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022151691A1 (zh) * 2021-01-14 2022-07-21 长鑫存储技术有限公司 半导体结构及其制作方法
WO2024000230A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 电感及其制备方法、滤波器、电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283249B2 (en) * 2016-09-30 2019-05-07 International Business Machines Corporation Method for fabricating a magnetic material stack
US10553354B2 (en) * 2017-03-10 2020-02-04 International Business Machines Corporation Method of manufacturing inductor with ferromagnetic cores
US11984411B2 (en) 2021-01-14 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148551A2 (en) * 2000-04-19 2001-10-24 Lucent Technologies Inc. Device comprising micromagnetic components for power applications and process for forming device
US20070139976A1 (en) * 2005-06-30 2007-06-21 Derochemont L P Power management module and method of manufacture
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US20110181383A1 (en) * 2007-09-10 2011-07-28 Lotfi Ashraf W Micromagnetic Device and Method of Forming the Same
CN102971809A (zh) * 2010-06-28 2013-03-13 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN103093947A (zh) * 2011-11-07 2013-05-08 三星电机株式会社 多层式电感器及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882239B2 (en) * 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
US7466157B2 (en) * 2004-02-05 2008-12-16 Formfactor, Inc. Contactless interfacing of test signals with a device under test
US7262069B2 (en) * 2005-06-07 2007-08-28 Freescale Semiconductor, Inc. 3-D inductor and transformer devices in MRAM embedded integrated circuits
JP4945561B2 (ja) * 2005-06-30 2012-06-06 デ，ロシェモント，エル．，ピエール 電気コンポーネントおよびその製造方法
US7839605B2 (en) * 2005-11-13 2010-11-23 Hitachi Global Storage Technologies Netherlands B.V. Electrical signal-processing device integrating a flux sensor with a flux generator in a magnetic circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148551A2 (en) * 2000-04-19 2001-10-24 Lucent Technologies Inc. Device comprising micromagnetic components for power applications and process for forming device
US20070139976A1 (en) * 2005-06-30 2007-06-21 Derochemont L P Power management module and method of manufacture
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US20110181383A1 (en) * 2007-09-10 2011-07-28 Lotfi Ashraf W Micromagnetic Device and Method of Forming the Same
CN102971809A (zh) * 2010-06-28 2013-03-13 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN103093947A (zh) * 2011-11-07 2013-05-08 三星电机株式会社 多层式电感器及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022151691A1 (zh) * 2021-01-14 2022-07-21 长鑫存储技术有限公司 半导体结构及其制作方法
WO2024000230A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 电感及其制备方法、滤波器、电子设备

Also Published As

Publication number Publication date
US9514881B2 (en) 2016-12-06
CN105336842B (zh) 2019-03-12
US20160035816A1 (en) 2016-02-04
US20170047284A1 (en) 2017-02-16
US9640479B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
US11222742B2 (en) Magnetic inductor with shape anisotrophy
TWI394186B (zh) 一種線圈電感之形成方法
JP4299543B2 (ja) Ｉｃデバイス用の集積トロイダル・コイル・インダクタ
US11361889B2 (en) Magnetic inductor with multiple magnetic layer thicknesses
US11479845B2 (en) Laminated magnetic inductor stack with high frequency peak quality factor
CN105336842A (zh) 半导体结构及其形成方法
US8748197B2 (en) Reverse partial etching scheme for magnetic device applications
US9735102B2 (en) High voltage device
US20180323158A1 (en) Magnetic inductor stack including insulating material having multiple thicknesses
US20150340338A1 (en) Conductor design for integrated magnetic devices
WO2011135641A1 (ja) 半導体装置およびその製造方法
CN105719947B (zh) 半导体器件的形成方法
US9613897B2 (en) Integrated circuits including magnetic core inductors and methods for fabricating the same
CN103367314A (zh) 半导体变压器
JP5357136B2 (ja) 変成器
US10132878B2 (en) Magneto-impedance sensing device method and manufacturing method thereof
US20120241882A1 (en) Semiconductor memory device and method for fabricating the same
CN106898458B (zh) 电感器及其形成方法
JP2010080551A (ja) 半導体装置
CN106531881B (zh) 电磁阻抗感测元件及其制作方法
CN109585645A (zh) Mtj器件、其制作方法与mram
KR20070116460A (ko) 인덕터를 구비하는 반도체 소자 및 그 제조 방법
US8859384B1 (en) Inductor formation with sidewall image transfer
TW202025316A (zh) 形成半導體裝置之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant