CN105280559A - 半导体装置及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体装置及其制造方法，该方法包括形成绝缘基层于基板的表面之上。该方法更包括形成多层结构于绝缘基层之上，该多层结构具有导电层及绝缘层。该方法更包括在多层结构中刻蚀以及形成电荷储存层于图案化的多层结构之上。该方法更包括形成硅保护层于电荷储存层之上，接着进行热处理工艺。

Description

半导体装置及其制造方法

技术领域

本发明是关于半导体结构，更具体地说，是关于包含三维垂直栅(VerticalGate，VG)反及(NAND)装置的半导体装置、及制造包含三维垂直栅NAND装置的半导体装置的方法。

背景技术

半导体装置制造业者对于进一步缩小半导体装置的临界尺寸(criticaldimension)、在更小的面积中达到更大的储存容量、以及以更低的成本来达到前二者，总是有着成长中的需求。三维(3D)半导体装置，使用例如薄膜晶体管(ThinFilmTransistor，TFT)技术、电荷捕捉存储器技术及交点阵列(cross-pointarray)技术，至今应用不断地增加，以达成半导体制造业者的上述需求。半导体技术最近的发展包括使用电荷捕捉存储器技术的垂直NAND存储单元的形成，其中具有垂直通道的多栅极场效晶体管结构用作为NAND栅极，使用硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，SONOS)电荷捕捉技术，以在各个栅极/垂直通道接口建立储存位置(storagesite)。最近的发展中，通过形成交替的由绝缘材料分离的导电材料的条纹叠层、以及在叠层的导电材料之间的接口区域提供存储器元件，已达成让三维半导体装置临界尺寸降低、储存量提高及相关制造成本降低。

发明内容

尽管半导体装置近来在制造上的发展，在本发明中，应当认识到在三维半导体装置的制造上可能遭遇的一或多个问题。举例而言，在半导体装置的各种层和结构的形成中，一或多个不想要的孔洞(void)往往会形成在半导体装置结构的内部。这类的孔洞典型地形成在敏感的内部结构和随后形成的多晶硅层之间。敏感的内部结构可包括电荷储存结构，例如包含介电隧穿层(tunnelingdielectriclayer)、捕捉层(trappinglayer)及氧化物阻隔层(blockingoxidelayer)的硅-氧化物-氮化物-氧化物-硅(SONOS)或能带工程-硅-氧化物-氮化物-氧化物-硅(BandgapEngineeredSilicon-Oxide-Nitride-Oxide-Silicon，BE-SONOS)结构。如果孔洞形成在接近和/或接触敏感的内部结构处、或接近和/或接触形成在敏感的内部结构之上的多晶硅层处，则这类的孔洞可能导致发生在半导体装置和/或其性能的不想要且可能发生的悲惨问题。即使孔洞并非形成在接近敏感的内部结构或接近随后形成在敏感的内部结构之上的多晶硅层处，在随后形成的多晶硅层的形成之后进行的高温退火工艺往往会导致孔洞飘移(shift)、改变形状、改变尺寸、分离、与其他孔洞结合和/或朝敏感的内部结构或随后形成的多晶硅层迁移，造成前述发生在半导体装置和/或其性能的不想要且可能发生的悲惨问题。

在此所提出的范例实施例大致上是关于半导体装置及制造半导体装置的方法，其用以对付所制造出的半导体装置的一或多个问题，包含那些叙述于上者。

在一例示性实施例中，于本发明叙述一种制造半导体装置的方法，包括形成一绝缘基层于一基板的表面之上。此一方法更包括形成一多层结构(multilayer)于绝缘基层之上，该多层结构具有导电及绝缘层。此一方法更包括在多层结构中刻蚀图案以及形成一电荷储存层于图案化的多层结构之上。此一方法更包括形成一硅保护层(protectivesiliconlayer)于电荷储存层之上，接着进行热处理工艺。硅保护层能够用来隔离电荷储存结构及形成于电荷储存结构之上的一第一多晶硅层免于一孔洞的形成，该孔洞是能够在一第二多晶硅层的形成之后形成。硅保护层也能够用来保护电荷储存层免于一孔洞的形成，该孔洞是能够因为随后形成于电荷储存层之上的至少一多晶硅层而形成。硅保护层也能够用来保护电荷储存层免于受到一孔洞的改变(例如飘移、改变形状、改变尺寸、分离、与其他孔洞结合和/或朝电荷储存层迁移)，该孔洞的改变肇因于热处理工艺，该孔洞是能够因为随后形成于电荷储存层之上的至少一多晶硅层而形成。

在另一例示性实施例中，于本发明叙述一种半导体装置，此一半导体装置包括：一基板；一绝缘基层，形成于基板之上；一图案化的多层结构，是由交替的导电层及绝缘层构成，形成于绝缘基层之上；一电荷储存结构，形成于图案化的多层结构之上；以及一硅保护层，形成于电荷储存结构之上。硅保护层能够用来隔离电荷储存结构及形成于电荷储存结构之上的一第一多晶硅层免于一孔洞的形成，该孔洞是能够在一第二多晶硅层的形成之后形成。硅保护层也能够用来保护电荷储存层免于一孔洞的形成，该孔洞是能够因为随后形成于电荷储存层之上的至少一多晶硅层而形成。硅保护层也能够用来保护电荷储存层免于受到一孔洞的改变，该孔洞的改变肇因于热处理工艺，该孔洞是能够因为随后形成于电荷储存层之上的至少一多晶硅层而形成。

附图说明

为了能更彻底地了解本发明，下文将配合所附图式对范例实施例及其优点进行说明。在所附图式中，类似的元件符号是用以指示类似的特征结构。虽然说为了清楚起见，在图式中，类似的元件符号可能用以指示类似的元件，但能够理解到，各个不同的范例实施例能够分别视为不同的变化形态。

图1为绘示所制造的半导体装置包括孔洞的出现的一剖面示意图。

图2为绘示所制造的半导体装置包括孔洞的出现的另一剖面示意图。

图3为例示性的制造半导体装置的方法的一流程图。

图4为例示性的制造半导体装置的方法的另一流程图。

图5为多层结构形成于绝缘层之上的一范例实施例的剖面图。

图6为图案化的多层结构的一范例实施例的剖面图。

图7为电荷储存层形成于图案化的多层结构之上的一范例实施例的剖面图。

图8为晶种层及第一多晶硅层形成于电荷储存层之上的一范例实施例的剖面图。

图9为硅保护层形成于第一多晶硅层之上的一范例实施例的剖面图。

图10为第二多晶硅层形成于硅保护层的至少一部分之上的一范例实施例的剖面图。

图11为半导体装置的一范例实施例的剖面图。

【符号说明】

100：半导体装置

102：孔洞

104：内部结构

106：多晶硅层

302、304、306、308、310、312、313、314、315、316、320：动作

502：基板

504：绝缘基层

506：多晶硅层/导电层

506’：导电层

508：绝缘层

508’：绝缘层

510：电荷储存结构

512：晶种层

514：第一多晶硅层

516：硅保护层

518：第二多晶硅层

具体实施方式

现在将配合所附图式叙述范例实施例，所附的图式作为本发明揭露范围的一部分，并描绘可被实行的范例实施例。在本发明及权利要求范围中，「范例实施例」、「例示性实施例」及「本实施例」的用语虽然可能但不必然意指单一个实施例，不同的范例实施例可在不悖离范例实施例的范围或精神的状况下轻易地结合和/或彼此交换。此外，本发明及权利要求范围中的专门用语只用于叙述范例实施例的目的，而非欲增加限制。就这一点而言，在本发明及权利要求范围中，「之中」的用语可包括「之中」及「之上」的意思，「一」及「该」的用语可包括单数及复数意味。此外，在本发明及权利要求范围中，依据上下文，「通过」的用语可包括「从」。此外，在本发明及权利要求范围中，依据上下文，「如果」的用语可包括「当」或「在...的时候」。此外，在本发明及权利要求范围中，「和/或」的用词可意指并囊括所列出项目之一或多者的任何及所有可能的组合。

尽管半导体装置近来在制造上的发展，在本发明中，应当认识到在半导体装置的制造上可能遭遇的一或多个问题。举例而言，一或多个不想要的孔洞往往会形成在半导体装置结构的内部。这类的孔洞典型地形成在内部结构和随后形成的多晶硅层之内和/或之间的某处。内部结构可包括电荷储存结构，例如包含介电隧穿层、捕捉层及氧化物阻隔层的硅-氧化物-氮化物-氧化物-硅(SONOS)或能带工程-硅-氧化物-氮化物-氧化物-硅(BE-SONOS)结构。

举例而言，一或多个孔洞102可能形成在一内部结构104及随后形成于内部结构104之上以填充半导体装置100的一单一的多晶硅层106之间，如图1及图2所绘示的。如果一或多个孔洞102形成在接近和/或接触内部结构104处和/或多晶硅层106之内，则此一或多个孔洞102可能导致发生在半导体装置100和/或其性能的不想要且可能发生的悲惨问题，包括栅极层无法控制存储单元以及相邻位线的接口增加。即使孔洞102并非形成在接近内部结构104处，在随后形成的多晶硅层106的形成之后进行的高温退火工艺往往会导致一或多个的孔洞102的改变，包括飘移、改变形状、改变尺寸、分离、与其他孔洞结合和/或朝内部结构104迁移，造成前述发生在半导体装置100和/或其性能的不想要且可能发生的悲惨问题。

另一范例(未绘示)中，如果一第一多晶硅层是形成于内部结构之上，且一第二多晶硅层被形成以完成半导体装置的填充，则孔洞可能形成在第一及第二多晶硅层之间和/或第二多晶硅层之内。如果孔洞形成在接近和/或接触第一多晶硅层处，则这类的孔洞可能导致发生在半导体装置和/或其性能的不想要且可能发生的悲惨问题，包括栅极层无法控制存储单元以及相邻位线的接口增加。即使孔洞并非形成在接近第一多晶硅层处，在第二多晶硅层的形成之后进行的退火工艺往往可能导致一或多个的孔洞的改变，包括飘移、改变形状、改变尺寸、分离、与其他孔洞结合和/或朝第一多晶硅层迁移，以及/或导致新的孔洞形成在接近和/或接触第一多晶硅层处，造成前述发生在半导体装置和/或其性能的不想要且可能发生的悲惨问题。

半导体装置，包括三维垂直栅(VG)NAND装置，及制造半导体装置的方法，是叙述于本发明中，以对付一或多个发现于半导体装置中的问题，包括前述者。应该了解的是，在本发明中叙述的原则可应用于在例示性实施例所述的NAND类型元件的内容以外之处，包括浮栅存储元件、电荷捕捉元件、非易失性存储元件和/或埋入式存储元件。

制造半导体装置(例如三维垂直栅(VG)NAND装置)的一范例实施例的工艺的一个范例实施描述于图3-图11中。如图3的一系列的步骤所绘示的，此一工艺可包括在动作302提供一基板，在动作304形成一第一绝缘基层于基板上，以及在动作306形成导电层及绝缘层。此一工艺还可包括在动作308形成由交替的导电及绝缘层构成的一多层结构(或叠层)，以及在动作310图案化多层结构(或叠层)。此一工艺还可包括在动作312形成一电荷储存结构，在动作314形成一第一多晶硅层，在动作316形成一硅保护层，在动作318形成一第二多晶硅层，以及在动作320进行一热处理工艺。三维垂直栅(VG)NAND装置可根据一或多个上述的动作而制造，也可以包括额外的动作，可以以不同的顺序进行，并可以结合一或多个动作为一个单一的动作或分离一或多个动作为二或多个动作。除了NAND类型元件以外的半导体装置也能够实行于范例实施例中。

图4绘示另一种动作顺序，包括在动作302提供一基板，在动作304形成一第一绝缘基层于基板上，以及在动作306形成导电层及绝缘层。此一工艺还可包括在动作308形成由交替的导电及绝缘层构成的一多层结构(或叠层)，以及在动作310图案化多层结构(或叠层)。此一工艺还可包括在动作312形成一电荷储存结构，在动作313形成一晶种层，在动作314形成一第一多晶硅层，选择性地在动作315于第一多晶硅层的形成之后进行一热处理工艺，在动作316形成一硅保护层，在动作318形成一第二多晶硅层，以及在动作320进行一热处理工艺。三维垂直栅(VG)NAND装置可根据一或多个上述的动作而制造，也可以包括额外的动作，可以以不同的顺序进行，并可以结合一或多个动作为一个单一的动作或分离一或多个动作为二或多个动作。除了NAND类型元件以外的半导体装置也能够实行于范例实施例中。现在将参照图3-图11图叙述这些工艺。

(1)提供一基板(例如动作302)

适合用于半导体装置的基板502可以通过许多种制造方法的任一种来获得，这些制造方法例如是压制法、浮制法、下拉法、再曳引法、熔融法或类似方法。

(2)形成一第一绝缘基层(例如动作304)

从上述动作302所获得的一基板502，可提供一绝缘基层504于其上，如图5的剖面图所绘示的。绝缘基层504可以是能够用来将基板502从下一层506(如以下第3点所述)隔离，并能够用来在接下来于动作310(如以下第5点所述)的图案化工艺中作为刻蚀停止层。形成的绝缘基层504可约为2000埃厚。在此，应当认识到绝缘基层504可为任何想要的厚度，包括约为1000-4000埃厚。

(3)形成导电层及绝缘层(例如动作306)

如图5的剖面图所绘示的，一实质上结晶的导电多晶硅层506可形成于绝缘基层504上。导电多晶硅层506的厚度可约为200埃。在此，应当认识到导电多晶硅层506的厚度于范例实施例中可约为100-300埃。

之后，一绝缘层508可形成于导电多晶硅层506上。绝缘层508的厚度可约为800埃。在此，应当认识到绝缘层508的厚度于范例实施例中可约为100-1000埃。

(4)形成由交替的导电及绝缘层构成的一多层结构(或叠层)(例如动作308)

如图5的剖面图所绘示的，可形成由交替的多晶硅层506及绝缘层508构成的一多层结构(或叠层)。

在范例实施例中，可形成由十六层交替的多晶硅层506及绝缘层508构成的一多层结构。在此，应该了解的是，形成于多层结构中的交替多晶硅层506及绝缘层508的数目于范例实施例中可大于或小于16。

(5)图案化多层结构(或叠层)(例如动作310)

由上述第4点(例如动作306及308)所获得的由交替的导电层506及绝缘层508构成的多层结构，可接着进行一图案化工艺310，产生由交替的导电层506’及绝缘层508’构成的图案化多层结构，如图6的剖面图所绘示的。在图案化动作310的进行中，可使用一光刻工艺，其是通过施加一具有预先形成的图案的掩模(未绘示)，以及根据掩模上该预先形成的图案刻蚀交替的导电层506及绝缘层508。如先前所解释者，绝缘基层504可以是能够用来提供刻蚀停止层，因此绝缘基层504可不被刻蚀。可获得由图案化的导电层506′及绝缘层508′所构成的多层结构(或叠层)，如图6的剖面图所绘示的。

(6)形成一电荷储存结构(例如动作312)

如图7的剖面图所绘示的，一内部电荷储存结构或存储结构510可接着形成于由上述动作310所获得的图案化多层结构之上。内部电荷储存结构510可包括包含介电隧穿层、捕捉层及氧化物阻隔层的硅-氧化物-氮化物-氧化物-硅(SONOS)或能带工程-硅-氧化物-氮化物-氧化物-硅(BE-SONOS)结构。介电隧穿层可包括氧化物、氮化物及氧化物子层，和/或材料的一复合物，在零偏压的情况下形成一倒「U」形的价带；捕捉层可包括氮化物；且氧化物阻隔层或栅极层可包括氧化物。介电隧穿层还可包括空穴隧穿层(未绘示)、能带偏移层(未绘示)及隔离层(未绘示)。本发明也可应用其他内部结构，包括那些用于浮栅存储元件、电荷捕捉存储器、NAND类型元件、除了NAND类型元件以外的半导体装置、非易失性存储元件和/或埋入式存储元件的内部结构。

(7)形成一晶种层(例如动作313)

在形成第一多晶硅层514(如以下第8点所述)于电荷储存结构510之上前，可沉积一薄的晶种层512于电荷储存结构510之上，以协助第一多晶硅层514的形成。晶种层512可通过提供一晶种层前驱物以及施以工艺条件来形成，晶种层前驱物包括二异丙基氨基硅烷(di-isopropyl-amino-silane，DIPAS)、乙硅烷(Si₂H₆)或甲硅烷(SiH₄)，工艺条件包括约450-750℃的温度和约1毫托耳至500托耳的压力。在范例实施例中，晶种层512是形成为具有约10-100埃的厚度。

(8)形成一第一多晶硅层(例如动作314)

一第一多晶硅层514可形成在沉积于电荷储存结构510之上的薄晶种层512之上，如图8的剖面图所绘示的。在本发明中，应该了解的是，在范例实施例中，第一多晶硅层514可直接形成在电荷储存结构510上。第一多晶硅层514可通过提供一第一多晶硅层前驱物以及施以工艺条件来形成，第一多晶硅层前驱物包括乙硼烷(B₂H₆)、乙硅烷(Si₂H₆)或和/或甲硅烷(SiH₄)，工艺条件包括约450-750℃的温度和约1毫托耳至500托耳的压力。在范例实施例中，第一多晶硅层514形成为具有约10-300埃的厚度。

(9)在形成第一多晶硅层之后进行一热处理工艺(例如动作315)

在第一多晶硅层514的形成之后，可选择性地视需求而进行一热处理工艺(例如动作315)，例如一快速退火工艺(RapidThermalAnnealing，RTP)。在范例实施例中，退火是在约600-1000℃的温度、约100毫托耳至760托耳的压力下进行，并持续约1-60秒。在本发明中，应该了解的是，范例实施例中，可进行或不进行此一热处理工艺(例如动作315)。

(10)形成一硅保护层(例如动作316)

一硅保护层516可形成于第一多晶硅层514之上，如图9的剖面图所绘示的。硅保护层516可通过提供一硅保护层前驱物来形成，硅保护层前驱物包括碳、乙烯(C₂H₄)、乙硼烷(B₂H₆)、乙硅烷(Si₂H₆)或和/或甲硅烷(SiH₄)。在范例实施例中，硅保护层516为一薄的添加碳的P+多晶硅层。在范例实施例中，硅保护层516是通过施以工艺条件来形成，工艺条件包括约450-750℃的温度和约1毫托耳至500托耳的压力。在范例实施例中，硅保护层516是形成为具有约10-100埃的厚度。在范例实施例中，硅保护层前驱物是以约5-100sccm的流量提供。

如上所述及绘示于图1、图2及图10的，在第二多晶硅层518(如以下第11点所述)的形成之后，一或多个孔洞102可能形成在第一多晶硅层514的外表面或形成在接近第一多晶硅层514的外表面处。此外，在热处理工艺(如以下第12点所述)或类似工艺的进行过程中和/或因为热处理工艺(如以下第12点所述)或类似工艺的进行，所形成的一或多个孔洞102可能改变，包括飘移、改变形状、改变尺寸、分离、与其他孔洞结合和/或朝第一多晶硅层514的表面迁移。在本发明中，应当认识到，这类形成在接近和/或接触第一多晶硅层514外表面处的孔洞102，可能导致发生在所制造的半导体装置和/或其性能的不想要且可能发生的悲惨问题。在范例实施例中，硅保护层516能够用来隔离、避免和/或阻隔此一或多个孔洞102和/或此一或多个孔洞102的改变，免于导致发生在第一多晶硅层514、电荷储存结构510和/或所制造的半导体装置的不想要的效果。

(11)形成一第二多晶硅层(例如动作318)

一第二多晶硅层518可形成于硅保护层516的至少一部分之上，如图10的剖面图所绘示的。第二多晶硅层518可通过提供一第二多晶硅层前驱物以及施以工艺条件来形成，第二多晶硅层前驱物包括乙硼烷(B₂H₆)、乙硅烷(Si₂H₆)或和/或甲硅烷(SiH₄)，工艺条件包括约450-750℃的温度和约1毫托耳至500托耳的压力。在范例实施例中，第二多晶硅层518是形成为具有约100至1200埃的厚度。如图10的剖面图所绘示的，在第二多晶硅层518的形成之后，一或多个孔洞102可能形成(并接着改变，包括飘移、改变形状、改变尺寸、分离、与其他孔洞结合和/或朝第一多晶硅层514迁移)。如果没有硅保护层516，在第一多晶硅层514及第二多晶硅层518之间以及接近或在第一多晶硅层514的表面所形成和/或改变的一或多个孔洞102，可能导致发生在所制造的半导体装置和/或其性能的不想要的效果和/或问题。通过硅保护层516的存在，可隔离、阻隔和/或避免此一或多个孔洞102及此一或多个孔洞102的改变，免于导致发生在第一多晶硅层514、电荷储存结构510和/或所制造的半导体装置100的不想要的效果。

(12)进行一热处理工艺(例如动作320)

在形成第二多晶硅层518之后所获得的半导体装置，可接着进行一热处理工艺。在范例实施例中，此一热处理工艺可为一高温退火工艺，工艺条件包括约600-1000℃的温度，并持续约10-60秒。如上所述，热处理工艺(例如动作320)可能导致一或多个在第二多晶硅层518的形成之后形成的孔洞102在热处理工艺(例如动作320)的进行过程中和/或因为热处理工艺(例如动作320)的进行而改变，包括飘移、改变形状、改变尺寸、分离、与其他孔洞结合和/或朝第一多晶硅层514迁移。

图11为半导体装置100的一范例实施例的剖面图，半导体装置100包括适合用于半导体装置的一基板、形成于基板之上的一绝缘基层以及形成于绝缘基层之上的一图案化的多层结构(或叠层)，多层结构是由交替的导电层及绝缘层构成。电荷储存结构510是形成于图案化的多层结构之上，且一晶种层512形成于电荷储存结构510之上，以协助随后的一第一多晶硅层514的形成。应该了解的是，在范例实施例中，第一多晶硅层514可直接形成于电荷储存结构510之上。一薄的添加碳的硅保护层516是形成于第一多晶硅层514之上，一第二多晶硅层518是形成硅保护层516的至少一部分上。应该了解的是，在本发明中叙述的原则可应用于在例示性实施例所述的NAND类型元件的内容以外之处，包括浮栅存储元件、电荷捕捉元件、非易失性存储元件和/或埋入式存储元件。

虽然与所揭露的原则相关的各个实施例已叙述如上，应该了解的是，其只是以范例的方式提供，而不具有限制性。因此，叙述于本发明中的范例实施例的广度及范围应不受限于上述的例示性实施例，而只应根据权利要求项和从本发明中可得知的权利要求项的等价者加以定义。此外，虽然在所叙述的实施例中提供了上述优点及特征，但不应该将相关的权利要求项限制在与任何或所有上述优点相关的工艺和结构中。

举例而言，在本发明中，「形成」层、多层结构和/或结构可包括任何建立起该层、多层结构和/或结构的方法，包括沉积及类似方法。「多层结构」可为包含多个内部层的一单层、结构和/或叠层，以及/或其中一者于另一者之上叠层或形成的多个层、多层结构、结构和/或叠层。内部结构可包括半导体装置的任何内部结构，包含电荷储存结构，例如包括介电隧穿层、捕捉层及氧化物阻隔层的硅-氧化物-氮化物-氧化物-硅(SONOS)或能带工程-硅-氧化物-氮化物-氧化物-硅(BE-SONOS)结构。

在本发明中，虽然一或多个层、多层结构和/或结构可能被叙述为「硅」、「多晶硅」、「导电」、「氧化物」和/或「绝缘」层、多层结构和/或结构，应该了解的是，范例实施例也可应用其他层、多层结构和/或结构的材料和/或组成。此外，在范例实施例中，这类结构可为结晶结构和/或非晶结构的形式。

此外，一或多个层、多层结构和/或结构的「图案化」可包括任何在该一或多个层、多层结构和/或结构上建立想要的图案的方法，包括进行光刻工艺，其是通过施加一具有预先形成的图案的掩模(未绘示)，以及根据掩模上该预先形成的图案刻蚀层、多层结构和/或结构。

形成于材料、层中以及/或材料之间和/或层之间的「孔洞」，可包含开口、钻孔、间隙、孔洞、裂痕、洞、气泡孔及类似者，其包括空气、其他气体及/或除了周围材料和/或层之外的其他材料和/或组成以及其混合物。此外，虽然本发明叙述了对付「孔洞」的范例实施例，权利要求项中所叙述的方式也能有利地应用在对付及/或改善其他性能相关的问题和/或议题，包括半导体工艺中的其他缺陷的飘移、改变形状、改变尺寸、改变组成、结合、分离和/或迁移。

应该了解的是，在本发明中叙述的原则可应用于在例示性实施例所述的NAND类型元件的内容以外之处，包括反或(NOR)类型元件、其他记忆储存装置、浮栅存储元件、电荷捕捉元件、非易失性存储元件和/或埋入式存储元件。

在此所使用的各种用语具有其在所属技术领域中的特殊意义。一个特定用语是否应被解释为「所属技术领域中的用语」是依照该用语的上下文而定。「连接至」、「形成于...上」、「形成于...之上」或其他类似用语应一般性地被广义解释为包括形成、沉积及连接关系是直接存在于二关联元件或者通过二关联元件之间的一或多个中介元件来实行的情况。这些及其他用语应依照其在本发明中的上下文，以及所属技术领域中具有通常知识者参照揭露内容对该些用语的认识，而进行解释。上述的定义并未排除该些用语基于揭露内容所传达的其他讯息。

比较、测量及计时用语，例如「在...的时候」、「等价」、「在...的期间」、「完全」及类似用语，应被了解为意味着「实质上在...的时候」、「实质上等价」、「实质上在...的期间」、「实质上完全」等等，其中「实质上」表示这模拟较、测量及计时是可实行的，以完成暗示或明示叙述的想要的结果。

多个发明是根据多个权利要求项的限制内容而提出，且这类权利要求项从而定义所欲保护的发明及其等价者。在所有例子中，这类权利要求项的范围应考虑到本发明中揭露的优点，但不应受此限制。

Claims (10)

1.一种制造半导体装置的方法，该方法包括：

形成一绝缘基层于一基板的表面之上；

形成一多层结构于该绝缘基层之上，该多层结构具有导电层及绝缘层；

在该多层结构中刻蚀图案；

形成一电荷储存层于图案化的该多层结构之上；以及

形成一硅保护层于该电荷储存层之上。

2.根据权利要求1所述的方法，更包括形成一第一多晶硅层介于该电荷储存层和该硅保护层之间，以及进行一热处理工艺。

3.根据权利要求2所述的方法，更包括在形成该第一多晶硅层之前，形成一晶种层于该电荷储存层之上，该晶种层能够用来协助该第一多晶硅层的形成。

4.根据权利要求1所述的方法，其中该硅保护层是通过提供一硅保护层前驱物来形成，该硅保护层前驱物包括碳。

5.一种半导体装置，包括：

一基板；

一绝缘基层，形成于该基板之上；

一图案化的多层结构，是由交替的导电层及绝缘层构成，形成于该绝缘基层之上；

一电荷储存结构，形成于该图案化的多层结构之上；以及

一硅保护层，形成于该电荷储存结构之上。

6.根据权利要求5所述的半导体装置，更包括一第一多晶硅层，介于该图案化的多层结构和该电荷储存结构之间，其中该第一多晶硅层具有10埃-300埃的厚度。

7.根据权利要求6所述的半导体装置，更包括一晶种层，介于该电荷储存结构和该第一多晶硅层之间，该晶种层能够用来协助该第一多晶硅层的形成。

8.根据权利要求5所述的半导体装置，更包括一第二多晶硅层，位于该硅保护层的至少一部份之上，其中该第二多晶硅层具有100埃-1200埃的厚度。

9.根据权利要求5所述的半导体装置，其中该硅保护层包括碳，且该硅保护层的厚度为10埃-100埃。

10.根据权利要求5所述的半导体装置，其中该硅保护层能够用来保护该电荷储存层免于孔洞的形成，该孔洞的形成肇因于该热处理工艺，该孔洞能够因为随后形成于该电荷储存层之上的至少一多晶硅层而形成。