CN105261365A - 一种音频输出方法及装置 - Google Patents

Abstract

本发明公开了一种音频输出方法及装置，用于实现语音识别中对多路音频数据的采集。所述方法包括：接收多路音频数据；将多路音频数据转化为单路音频数据；通过单路音频输出接口送给处理器。该技术方案，通过将接收到的多路音频数据转化为单路音频数据，使得语音识别中能够接收多路音频数据，解决了语音识别应用平台的中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

Description

一种音频输出方法及装置

技术领域

本发明涉及多媒体技术领域，尤其涉及一种音频输出方法及装置。

背景技术

音频数据的采集、处理和传输是多媒体技术的重要组成部分。随着多媒体技术的迅速发展，众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器等。对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。IIS(Inter-ICSound，音频输入接口)总线作为数字音频设备之间的音频数据传输的一种总线标准，负责音频设备之间的数据传输，广泛应用于各种多媒体系统。相关技术中，在语音识别的应用中，需要很多麦克(6麦克或8麦克)输入，便于做音源定位和噪声消除等等，但是，用来做语音识别的CPU(CenterProcessUnit，中央处理器)通常只有一组音频输入接口IIS，无法满足语音识别的需求。

发明内容

本发明实施例提供一种音频输出方法及装置，用于实现语音识别中对多路音频数据的采集。

一种音频输出方法，应用于现场可编程门阵列，包括以下步骤：

接收多路音频输入接口输入的多路音频数据；

将所述多路音频数据转化为单路音频数据；

通过单路音频输出接口输出所述单路音频数据。

在一个实施例中，所述接收多路音频输入接口输入的多路音频数据，包括：

根据所述多路音频输入接口的数量和预设的所述单路音频数据的第一采样率，确定所述多路音频数据的第二采样率；

根据所述第二采样率，确定所述多路音频数据单次输入的时钟个数；

按照所述时钟个数接收所述多路音频输入接口输入的多路音频数据。

在一个实施例中，所述将所述多路音频数据转化为单路音频数据，包括：

按照所述时钟个数缓存所述多路音频数据；

将所述缓存的多路音频数据按照所述多路音频输入接口的预设顺序进行排序，获得排序后的单路音频数据。

在一个实施例中，所述输出所述单路音频数据，包括：

输出所述排序后的单路音频数据。

在一个实施例中，所述接收多路音频输入接口输入的多路音频数据，包括：

在时钟的上升沿接收多路音频输入接口输入的多路音频数据；

所述通过单路音频输出接口输出所述单路音频数据，包括：

在所述时钟的下降沿通过单路音频输出接口输出所述单路音频数据。

在一个实施例中，所述接收多路音频输入接口输入的多路音频数据，包括：

按照预设时间间隔接收多路音频输入接口输入的多路音频数据。

本发明实施例的一些有益效果可以包括：

上述技术方案，通过将接收到的多路音频数据转化为单路音频数据进行输出，使得语音识别中能够接收并输出多路音频数据，解决了语音识别时中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

一种音频输出方法，应用于中央处理器，包括以下步骤：

当接收到单路音频数据时，将所述单路音频数据拆分为多路音频数据；

输出所述多路音频数据。

在一个实施例中，所述将所述单路音频数据拆分为多路音频数据，包括：

获取多路音频输入接口的数量；

根据所述多路音频输入接口的数量和预设的所述单路音频数据的第一采样率，确定所述多路音频数据的第二采样率；

根据所述第二采样率，确定所述多路音频数据单次输入的时钟个数；

按照所述时钟个数，将所述单路音频数据拆分为多路音频数据。

在一个实施例中，所述单路音频数据为单路左声道音频数据或单路右声道音频数据；所述当接收到单路音频数据时，将所述单路音频数据拆分为多路音频数据，包括：

当接收到所述单路左声道音频数据时，将所述单路左声道音频数据拆分为多路左声道音频数据；

根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路左声道音频数据中的第一无效数据；

丢弃所述第一无效数据，获得多路左声道音频有效数据；

当接收到所述单路右声道音频数据时，将所述单路右声道音频数据拆分为多路右声道音频数据；

根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路右声道音频数据中的第二无效数据；

丢弃所述第二无效数据，获得多路右声道音频有效数据；

按照所述多路左声道音频有效数据和多路右声道音频有效数据之间的对应关系，结合所述多路左声道音频有效数据和所述多路右声道音频有效数据，获得所述多路音频数据。

本发明实施例的一些有益效果可以包括：

上述技术方案，通过将接收到的单路音频数据拆分为多路音频数据进行输出，使得语音识别中以单组音频输入接口接收的音频数据能够以多路形式输出，从而能够输出完整的音频数据，解决了语音识别时中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

一种音频输出装置，应用于现场可编程门阵列，所述装置包括：

接收模块，用于接收多路音频输入接口输入的多路音频数据；

转化模块，用于将所述多路音频数据转化为单路音频数据；

第一输出模块，用于通过单路音频输出接口输出所述单路音频数据。

在一个实施例中，所述接收模块包括：

第一确定子模块，用于根据所述多路音频输入接口的数量和预设的所述单路音频数据的第一采样率，确定所述多路音频数据的第二采样率；

第二确定子模块，用于根据所述第二采样率，确定所述多路音频数据单次输入的时钟个数；

第一接收子模块，用于按照所述时钟个数接收所述多路音频输入接口输入的多路音频数据。

在一个实施例中，所述转化模块包括：

第一缓存子模块，用于按照所述时钟个数缓存所述多路音频数据；

排序子模块，用于将所述缓存的多路音频数据按照所述多路音频输入接口的预设顺序进行排序，获得排序后的单路音频数据。

在一个实施例中，所述第一输出模块包括：

第一输出子模块，用于输出所述排序后的单路音频数据。

在一个实施例中，所述接收模块包括：

第二接收子模块，用于在时钟的上升沿接收多路音频输入接口输入的多路音频数据；

所述第一输出模块，包括：

第二输出子模块，用于在所述时钟的下降沿通过单路音频输出接口输出所述单路音频数据。

在一个实施例中，所述接收模块包括：

第三接收子模块，用于按照预设时间间隔接收多路音频输入接口输入的多路音频数据。

本发明实施例的一些有益效果可以包括：

上述装置，通过将接收到的多路音频数据转化为单路音频数据进行输出，使得语音识别中能够接收并输出多路音频数据，解决了语音识别时中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

一种音频输出装置，应用于中央处理器，所述装置包括：

拆分模块，用于当接收到单路音频数据时，将所述单路音频数据拆分为多路音频数据；

第二输出模块，用于输出所述多路音频数据。

在一个实施例中，所述拆分模块包括：

获取子模块，用于获取多路音频输入接口的数量；

第三确定子模块，用于根据所述多路音频输入接口的数量和预设的所述单路音频数据的第一采样率，确定所述多路音频数据的第二采样率；

第四确定子模块，用于根据所述第二采样率，确定所述多路音频数据单次输入的时钟个数；

第一拆分子模块，用于按照所述时钟个数，将所述单路音频数据拆分为多路音频数据。

在一个实施例中，所述单路音频数据为单路左声道音频数据或单路右声道音频数据；所述拆分模块包括：

第二拆分子模块，用于当接收到所述单路左声道音频数据时，将所述单路左声道音频数据拆分为多路左声道音频数据；

第五确定子模块，用于根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路左声道音频数据中的第一无效数据；

第一丢弃子模块，用于丢弃所述第一无效数据，获得多路左声道音频有效数据；

第三拆分子模块，用于当接收到所述单路右声道音频数据时，将所述单路右声道音频数据拆分为多路右声道音频数据；

第六确定子模块，用于根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路右声道音频数据中的第二无效数据；

第二丢弃子模块，用于丢弃所述第二无效数据，获得多路右声道音频有效数据；

结合子模块，用于按照所述多路左声道音频有效数据和多路右声道音频有效数据之间的对应关系，结合所述多路左声道音频有效数据和所述多路右声道音频有效数据，获得所述多路音频数据。

本发明实施例的一些有益效果可以包括：

上述装置，通过将接收到的单路音频数据拆分为多路音频数据进行输出，使得语音识别中以单组音频输入接口接收的音频数据能够以多路形式输出，从而能够输出完整的音频数据，解决了语音识别时中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为本发明实施例中一种音频输出方法的流程图；

图2为本发明实施例中一种音频输出方法的流程图；

图3为本发明实施例中一种音频输出方法的流程图；

图4为本发明实施例中一种音频输出方法中步骤S32的流程图；

图5为本发明实施例中一种音频输出方法中步骤S32的流程图；

图6为本发明实施例中一种音频输出方法中音频识别系统的框图；

图7为本发明实施例中一种音频输出方法中IIS信号的时序图；

图8为本发明一具体实施例中一种音频输出方法的流程图；

图9为本发明实施例中一种音频输出装置的框图；

图10为本发明实施例中一种音频输出装置中第一接收模块的框图；

图11为本发明实施例中一种音频输出装置中转化模块的框图；

图12为本发明实施例中一种音频输出装置的框图；

图13为本发明实施例中一种音频输出装置的框图；

图14为本发明实施例中一种音频输出装置中拆分模块的框图；

图15为本发明实施例中一种音频输出装置中拆分模块的框图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

本发明实施例提供的一种音频输出方法涉及两个执行主体，包括现场可编程门阵列FPGA和中央处理器CPU，其中，FPGA用于从多路音频输入接口接收多路音频数据，并将多路音频数据转化为单路音频数据输出给CPU，CPU用于将接收到的单路音频数据拆分为多路音频数据进行输出，从而实现语音识别中对多路音频数据的识别。以下分别从FPGA和CPU两个执行主体的角度分别说明本发明实施例提供的一种音频输出方法。

FPGA侧

图1为本发明实施例中一种音频输出方法的流程图。如图1所示，该方法用于FPGA中，其中，FPGA中设置有多个与多路音频输入接口对应的串行缓存器、发送部件和单路音频输出接口，该音频输出方法包括以下步骤S11-S13：

步骤S11，接收多路音频输入接口输入的多路音频数据。

该步骤中，可按照预设时间间隔接收多路音频输入接口输入的多路音频数据。例如，预设时间间隔设置为10ms。

步骤S12，将多路音频数据转化为单路音频数据。

步骤S13，通过单路音频输出接口输出单路音频数据。

在一个实施例中，如图2所示，上述方法还可实施为以下步骤S21-S26：

步骤S21，根据多路音频输入接口的数量和预设的单路音频数据的第一采样率，确定多路音频数据的第二采样率。

例如，多路音频输入接口的数量为3，预设的单路音频数据的第一采样率为96KHz，在本发明实施例中，音频数据分左声道音频数据和右声道音频数据，因此，3个多路音频输入接口可接收6个麦克的音频输入，则多路音频数据的第二采样率为第一采样率的1/6，即16KHz。其中，16KHz和96KHz都是标准的采样率。

步骤S22，根据第二采样率，确定多路音频数据单次输入的时钟个数。

该步骤中，由于FPGA在每个时钟的上升沿进行一次采样，因此，第二采样率为16KHz时，多路音频数据单次输入的时钟个数为16个时钟。

步骤S23，按照时钟个数接收多路音频输入接口输入的多路音频数据。

步骤S24，按照时钟个数缓存多路音频数据。

该步骤中，FPGA中有与多路音频输入接口对应的串行缓存器，用来缓存多路音频输入接口接收到的多路音频数据，

步骤S25，将缓存的多路音频数据按照多路音频输入接口的预设顺序进行排序，获得排序后的单路音频数据。

例如，FPGA共有音频输入接口1、音频输入接口2和音频输入接口3这三个接口，且预设顺序为音频输入接口1-音频输入接口2-音频输入接口3，则对缓存的多路音频数据排序时，音频输入接口1接收到的音频数据排在最前，然后是音频输入接口2接收到的数据，最后则是音频输入接口3接收到的数据，通过上述的排序方法，将多路音频数据转化成了单路音频数据。

步骤S26，输出排序后的单路音频数据。

该步骤中，单路音频数据被FPGA中的发送部件发送，经单路音频输出接口输出给CPU，再由CPU将单路音频数据拆分为多路音频数据进行输出，最终获得完整的多路音频数据。

上述方法中，步骤S21-S23为步骤S11的一种实施方式，步骤S24-S25为步骤S12的一种实施方式，步骤S26为步骤S13的一种实施方式。在具体实施过程中，步骤S21-S26是循环进行的，且FPGA中的串行缓存器缓存音频数据和发送部件发送音频数据的操作是同时进行的。此外，由于本发明实施例中涉及的音频数据分为左声道音频数据和右声道音频数据，因此FPGA需要循环上述流程两次，且两次分别输出的左声道音频数据和右声道音频数据经CPU结合，并拆分成多路音频数据，才能完成一帧音频数据的获取。

在一个实施例中，步骤S11可实施为以下步骤：在时钟的上升沿接收多路音频输入接口输入的多路音频数据；此时，步骤S13可实施为以下步骤：在同一时钟的下降沿通过单路音频输出接口输出单路音频数据。采用本实施例的技术方案，能够确保一次采样和输出在同一时钟内进行。

采用本发明实施例提供的技术方案，通过将接收到的多路音频数据转化为单路音频数据进行输出，使得语音识别中能够接收并输出多路音频数据，解决了语音识别时中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

在上述任一实施例中，FPGA组成的电路都包含一个复位信号，在系统每次上电时对数据进行清零，以确保系统工作的准确性。

CPU侧

图3为本发明实施例中一种音频输出方法的流程图。如图3所示，该方法用于CPU侧，包括以下步骤S31-S32：

步骤S31，当接收到单路音频数据时，将单路音频数据拆分为多路音频数据。

该步骤中，CPU所接收的单路音频数据即为FPGA中的单路音频输出接口所输出的单路音频数据。

步骤S32，输出多路音频数据。

在一个实施例中，如图4所示，步骤S31可实施为以下步骤S311-S314：

步骤S311，获取多路音频输入接口的数量。

步骤S312，根据多路音频输入接口的数量和预设的单路音频数据的第一采样率，确定多路音频数据的第二采样率。

例如，多路音频输入接口的数量为3，预设的单路音频数据的第一采样率为96KHz，在本发明实施例中，音频数据分左声道音频数据和右声道音频数据，因此，3个多路音频输入接口可接收6个麦克的音频输入，则多路音频数据的第二采样率为第一采样率的6分频，即16KHz。其中，16KHz和96KHz都是标准的采样率。

步骤S313，根据第二采样率，确定多路音频数据单次输入的时钟个数。

该步骤中，由于FPGA在每个时钟的上升沿进行一次采样，因此，第二采样率为16KHz时，多路音频数据单次输入的时钟个数为16个时钟。

步骤S314，按照时钟个数，将单路音频数据拆分为多路音频数据。

在一个实施例中，由于左声道音频数据和右声道音频数据是分别进行采集的，因此，如图5所示，步骤S31可实施为以下步骤S51-S57：

步骤S51，当接收到单路左声道音频数据时，将单路左声道音频数据拆分为多路左声道音频数据。

步骤S52，根据多路音频数据单次输入的时钟个数和接收到的单路音频数据的时钟个数，确定拆分后的多路左声道音频数据中的第一无效数据。

该步骤中，CPU接收到的单路音频数据的时钟个数和多路音频数据单次输入的时钟个数的差值，即为拆分后的多路左声道音频数据中的第一无效数据的位数。

步骤S53，丢弃第一无效数据，获得多路左声道音频有效数据。

步骤S54，当接收到单路右声道音频数据时，将单路右声道音频数据拆分为多路右声道音频数据。

步骤S55，根据多路音频数据单次输入的时钟个数和接收到的单路音频数据的时钟个数，确定拆分后的多路右声道音频数据中的第二无效数据。

该步骤中，CPU接收到的单路音频数据的时钟个数和多路音频数据单次输入的时钟个数的差值，即为拆分后的多路右声道音频数据中的第二无效数据的位数。

步骤S56，丢弃第二无效数据，获得多路右声道音频有效数据。

步骤S57，按照多路左声道音频有效数据和多路右声道音频有效数据之间的对应关系，结合多路左声道音频有效数据和多路右声道音频有效数据，获得多路音频数据。

该实施例中，将单路左声道音频数据拆分为多路左声道音频数据，或将单路右声道音频数据拆分为多路右声道音频数据时，都是按照多路音频数据单次输入的时钟个数进行拆分的。

采用本发明实施例提供的技术方案，通过将接收到的单路音频数据拆分为多路音频数据进行输出，使得语音识别中以单组音频输入接口接收的音频数据能够以多路形式输出，从而能够采集到完整的音频数据，解决了语音识别时中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

以下通过一个具体实施例来说明本发明提供的音频输出方法。

该具体实施例中，音频识别系统中包括现场可编程门阵列FPGA和中央处理器CPU，该系统的框图如图6所示。从图6可看出，该音频识别系统共有6个麦克输入，便于做音源定位和噪声消除等，FPGA61共有3个多路音频输入接口(接口1、接口2和接口3)和一个单路音频输出接口4，3个多路音频输入接口分别接收6个麦克输入的3组音频数据。其中，FPGA61内有与接口1、接口2和接口3分别对应的3个串行缓存器(串行缓存器1、串行缓存器2和串行缓存器3)。该音频识别系统采用串行数字音频总线协议IIS(Inter-ICSoundbus)，IIS信号的定义如下表1所示，时序图如图7所示。

表1

信号名称	信号方向	信号描述
			BCLK	输出	位采样时钟
LRCK	输出	左右声道同步时钟
			RXD	输入	输入信号
TXD	输出	输出信号

该实施例中，左右声道各16bit，单路音频数据的采样率设置为96KHz，即LRCK为96KHz，由于BCLK＝LRCK*数据宽度*左右通道数量，其中，数据宽度即为16bit，左右通道数量为2(本实施例中涉及的音频数据为立体声数据，因此左右通道数量为2)，因此BCLK为3.072MHz。根据多路音频输入接口的数量和预设的单路音频数据的采样率，可确定出多路音频数据的采样率是单路音频数据的采样率的1/6，即多路音频数据的时钟信号是由单路音频数据的时钟信号进行6分频得到的，单路音频数据和多路音频数据的时序图如图7中所示，图7示出了单路音频数据中BCLK、LRCK、RXD和TXD的时序图，以及多路音频数据中BCLK1的时序图，其中，BCLK1表示多路音频数据中其中一路音频数据的位采样时钟。以LRCKm(m＝1/2/3)表示多路音频数据的左右声道同步时钟，则LRCK1、LRCK2和LRCK3均为16KHz，其中，16KHz和96KHz都是标准的采样率。同时，可得出CPU62每读取一次采样数据，可读取96个时钟信号，即BCLK每次输出96个时钟信号，以BCLKn(n＝1/2/3)表示多路音频数据的位采样时钟，则BCLK1、BCLK2和BCLK3均每次输出16个时钟信号。此外，为使BCLK能够每次输出96个时钟信号，CPU62需要每次从FPGA61的单路音频输出接口4读取12字节的数据。

图8为本具体实施例中一种音频输出方法的流程图。如图8所示，包括以下步骤S801-S814：

步骤S801，音频识别系统上电。

步骤S802，FPGA61根据多路音频输入接口的数量和预设的单路音频数据的采样率96KHz，确定出多路音频数据的采样率为16KHz。

步骤S803，FPGA61根据多路音频数据的采样率，确定多路音频数据单次输入的时钟个数为16个时钟。

步骤S804，FPGA61中的多路音频输入接口1、接口2和接口3同步接收多路左声道音频数据。其中，接收到的多路左声道音频数据是由麦克输入、并经过模数转换器(A/D转换器)将音频模拟信号转换成数字信号得到的。

步骤S805，FPGA61中的3个串行缓存器分别缓存接口1、接口2和接口3接收到的16个时钟的左声道音频数据，同时CPU62从FPGA61的单路音频输出接口4接收12字节的采样数据。其中，串行缓存器1缓存接口1接收到的左声道音频数据，串行缓存器2缓存接口2接收到的左声道音频数据，串行缓存器3缓存接口3接收到的左声道音频数据，缓存的左声道音频数据分别用WORD1[15..0]，WORD2[15..0]和WORD3[15..0]表示。CPU62所读取的采样数据是由发送部件将串行缓存器中缓存的数据发送出去得到的，由于该步骤是首次缓存音频数据，因此发送部件中并没有有效数据可发送至CPU62，也就是说，CPU62所读取的采样数据为无效数据。

步骤S806，CPU62将读取的无效数据丢弃。

步骤S807，FPGA61中的3个串行缓存器分别缓存接口1、接口2和接口3接收到的16个时钟的右声道音频数据，并将串行缓存器中上一次缓存的左声道音频数据进行排序，同时发送部件将排序后的左声道音频数据发送出去。该步骤中，FPGA61对串行缓存器中上一次缓存的左声道音频数据进行排序是按照串行缓存器的预设顺序进行排序的，例如，串行缓存器1中缓存的左声道音频数据排在最前面，然后是串行缓存器2中缓存的左声道音频数据，最后是串行缓存器3中缓存的左声道音频数据，缓存的右声道音频数据分别用WORD1[31..16]，WORD2[31..16]和WORD3[31..16]表示。

步骤S808，CPU62从FPGA61的单路音频接口4接收12字节的左声道音频数据，并将接收到的左声道音频数据进行拆分，分别得到16个时钟的左声道音频信号WORD1[15..0]，WORD2[15..0]和WORD3[15..0]。

步骤S809，CPU62丢弃WORD1[15..0]，WORD2[15..0]和WORD3[15..0]中的无效数据，获得左声道音频有效数据。由于CPU62接收到的仅有左声道音频数据，但CPU62每次接收12字节的采样数据，即96个时钟信号，因此信号WORD1[15..0]，WORD2[15..0]和WORD3[15..0]中，前6个字节分别是左声道音频有效数据，后6个字节则为无效数据。

步骤S810，FPGA61中的3个串行缓存器分别缓存接口1、接口2和接口3接收到的16个时钟的左声道音频数据，并将串行缓存器中上一次缓存的右声道音频数据进行排序，同时发送部件将排序后的右声道音频数据发送出去。缓存的左声道音频数据分别用WORD1[15..0]，WORD2[15..0]和WORD3[15..0]表示。

步骤S811，CPU62从FPGA61的单路音频接口4接收12字节的右声道音频数据，并将接收到的右声道音频数据进行拆分，分别得到16个时钟的右声道音频信号WORD1[31..16]，WORD2[31..16]和WORD3[31..16]。

步骤S812，CPU62丢弃WORD1[31..16]，WORD2[31..16]和WORD3[31..16]中的无效数据，获得右声道音频有效数据。由于CPU62接收到的仅有右声道音频数据，但CPU62每次接收12字节的采样数据，即96个时钟信号，因此信号WORD1[31..16]，WORD2[31..16]和WORD3[31..16中，前6个字节分别是右声道音频有效数据，后6个字节则为无效数据。

步骤S813，CPU62按照每一路左声道音频有效数据和每一路右声道音频有效数据之间的对应关系，将获得的左声道音频有效数据和右声道音频有效数据进行组合，获得一帧完整的多路音频数据。返回步骤步骤S807。

步骤S814，CPU62输出多路音频数据。

采用本实施例中的技术方案，通过FPGA将接收到的多路音频数据转化为单路音频数据进行输出，再通过CPU接收单路音频数据，并拆分成多路音频数据进行输出，解决了语音识别时CPU仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

对应于上述实施例中的一种音频输出方法，本发明还提供一种音频输出装置，用以执行上述方法。

图9为本发明实施例中一种音频输出装置的框图。如图9所示，该装置用于现场可编程门阵列FPGA，包括：

接收模块91，用于接收多路音频输入接口输入的多路音频数据；

转化模块92，用于将多路音频数据转化为单路音频数据；

第一输出模块93，用于通过单路音频输出接口输出单路音频数据。

在一个实施例中，如图10所示，接收模块91包括：

第一确定子模块911，用于根据多路音频输入接口的数量和预设的单路音频数据的第一采样率，确定多路音频数据的第二采样率；

第二确定子模块912，用于根据第二采样率，确定多路音频数据单次输入的时钟个数；

第一接收子模块913，用于按照时钟个数接收多路音频输入接口输入的多路音频数据。

在一个实施例中，如图11所示，转化模块92包括：

第一缓存子模块921，用于按照时钟个数缓存多路音频数据；

排序子模块922，用于将缓存的多路音频数据按照多路音频输入接口的预设顺序进行排序，获得排序后的单路音频数据。

在一个实施例中，第一输出模块93包括：

第一输出子模块，用于输出排序后的单路音频数据。

在一个实施例中，如图12所示，接收模块91包括：

第二接收子模块914，用于在时钟的上升沿接收多路音频输入接口输入的多路音频数据；

第一输出模块93，包括：

第二输出子模块931，用于在时钟的下降沿通过单路音频输出接口输出单路音频数据。

在一个实施例中，接收模块91包括：

第三接收子模块，用于按照预设时间间隔接收多路音频输入接口输入的多路音频数据。

采用本发明实施例提供的装置，通过将接收到的多路音频数据转化为单路音频数据进行输出，使得语音识别中能够接收并输出多路音频数据，解决了语音识别时中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

图13为本发明实施例中一种音频输出装置的框图。如图13所示，该装置用于中央处理器CPU，包括：

拆分模块131，用于当接收到单路音频数据时，将单路音频数据拆分为多路音频数据；

第二输出模块132，用于输出多路音频数据。

在一个实施例中，如图14所示，拆分模块131包括：

获取子模块1311，用于获取多路音频输入接口的数量；

第三确定子模块1312，用于根据多路音频输入接口的数量和预设的单路音频数据的第一采样率，确定多路音频数据的第二采样率；

第四确定子模块1313，用于根据第二采样率，确定多路音频数据单次输入的时钟个数；

第一拆分子模块1314，用于按照时钟个数，将单路音频数据拆分为多路音频数据。

在一个实施例中，如图15所示，单路音频数据为单路左声道音频数据或单路右声道音频数据；拆分模块131包括：

第二拆分子模块1315，用于当接收到所述单路左声道音频数据时，将单路左声道音频数据拆分为多路左声道音频数据；

第五确定子模块1316，用于根据多路音频数据单次输入的时钟个数和接收到的单路音频数据的时钟个数，确定拆分后的多路左声道音频数据中的第一无效数据；

第一丢弃子模块1317，用于丢弃第一无效数据，获得多路左声道音频有效数据；

第三拆分子模块1318，用于当接收到所述单路右声道音频数据时，将所述单路右声道音频数据拆分为多路右声道音频数据；

第六确定子模块1319，用于根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路右声道音频数据中的第二无效数据；

第二丢弃子模块13110，用于丢弃所述第二无效数据，获得多路右声道音频有效数据；

结合子模块13111，用于按照多路左声道音频有效数据和多路右声道音频有效数据之间的对应关系，结合多路左声道音频有效数据和多路右声道音频有效数据，获得多路音频数据。

采用本发明实施例提供的装置，通过将接收到的单路音频数据拆分为多路音频数据进行输出，使得语音识别中以单组音频输入接口接收的音频数据能够以多路形式输出，从而能够输出完整的音频数据，解决了语音识别时中央处理器仅有一组音频输入接口而导致无法接收多路音频数据的问题，更大限度地满足了语音识别的需求。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种音频输出方法，其特征在于，应用于现场可编程门阵列，所述方法包括：

接收多路音频输入接口输入的多路音频数据；

将所述多路音频数据转化为单路音频数据；

通过单路音频输出接口输出所述多路音频数据。

2.根据权利要求1所述的方法，其特征在于，所述接收多路音频输入接口输入的多路音频数据，包括：

根据所述多路音频输入接口的数量和预设的所述单路音频数据的第一采样率，确定所述多路音频数据的第二采样率；

根据所述第二采样率，确定所述多路音频数据单次输入的时钟个数；

按照所述时钟个数接收所述多路音频输入接口输入的多路音频数据。

3.根据权利要求2所述的方法，其特征在于，所述将所述多路音频数据转化为单路音频数据，包括：

按照所述时钟个数缓存所述多路音频数据；

将所述缓存的多路音频数据按照所述多路音频输入接口的预设顺序进行排序，获得排序后的单路音频数据。

4.根据权利要求3所述的方法，其特征在于，所述输出所述单路音频数据，包括：

输出所述排序后的单路音频数据。

5.根据权利要求1所述的方法，其特征在于，

所述接收多路音频输入接口输入的多路音频数据，包括：

在时钟的上升沿接收多路音频数据；

所述通过单路音频输出接口输出所述单路音频数据，包括：

在所述时钟的下降沿通过单路音频输出接口输出所述单路音频数据。

6.根据权利要求1所述的方法，其特征在于，所述接收多路音频输入接口输入的多路音频数据，包括：

按照预设时间间隔接收多路音频输入接口输入的多路音频数据。

7.一种音频输出方法，其特征在于，应用于中央处理器，所述方法包括：

当接收到单路音频数据时，将所述单路音频数据拆分为多路音频数据；

输出所述多路音频数据。

8.根据权利要求7所述的方法，其特征在于，所述将所述单路音频数据拆分为多路音频数据，包括：

获取多路音频输入接口的数量；

根据所述多路音频输入接口的数量和预设的所述单路音频数据的第一采样率，确定所述多路音频数据的第二采样率；

根据所述第二采样率，确定所述多路音频数据单次输入的时钟个数；

按照所述时钟个数，将所述单路音频数据拆分为多路音频数据。

9.根据权利要求7所述的方法，其特征在于，所述单路音频数据为单路左声道音频数据或单路右声道音频数据；所述当接收到单路音频数据时，将所述单路音频数据拆分为多路音频数据，包括：

当接收到所述单路左声道音频数据时，将所述单路左声道音频数据拆分为多路左声道音频数据；

根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路左声道音频数据中的第一无效数据；

丢弃所述第一无效数据，获得多路左声道音频有效数据；

当接收到所述单路右声道音频数据时，将所述单路右声道音频数据拆分为多路右声道音频数据；

根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路右声道音频数据中的第二无效数据；

丢弃所述第二无效数据，获得多路右声道音频有效数据；

按照所述多路左声道音频有效数据和多路右声道音频有效数据之间的对应关系，结合所述多路左声道音频有效数据和所述多路右声道音频有效数据，获得所述多路音频数据。

10.一种音频输出装置，其特征在于，应用于现场可编程门阵列，所述装置包括：

接收模块，用于接收多路音频输入接口输入的多路音频数据；

转化模块，用于将所述多路音频数据转化为单路音频数据；

第一输出模块，用于通过单路音频输出接口输出所述单路音频数据。

11.根据权利要求10所述的装置，其特征在于，所述接收模块包括：

第一确定子模块，用于根据所述多路音频输入接口的数量和预设的所述单路音频数据的第一采样率，确定所述多路音频数据的第二采样率；

第二确定子模块，用于根据所述第二采样率，确定所述多路音频数据单次输入的时钟个数；

第一接收子模块，用于按照所述时钟个数接收所述多路音频输入接口输入的多路音频数据。

12.根据权利要求11所述的装置，其特征在于，所述转化模块包括：

第一缓存子模块，用于按照所述时钟个数缓存所述多路音频数据；

排序子模块，用于将所述缓存的多路音频数据按照所述多路音频输入接口的预设顺序进行排序，获得排序后的单路音频数据。

13.根据权利要求12所述的装置，其特征在于，所述第一输出模块包括：

第一输出子模块，用于输出所述排序后的单路音频数据。

14.根据权利要求10所述的装置，其特征在于，

所述接收模块包括：

第二接收子模块，用于在时钟的上升沿接收多路音频输入接口输入的多路音频数据；

所述第一输出模块，包括：

第二输出子模块，用于在所述时钟的下降沿通过单路音频输出接口输出所述单路音频数据。

15.根据权利要求10所述的装置，其特征在于，所述接收模块包括：

第三接收子模块，用于按照预设时间间隔接收多路音频输入接口输入的多路音频数据。

16.一种音频输出装置，其特征在于，应用于中央处理器，所述装置包括：

拆分模块，用于当接收到单路音频数据时，将所述单路音频数据拆分为多路音频数据；

第二输出模块，用于输出所述多路音频数据。

17.根据权利要求16所述的装置，其特征在于，所述拆分模块包括：

获取子模块，用于获取多路音频输入接口的数量；

第三确定子模块，用于根据所述多路音频输入接口的数量和预设的所述单路音频数据的第一采样率，确定所述多路音频数据的第二采样率；

第四确定子模块，用于根据所述第二采样率，确定所述多路音频数据单次输入的时钟个数；

第一拆分子模块，用于按照所述时钟个数，将所述单路音频数据拆分为多路音频数据。

18.根据权利要求16所述的装置，其特征在于，所述单路音频数据为单路左声道音频数据或单路右声道音频数据；所述拆分模块包括：

第二拆分子模块，用于当接收到所述单路左声道音频数据时，将所述单路左声道音频数据拆分为多路左声道音频数据；

第五确定子模块，用于根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路左声道音频数据中的第一无效数据；

第一丢弃子模块，用于丢弃所述第一无效数据，获得多路左声道音频有效数据；

第三拆分子模块，用于当接收到所述单路右声道音频数据时，将所述单路右声道音频数据拆分为多路右声道音频数据；

第六确定子模块，用于根据所述多路音频数据单次输入的时钟个数和所述接收到的单路音频数据的时钟个数，确定所述拆分后的多路右声道音频数据中的第二无效数据；

第二丢弃子模块，用于丢弃所述第二无效数据，获得多路右声道音频有效数据；

结合子模块，用于按照所述多路左声道音频有效数据和多路右声道音频有效数据之间的对应关系，结合所述多路左声道音频有效数据和所述多路右声道音频有效数据，获得所述多路音频数据。