CN1052562A - 具有单比特置位和复位功能的主存储器插板 - Google Patents

Abstract

一种数据处理网络，包括多个处理设备、主存储 器的多个存储器插板和一个共享接口。每个存储器 插板包括存储器阵列、一个用来暂时存放一个从存储 器阵列读出的数据字和一个逻辑电路。当一个处理 设备向一个存储器插板发出一个置位或复位命令时， 该处理器也送出一个数据掩码。一个需要修改的数 据字从存储器阵列中取出并锁存入内部寄存器。逻 辑电路将数据掩码加到一个存在内部寄存器的数据 字上，并修改该数据字，再将其送到阵列中所选定的 地址。

Description

本发明涉及一种包括通过一个共享接口与主存储器的若干多存储器插板相连的多处理器的信息处理系统，更具体地说，涉及一种用来修正存储在主存储器中的数据而对接口的牵连甚少的装置。

近年来，在整个计算机工业中，信息处理设备的性能，特别在数据处理操作的快速性能方面，已有了长足的改进。愈来愈多的数据处理系统采用多处理设备，这种多处理设备分享一个用来在诸处理器与通常多个存储器插板组成的主存储器之间执行数据传输的公共接口。然而，存储器子系统方面的改进未能赶上处理器方面的改进，特别当考虑到采用多个并行处理器时更是如此，以至于为了牵就与处理器设备相比其速度相对慢的主存储器而改变了系统或网络的结构。为了试图使处理器与在主存储器中的存储器插板相分开，业已采用高速缓冲存储器和其它技术。

就修正存放在主存储器中的数据而言，传统的方法包括将数据从存储器阵列取出并送存到处理器中的内寄存储，然后在处理器内按照要求修正数据比特，最后将修正后的数据写入到存储器阵列。此操作涉及相当大的系统开销。例如，必须两次仲裁并使用主存储器接口，一次用于取一个数据，一次用于把数据存回到存储器。如果该接口是被诸多处理器和被主存储器的诸多存储器插板共享的，则消耗在等待使用该接口上的时间就会增加。就是说，一个获得了可访问一个特定存储器插板的处理器必须等待着该插板防问它的存储阵列以取出要进行修正能数据。

已研究出了一些更为有效的修正在存储器中的数据的技术。例如，美国专利No.4，570，222（oguchi）公开了一种具有一种信息修正功能的数据处理系统，它包括一个动态附机存储器，一个修正单元，一个分配单元及一个控制器。修正单元从RAM接收数据。并根据来自该分配单元的输入信号，在修正单元内对所选部分的数据予以修改。

有关彩色图型显示方面，美国专利No.4，016，544（Morita  etcal）公开了一种存储器写入控制系统，它包括一个用于为大量点的每点分开存储红、绿和蓝信息的缓冲存储器。每个各自的彩色单元从一个由一个处理器控制单元接收一个彩色分配输入信号和一个掩码输入信号。如果掩码比特为逻辑1，则修改内容;而如果为逻辑0，则相应的内容保持不变。然而，仍然要求更有效地利用处理器设备以及连接多处理设备和主存储器的数据总线。

因此，本发明的目的是要提供一种数据处理系统，在该系统中，在对主存储器中的数据作修改时，对在主存储器和多处理器之间的接口的使用可大大减少。

本发明的另一个目的是把包含在数据修改操作中的某些信息从处理器转移到主存储器存储插板上。

本发明的再一个目的是为了提高执行包括置位和复位这些数据修改功能的速度。

本发明的还有一个目的是为了提供这样一种数据系统：在该系统中，对存储器阵列中所选定的数据进行置位和复位，只需对该阵列访问一次即足以完成这些功能。

为了达到上述和其它的目的，本发明给出了一种数据处理系统，该系统包括一种用以控制比特编码的数据的处理配置设备;一个具有用来存储作为数据字的比特编码的数据的阵列的存储器，其中每一数据字包括多个比特;及一个与处理配置设备和存储器相连的，用来在处理配置设备和存储器之间传送比特编码数据的接口。处理配置设备包括一个用来产生一个命令以便有选择地修改一个指定的数据字的装置。处理配置设备还包括一个用来产生相应于在数据阵列中存有指定的数据字的一个所选定的存储单元位置的地址数据。

该系统的改进是在上述处理配置设备中有一个掩码装置，用来产生一个相应于指定的数据的数据掩码并通过接口把该数据掩码传输到存储器中。一个在存储器内的数据控制装置在接收到该掩码和命令之后根据数据掩码有选择地修正指定的数据字。数据控制装置包括：一个中间数据保存装置;一个锁存装置，它根据命令和地址数据，确定指定的字在阵列中的位置并把指定的字从所选的位置调到该中间数据保存装置;一个用于当该字包括在该中间数据保存装置时接收数据掩码和将该掩码加到这指定的数据字上，以便有选择地修改该数据的装置;及一个写装置，用来在字修改完毕之后将指定的数据字送到阵列中。

上述处理配置设备最好包括多个处理设备，每个处理设备适合于控制比特编码数据和产生命令。存储器可包括多个存储器插板，每个插板有用来存贮比特编码数据的数据阵列。接口最好包括一个传输数据掩码的数据总线和一个传输命令和地址信息的命令总线。数据总线和命令总线是并行操作的，每个都被所有处理设备和所有的存储器插板共享。每个存储器插板均有其自己的内寄存器和存储器阵列。内寄存器协作提供中间数据保存装置。

每个存储器插板还可包括与其内寄存器相应的逻辑电路，根据一个置位命令将要修改的数据字连同数据掩码作为输入信号送到一个“或”逻辑门，而将该“或”门的输入信号送回到插板的数据阵列中。根据复位命令，将掩码倒相，然后将倒相后掩码和数据字一起送到“与”门的输入端，“与”门的输出信号则被送回到数据阵列中。

数据字和数据掩码最好有相同的预定比特数，从而在每个数据字与在修改数据中采用的掩码之间有一一对应关系，以便能够用相当简捷的电路在单个读/修改/写周期内快速实现数据修改。

在存储器插板上有了内寄存器和修改逻辑电路，在存储器插板上实现置位和复位操作，从不会由于其它加到存储器插板的命令引起任何中断的意义上说是自动的。在主存储器中执行大部分这些操作解放了每个处理器使其可在由置位和复位操作所上用的差不多全部时间内执行其它任务。由于每个操作所需的周期数以及在处理器和主存储器之间的接口或总线被占用的时间减少，因此提高了系统的吞吐能力。最后，一旦一个存储器插板起始修改，接口的通信量，阵列初始化开销或异步存储器刷新操作并不会干涉其继续完成置位和复位功能。

为更进一步理解上述和其它的目的和优点，我们下面对最佳实施例和附图作一介绍。

图1是一个信息处理系统的示意图，图中一个多处理设备的配置通过一个共享接口与包括多个存储器插板的主存储器相连;

图2是一个说明数据修改逻辑的其中一个存储器插板的示意图;

图3是一个传统的数据修改操作的定时图;

图4是一个类似图3的定时图，说明本发明的数据修改操作;

图5表示了一个8比特数据字，说明置位功能;

图6类似于图5，用以说明复位功能。

现在再详述上述各图，在图1中示出了一个用来存贮比特编码数据和对该数据执行所选操作的信息处理系统16。该系统包括两个分别用数字18和20标识的处理器设备。一个仲裁链路22将两个处理器连接起来，该仲裁链路与在两个处理设备中的仲裁逻辑电路相结合分配优先权给其中一个处理器。应该认识到，在该网络中的处理设备的配置可以由一个单个处理设备构成，或者由多个处理设备构成，（相应配以多个仲裁链路将各处理设备一一互连）。

一个接口把处理设备与主存储器相连接，主存储器包括多个如用24，26和28表示的存储器插板。存储器插板24例如包括用于存贮比特编码数据的存储器阵列30和一个用来从接口接收数据及临时存放数据以便传输到其中选定的一个处理设备缓冲器32。存储器插板24也包括一个与存储器阵列30相连的内寄存器34。存储在存储器阵列的数据被装入到用作暂时中间存储的内寄存器34，在此期间，可以按照来自其中一个处理设备的指令修改数据。

存储器插板26和28与存储器插板24相似，它们分别包括存储器阵列36，一个缓冲器38，一个内寄存器40，和存储器阵列42，一个内寄存器44，一个缓冲器46，这些部件与存储器插板24的对应部件实质上是一样的，其功能也相同。

与处理器和存储器插板相连的接口包括一条数据总线48和一条命令/地址总线50，分别与所有处理器和存储器插板相连，与其它总线并行独立传输数据。数据总线48传输为方便称之为工作信息的信息，亦即传输系统用户最感兴趣的信息。命令/地址总线50传输有关取出或存入特定工作数据的命令的控制信息和传输用来检索在存储器阵列中的特定工作数据的存储单元位置或用来检索该数据要送向的存储单元位置的地址信息。

每个处理器有一条命令线52用以将命令和地址信息传输给总线50再由其中一条命令线54将该信息从总线50传送到适当的存储器插板。命令传输是单向的（从一个处理器到一个存储插板），命令线52两头的箭头表示当无论那个设备传输一个命令时，能够通知其余的处理器：命令/地址总线已被占用。

在处理器和总线48之间的数据线56和在存储器插板和数据总线之间的数据线58提供了在两个方向上的工作数据传输。接口还包括未在图1中示明的用来控制数据总线48使用的数据通道，也可包括一个用来传输有关工作数据的状态信息的共享通信总线。为进一步说明该接口，可参阅美国专利于-申请的转让给本申请的受让人的题为“High  performance  Shared  Main  Storage  Interface”的美国专利No-。

在存储器插板24，26及26中的内寄存器在修改存储在各自存储器阵列中的数据方面是特别有用的，因为这样用不着将数据传输到处理设备。用来修正数据的电路示意的表示在图2中，它用于修正一个所选的数据比特。这里要知道的是，在系统16中的数据是以与数据总线48的容量相应的8字节字的形式进行传输和修正的。于是对任何所选的数据字，在存储器插板中完整的修改电路要包括为该字剩下的各数据比特设置的多路复用电路，对所有比特进行并列处理。

在图中，处理器18提供了一条用在修改存储在存储器插板24的存储器阵列30中的其些数据的一个数据掩码。阵列的一个锁存输出（如在59处）被用作为给“与”门60的一个输入及用作为一个给“或”门62的一个输入信息。“或”门的另一个输入信号是缓冲器32的输出。缓冲器输出也加到反相器64，并将反相后的信号用作为“与”门60的另一个输入信号。“与”门和“或”门的输出信号送到多路复用器66，其输出在65处锁存后返回存储器阵列30。

于是，每个存储器插板包括用来从数据阵列取出数据并把它装入到内寄存器，用来接收数据掩码并用该数据掩码修改在内寄存器内的数据，以及用来将修改后的数据送回该数据阵列这样一种电路。这种方法的突出的优点是用于置位和复位操作的电路大部分是在存储器插板中而不是在处理器中，从而使为执行这些操作的所需的时钟周期数大大减少。

与先有技术修正数字的方法相比较，本发明的置位或复位的方法的优越性是显而易见的。图3示出了采用常规方法的数据的处理器控制修改的定时图。一个包括相应于在主存储器中的被请求的数据的存储单元的地址信息的取数命令，在第一时钟周期时通过命令/地址总线被从处理器发送到存储器插板。

被选择的存储器插板在第二时钟周期开始访问其存储器阵列。具体地说，通过两条控制线，即行地址选通（RAS）和列地址选通（CAS），对阵列进行访问。行地址选通（RAS）由于在第二时钟周期的开始时成为有效起动对数据阵列的访问，而列地址选通则在第三时钟周期开始时成为有效。就图3和4而言，要注意的是行和列地址选通有效时是处于高电平，以便与其它的线，即处理器命令/数据线及阵列数据线相一致。这只不过是为着便于说明而已。实际上，行和列地址选通是“负有效”，即当该信号从高逻辑电平转换到低逻辑电平时成为有效。

在第四周期时，阵列的数据被读入到存储器缓冲器。在第五时钟周期时，数据通过数据总线传送到处理器，行列地址选通附之成为无效。在第6时钟周期时处理器修正数据。

在第七时钟周期时处理器发出存储命令，跟着在下一周期将修改后的数据送回到存储器插板，同时行地址选通又有效。列地址选通在第九周期时有效，并在第10-12周期内修改的数据返回到阵列，附后，行列地址选通再次变为无效。与在第11周期的阵列数据有关的“M”系指一种修改步骤，该修改步骤并非为置位或复位，而是将数据从适合于传输的形式排列成为更适合于在阵列中存储的行式。

图4的定时器与图3的相似，它用来说明主要在存储器插板上进行的数据修改，即根据来自处理器18的命令对在存储器插板24的存储器30内的一个选定的地址上的数据进行修改。诸数据比特作为8字节字的诸部分来予以修改。但为便于说明，在图5和图6只分别就一个置位操作和一个复位操作示出了仅有8比特的数据字。

如图4所示，处理器18通过命令/地址总线50将命令送往存储器插板24。该命令即可用来“置位”或用来“复位”一个示于图5和6中的数据字70。不管该命令是否为一个置位或复位命令，处理设备通过数据总线48向存储器插板提供一个数据掩码72。在该周期内行地址选通成为有效。

图5和图6示出了相同的8比特掩码72，而在第三和第七比特位为逻辑“1”，而其余的比特位为逻辑“0”。因此，对于一个置位命令，数据字70在第3和第7比特位将被置为逻辑“1”。

对于一个复位命令，这些比特将被复位到一个逻辑“0”。在两种情况下，在数据字中的其它各比特保持不变。

现再参阅图4。在第三周期开始时列地址选通变成有效，数据在第四周期时从存储器阵列30读出。然而，与图3相反，数据不被读入缓冲器32，而是锁存到存储器插板的内寄存器34中。

数据字70在第5时钟周期时被修正。当一个置位命令在第二时钟周期时被提供时，则数据字和掩码72作输入信号加到诸如门62这样的“或”逻辑门。“或”门的输出即是被修改的（在这种置位情形）数据字74。第3和第7比特位已被置位，成为逻辑“1”。这表示第三比特位未改变，而第7比特则由原先的“0”变成“1”。其余的比特位保持与原有字70一样。

如果在第二周期时命令为复位命令，则掩码72被变换以形成一个反相的掩码76。该反相的掩码和该数据字附后被加到诸如门60那样的8与门。与门的输出即为修正后的（在这种复位情况）数据字78，其中第3和7比特位已被复位，即在数据字70中的第三比特位变为逻辑0，而第7比特位保持为逻辑0。其它的比特位保持一样。

修改操作在第6周期完成，期间修改后的字从内寄存器34写入存储器阵列34，具体地说返回到所选的地址68。

这样，本发明大大增加了对在存储器阵列中的数据的置位和复位操作的速度，将要求的时钟周期数削减了近一半。然而效率的增加还要比上述比较中得出的结果高许多，这是因为上述例子中我们假设在每种情形下的处理器不需要争用接口的时间。事实上，在任何分享共用接口的多处理器的配置中，所涉及的处理器必须与主存储器争用接口。传统的数据修改程序（图3）要求处理器两次获得对接口的使用，一次用于从存储器插板取来数据，一次用于将修改后的数据返回到存储器插板。但是处理器18则只要求使用接口一次，用以把置位或复位命令和数据掩码送至存储器插板24。

这就带来了另一个优点，也就是说，本发明的置位和复位操作对接口的占用量省了一半，具体地说，用一个周期时间提供置位或复位命令，一个周期时间提供数据掩码，而传统的顺序要求占用接口达四个周期。

还有另外一个优点是出于这样一个事实：存储器阵列通常是非现用的，它要求有一预定的时钟周期数才能充电或就绪。此预定的周期数自然随阵列的性质和周期的长短而异，但总增加了任何涉及访问阵列的操作所需的时间。传统的数据修改序列要求先为读出数据而访问存储器阵列并将数据送到处理器，然后，在行、列地址选通已经成为无效以后，再执行写入修改后的数据的操作。与此相反，对在存储器插板24中的指定数字的修改则是以占三个连续时钟周期的单个读/修改/写顺序进行的，其间无须再次控制存储器成为现用状态的行地址选通有效。

与传统的序列相比，本发明的最后的一个优点是：诸如存储刷新这样的异步事件并不干涉在网络16中的存储器插板中的数据修改操作。此类事件会延送传统的数据修改顺序，特别，如果它们发生在取数命令和存储命令的时钟周期之间时。于是，在本发明的信息处理网络中，由于主存储器的存储器插板是根据来自处理设备的命令和掩码执行置位和复位操作，从而大大减少了时间及置位和复位操作所需的对接口的使用。

Claims (15)

1、一个数据处理系统，它包括一个用来控制比特编码的数据的处理设备配置，一个具有用于存储作为多个数据字的比特编码的数据的阵列的存储器，其中每个数据字包括多个比特，及包括一个与处理器配置和存储器相连的、用来在处理设备配置与存储器之间传送比特编码的数据的接口；其中处理设备配置包括一种用来产生一个命令以有选择修改诸数据字中一个可指定的数据字及根据在数据阵列中存放该指定数据字的一个选定的位置产生地址的装置；该数据处理系统的特征在于包括：

一个在处理设备中的掩码产生装置，它根据指定的数据字产生一个数据掩码，并通过接口将掩码传输到存储器；及

一个在存储器内的数据控制装置，用来在收到掩码和命令之后根据该掩码有选择地修改所指定的数据字，所述数据控制装置包括：

一个中间数据保存装置；

一个锁存装置，它根据所述命令和地址数据，确定指定的字在阵列的存储单元位置并将该指定字从选定的存储单元传送到中间数据保存装置；

一种用于接收掩码并当上述字包含在中间数据保存装置时将掩码加到指定的数据字，以有选择地修正数据字的装置；以及

一种用于在该字已被修正之后把指定的数据字传送到阵列的写装置。

2、权利要求1的数据处理系统，其特征在于每个所述数据字有相同的预定比特数。

3、权利要求2的系统，其特征在于：

所述写装置把修改后数据字送回到所述选定的存储单元。

4、权利要求3的系统，其特征在于：

所述处理配置包括多个处理设备，每个处理设备包括用于控制比特编码的数据和用于产生命令的装置，而其中所述的存储器包括多个存储器插板，每个插板有用于存储比特编码的数据的阵列。

5、如权利要求4所述的系统，其特征在于：

所述接口包括一条用来传送掩码的数据总线，和包括一个用于传输命令和地址信息的命令总线，所述数据总线和命令总线被所有处理设备和所有存储器插板所共享。

6、权利要求5的系统，其特征在于：

每个存储器插板具有一个内寄存器，由所述各内寄存器一起组成中间数据保存装置。

7、权利要求2的系统，其特征在于：

每个掩码有预定的比特数。

8、权利要求7的系统，其特征在于：

每个所述命令是两种可供选择和命令中的一种命令，这两种可供选择的命令为置位命令和复位命令。

9、权利要求8的系统，其特征在于：

所述存储器包括多个存储器插板，每个存储器插板本身具有几个用于存储比特编码的数据的所述数据阵列和具有一个内寄存器，所述各内寄存器集合组成了中间数据保存装置;以及：

其中每个所述插板还包括与其内寄存器相连的逻辑电路，用来将要作修改的数据字和掩码作为输入信号送到或门逻辑门以执行所述置位命令，或用来反相掩码，把要修改的数据和反相的掩码作为输入信号送至与逻辑门。

10、在一个包括一个用来控制比特编码的数据的处理器配置，一个包括一个用于存储作为多个数据字的比特编码数据（每个数据字具有多个比特）的主存储器装置的存储器，和一个与处理器配置和存储器相连的、用来在它们之间传输比特编码的数据的接口的数据处理系统中一种用来有选择地修改存储在主存储器装置中的数据的方法，其特征在于下列步骤：

利用上述处理器配置产生一个用来修改比特编码的数据的修改命令，一个相应于存于主存储器装置中的一个选定的存储单元位置的地址信息以便把存储在所选定的存储单元中的某数据字指定为要修改的数据字，以及一个在要修改的指定的数据字中标识至少一个比特的数据掩码;

通过接口把修改命令，地址信息及数据掩码传送到存储器中;

根据所述命令和地址信息，确定所选的数据字位置，把指定的字从主存储器装置传送到一个在存储器中的中间数据保存装置，以及

把数据掩码加到包括在保存装置中的指定的数据字，以按照数据掩码的内容有选择地修改所指定的数据字。

11、权利要求10的方法，其特征还在于下列步骤：

把修改后的数据字送回到主存储器装置。

12、权利要求11的方法，其特征在于：

所述将指定的数据字传送到中间保存装置，将掩码加到指定的数据字及把修改后的指定的字加到主存储器的步骤全都是在单个读/修改/写周期内完成的。

13、权利要求11的方法，其特征在于：

所述将修改后的指定数据字传送到主存储器的步骤包括把修改后的指定的数据字传送到所选择地存储单元。

14、权利要求11的方法，其特征在于：

所述命令具有包括置位命令和复位命令的两类命令，及

每当命令是一个置位命令时，所述将掩码加到指定的数据字的步骤包括向或逻辑门提供作为输入信号的指定字和掩码的步骤。

15、权利要求14的方法，其特征在于：

每当命令是一个复位命令时，所述加掩码的步骤还包括倒相掩码以便提供一个反相掩码，和向一个与逻辑门提供该反相掩码和指定的数据的步骤。

Images