[go: up one dir, main page]

CN105244353B - 包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法 - Google Patents

包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法 Download PDF

Info

Publication number
CN105244353B
CN105244353B CN201510745228.8A CN201510745228A CN105244353B CN 105244353 B CN105244353 B CN 105244353B CN 201510745228 A CN201510745228 A CN 201510745228A CN 105244353 B CN105244353 B CN 105244353B
Authority
CN
China
Prior art keywords
layer
punch
fin
type device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510745228.8A
Other languages
English (en)
Other versions
CN105244353A (zh
Inventor
朱慧珑
魏星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510745228.8A priority Critical patent/CN105244353B/zh
Publication of CN105244353A publication Critical patent/CN105244353A/zh
Priority to US15/203,987 priority patent/US10128244B2/en
Application granted granted Critical
Publication of CN105244353B publication Critical patent/CN105244353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了包括带电荷穿通阻止层以降低穿通的CMOS器件及其制造方法。根据实施例，一种CMOS器件包括n型器件和p型器件，其中，n型器件和p型器件各自均可以包括：在衬底上形成的鳍状结构；在衬底上形成的隔离层，其中鳍状结构在隔离层上方的部分充当该n型器件或p型器件的鳍；在鳍状结构位于鳍下方的部分的侧壁上形成的带电荷的穿通阻止层；以及在隔离层上形成的与鳍相交的栅堆叠，其中，对于n型器件，穿通阻止层带净负电荷；对于p型器件，穿通阻止层带净正电荷。

Description

包括带电荷穿通阻止层以降低穿通的CMOS器件及其制造方法
技术领域
本公开涉及半导体领域，更具体地，涉及一种包括带电荷穿通阻止层以降低穿通的互补金属氧化物半导体(CMOS)器件及其制造方法。
背景技术
随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍式场效应晶体管)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅极。
特别是，在体FinFET(即，形成于体半导体衬底上的FinFET，更具体地，鳍由体半导体衬底形成并因此与体半导体衬底相接)中，在源漏区之间可能存在经由鳍下方衬底部分的泄漏，这也可称作穿通(punch-through)。通常，可以利用离子注入和/或热扩散来(在鳍下方)形成穿通阻止层。理想的穿通阻止层应当在鳍中不含掺杂剂，同时使鳍下方的衬底部分完全耗尽。
但是，现有技术中难以形成穿通阻止层的陡峭分布(即，从鳍中的几乎不掺杂到鳍下方的高掺杂)。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种具有新颖的穿通阻止层结构的CMOS器件及其制造方法。
根据本公开的一个方面，提供了一种CMOS器件，包括n型器件和p型器件，其中，n型器件和p型器件各自均包括：在衬底上形成的鳍状结构；在衬底上形成的隔离层，其中鳍状结构在隔离层上方的部分充当该n型器件或p型器件的鳍；在鳍状结构位于鳍下方的部分的侧壁上形成的带电荷的穿通阻止层；以及在隔离层上形成的与鳍相交的栅堆叠，其中，对于n型器件，穿通阻止层带净负电荷；对于p型器件，穿通阻止层带净正电荷。
根据本公开的另一方面，提供了一种制造CMOS器件的方法，包括：对衬底进行构图，以在n型器件区域中形成针对n型器件的第一鳍状结构且在p型器件区域中形成针对p型器件的第二鳍状结构；在第一和第二鳍状结构各自的侧壁上分别形成带电荷的第一穿通阻止层和第二穿通阻止层；在穿通阻止层上形成隔离层，第一鳍状结构被隔离层露出的部分充当该n型半导体器件的鳍，第二鳍状结构被隔离层露出的部分充当该p型半导体器件的鳍；选择性去除第一和第二穿通阻止层被隔离层露出的部分，从而第一穿通阻止层留于第一鳍状结构位于相应鳍下方的部分的侧壁上，第二穿通阻止层留于第二鳍状结构位于相应鳍下方的部分的侧壁上；以及在隔离层上形成分别与各鳍相交的第一栅堆叠和第二栅堆叠，其中，第一穿通阻止层带净负电荷，第二穿通阻止层带净正电荷。
根据本公开的实施例，在鳍状结构位于鳍下方的部分(sub-fin)的侧壁上形成了带电荷的穿通阻止层。穿通阻止层可以在鳍状结构位于鳍下方的部分中引入电子或空穴，并可以增加鳍状结构位于鳍下方的部分中空穴(对于p型器件)或电子(对于n型器件)的电势能，即，在该部分中形成了势垒。于是，这种穿通阻止层可以抑制源漏之间经由鳍状结构位于鳍下方的部分的漏电流。
由于穿通阻止层对穿通效应的抑制，衬底中形成的阱区的顶面可以与鳍的底部之间存在一定距离。于是，阱区中的掺杂剂可以较少地影响鳍，并因此可以降低随机掺杂波动和阈值电压变化。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1～11示出了根据本公开实施例的制造半导体器件的流程图；
图12～17示出了根据本公开另一实施例的制造半导体器件的部分阶段的流程图；以及
图18～19示出了根据本公开又一实施例的制造半导体器件的部分阶段的流程图。
贯穿附图，相同的附图标记表示相同的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提供了一种CMOS器件，包括n型器件和p型器件(例如，FinFET，特别是体FinFET)。n型器件和p型器件均可以包括在衬底上形成的鳍状结构，鳍状结构可以被衬底上形成的隔离层限定出该器件的鳍。具体地，隔离层在衬底上形成为露出一部分鳍状结构，即，隔离层在鳍状结构两侧的衬底上形成。鳍状结构被隔离层露出的部分(即，鳍状结构在隔离层或者具体地在隔离层顶面上方的部分)可以充当该器件的鳍，随后在鳍上形成栅介质层和栅电极层。具体地，可以形成与鳍相交的栅堆叠，栅堆叠包括依次堆叠的栅介质层和栅电极层。
鳍状结构位于鳍下方的部分(sub-fin)被隔离层包围，不能有效地受到栅堆叠的控制，从而源漏区之间可能存在经由该部分的漏电流，即穿通。根据本公开的实施例，在该部分的侧壁上形成带电荷的穿通阻止层。对于n型器件，穿通阻止层可以带净负电荷；而对于p型器件，穿通阻止层可以带净正电荷。穿通阻止层可以在鳍状结构位于鳍下方的部分中引入电子或空穴，并可以增加鳍状结构位于鳍下方的部分中空穴(对于p型器件)或电子(对于n型器件)的电势能，即，在该部分中形成了势垒。于是，这种穿通阻止层可以抑制源漏之间经由鳍状结构位于鳍下方的部分的漏电流。
穿通阻止层可以是绝缘体，从而其中的电荷不能迁移。
穿通阻止层可以是单层或多层的结构。例如，穿通阻止层可以包括电介质层/带电荷层/电介质层的叠层结构。其中，带电荷层可以包括导体或电介质。
本公开可以各种形式呈现，以下将描述其中一些示例。
图1～11示出了根据本公开实施例的制造半导体器件的流程图。
如图1所示，提供衬底1002。该衬底1002可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。另外，衬底1002可以被轻p型掺杂(例如，掺杂浓度低于5E15cm-3)。
在衬底1002中，可以形成n型阱区1002-1，以供随后在其中形成p型器件。例如，可以通过在衬底1002中注入n型杂质如P或As来形成n型阱区1002-1。如果需要，在注入之后还可以进行退火。本领域技术人员能够想到多种方式来形成n型阱，在此不再赘述。
在该示例中，衬底1002的左半侧区域用于形成n型器件(可称作n型器件区域)，而右半侧用于形成p型器件(可称作p型器件区域)。当然，本公开不限于此。CMOS器件中n型器件和p型器件的布局可以根据电路设计而定。
在此需要指出的是，尽管在该示例中以轻p型掺杂的衬底1002为例，但是本公开不限于此。例如，衬底1002可以未有意掺杂。在这种情况下，可以在n型器件区域中形成p型阱，而在p型器件区域中形成n型阱。
随后，可以对衬底1002进行构图，以形成鳍状结构。例如，这可以如下进行。具体地，可以在衬底1002上形成掩模层如光刻胶，该掩模层被构图为与将要形成的鳍状结构相对应的形状1004-1和1004-2，例如长条形(垂直于纸面方向延伸)。然后，如图2所示，可以掩模层1004-1和1004-2为掩模，选择性刻蚀例如反应离子刻蚀(RIE)衬底1002，从而形成鳍状结构F1-1和F2-2(分别用于n型器件和p型器件)。得到的鳍状结构F1-1和F2-2各自的宽度(图中水平方向上的维度)可以在约2～25nm之间。如下所述，该鳍状结构F1-1和F2-2各自的上部(具体地，被隔离层露出的部分)将用作器件的鳍。在此，刻蚀可以进入阱区1002-1，从而鳍状结构F1-2可以包含一部分的阱区。之后，可以去除掩模层1004-1和1004-2。
然后，可以在鳍状结构下部的侧壁上形成带电荷的穿通阻止层。为了确保穿通阻止层形成在鳍状结构位于鳍下方的部分(sub-fin)的侧壁上，形成穿通阻止层的步骤可以结合形成隔离层的步骤一起进行。例如，这可以如下进行。
具体地，如图3所示，可以通过例如淀积，在形成有鳍状结构F1-1和F2-2的衬底1002上形成电介质层1006。例如，该电介质层1006可以包括氮化物(例如，氮化硅)、含碳层或高K层如HfO2，厚度为约0.5～10nm。可以通过等离子处理，使该电介质层1006带电荷。具体地，可以进行表面等离子处理(例如，限于表面处，如距表面约1～2nm之内)。等离子轰击电介质层表面从而在其中产生缺陷态，这种缺陷态可以带负电荷或正电荷。在n型器件区域，则可以使电介质层1006在其中的部分1006-1带净负电荷；而在p型器件区域，则可以使电介质层1006在其中的部分1006-2带净正电荷。在电介质层1006中，净电荷的剂量可以是约1011～1014cm-2。由于电介质层1006是绝缘体，所以其中的电荷不可迁移，即，不会移动到鳍状结构F1-1和F2-2中。
在此，对于n型器件区域和p型器件区域可以不同地进行等离子体处理，以使得电介质层1006位于其中的部分1006-1和1006-2分别带不同的电荷。本领域技术人员知道多种方式来在CMOS工艺中对于n型器件区域和p型器件区域进行不同的处理。例如，在对n型器件区域进行处理时，可以(例如利用光刻胶)遮蔽p型器件区域；而在对p型器件区域进行处理时，可以(例如利用光刻胶)遮蔽n型器件区域。在一示例中，可以对电介质层1006整体进行等离子处理，以使其带净负电荷；然后，可以遮蔽n型器件区域，再对电介质层1006位于p型器件区域中的部分进行等离子处理，以使其带净正电荷。
接着，如图4所示，可以在图3所示的结构上形成隔离层1008。例如，这可以通过在图3所示的结构上淀积电介质材料如氧化物(例如，氧化硅)并对其进行回蚀，来得到隔离层1008。在回蚀之前，可以对淀积的电介质材料进行平坦化处理如化学机械抛光(CMP)或溅射。在回蚀过程中，控制回蚀深度，使得回蚀后的隔离层1008的顶面相对于鳍状结构F1-1和F2-2的顶面凹入。这样，鳍状结构F1-1和F2-2相对于隔离层1008突出的部分随后可以充当器件的鳍F-1和F-2，参见图5。
此后，如图5所示，可以对带电荷的电介质层1006进行选择性刻蚀(例如，在氮化物的情况下，通过热磷酸)。由于选择性刻蚀，电介质层1006被隔离层1008覆盖的部分可以得以保留，从而电介质层1006的顶面与隔离层1008的顶面可以大致持平。因此，电介质层1006仅位于鳍F-1和F-2下方，而没有延伸到鳍F-1和F-2的侧壁上(即，没有延伸超出隔离层的顶面)。在该示例中，电介质层1006-1包括在鳍状结构F1-1位于鳍F-1下方的部分侧壁上延伸的部分以及沿衬底1002的表面延伸的部分，电介质层1006-2包括在鳍状结构F1-2位于鳍F-2下方的部分侧壁上延伸的部分以及沿衬底1002的表面延伸的部分。
这里需要指出的是，鳍状结构中充当鳍的部分以及鳍下方的部分是功能上的划分(具体地，鳍在其侧壁以及可选地还在其顶面上形成沟道，而鳍下方的部分并不形成沟道)，它们在物理上形成为一体。在以下图示中，以虚线示出了这种划分，但是这仅仅是为了使读者在阅读本公开时能够更好地理解本公开的技术，而并非要限制本公开。
电介质层1006中带的电荷可以在鳍状结构位于鳍下方的部分中引入电荷。具体地，带电的电介质层1006可以改变鳍状结构中与之相对应的部分(即，位于鳍下方的部分)中的电势场，这种电势场可以使热产生的电子或空穴拉入或拉出其中，从而使得电子或空穴囤积在鳍状结构的该部分中。例如，电介质层1006-1带净负电荷，则可以在鳍状结构F1-1位于鳍F-1下方的部分中引入空穴，并因此增加该部分中电子的电势能；电介质层1006-2带净正电荷，则可以在鳍状结构F1-2位于鳍F-2下方的部分中引入电子，并因此增加该部分中空穴的电势能。从而，电介质层1006可以导致在鳍状结构位于鳍下方的部分中形成势垒，并因此抑制穿通。在此，将这样的电介质层1006也称作“穿通阻止层”，尽管其并非如常规技术中那样形成于鳍状结构中。在常规技术中，通常通过位于鳍下方的掺杂区来形成穿通阻止层。
有利地，阱区1002-1的顶面低于鳍F-2的底部(或者，隔离层1008的顶面)一定的距离。尽管存在该距离(鳍状结构F1-2中与该距离相对应的部分可以实质上无掺杂或轻掺杂)，但是如上所述，通过带电荷的穿通阻止层1006，仍然可以抑制穿通。而且，由于该距离，可以抑制阱区1002-1中的掺杂剂进入鳍F-2中，从而可以降低随机掺杂波动和阈值电压变化。
在如上所述形成鳍以及穿通阻止层之后，可以进行后继工艺，来完成器件如FinFET的制造。本领域技术人员知道多种方式来制造FinFET，以下仅描述一种示例方式。
具体地，可以在隔离层1008上形成与鳍相交的栅堆叠。例如，这可以如下进行。具体地，如图6(a)和6(b)所示(图6(b)是沿图6(a)中AA′线的截面图)，例如通过淀积，形成牺牲栅介质层1010。例如，牺牲栅介质层1010可以包括氧化物、氮氧化物或者氧化物/氮化物叠层，厚度为约0.8～5nm。在图6(a)和6(b)所示的示例中，仅示出了“∏”形的牺牲栅介质层1010。但是，牺牲栅介质层1010也可以包括在隔离层1008的顶面上延伸的部分。然后，例如通过淀积，形成牺牲栅导体层1012。例如，牺牲栅导体层1012可以包括多晶硅。牺牲栅导体层1012可以完全覆盖鳍，并可以进行平坦化处理例如化学机械抛光(CMP)。之后，对牺牲栅导体层1012进行构图，以形成牺牲栅堆叠。在图6(a)和6(b)的示例中，牺牲栅导体层1012被构图为与鳍F-1和F-2相交(例如，垂直)的条形。根据另一实施例，还可以构图后的牺牲栅导体层1012为掩模，进一步对牺牲栅介质层1010进行构图。图6(a)和6(b)中示出了牺牲栅介质层1010被构图后的情况。
在形成牺牲栅堆叠之后，例如可以牺牲栅堆叠为掩模，进行晕圈(halo)注入和延伸区(extension)注入。
接下来，如7(a)和7(b)所示(图7(b)是沿图7(a)中BB′线的截面图)所示，可以在牺牲栅堆叠的侧壁上形成侧墙1014。例如，可以通过淀积形成厚度约为5-20nm的氮化物，然后对氮化物进行RIE，来形成侧墙1014。本领域技术人员知道多种方式来形成这种侧墙，在此不再赘述。通过控制栅堆叠的高度(例如，将牺牲栅导体1012形成为比较高)，侧墙1020可以基本上不形成于鳍F的侧壁上。
在形成侧墙之后，可以牺牲栅堆叠及侧墙为掩模，进行源/漏(S/D)注入。随后，可以通过退火，激活注入的离子，以形成源/漏区。
在此，还可以应变源/漏技术。具体地，如图8所示，对鳍状结构F1-1和F1-2进行选择性刻蚀(例如，通过TMAH溶液)，使得鳍状结构F1-1和F1-2被牺牲栅堆叠以及侧墙露出的部分可以被选择性去除(图8中只示出了p型器件区域中的情况，n型器件区域中类似)。在选择性去除鳍状结构F1-1和F1-2(例如，Si)的过程中，牺牲栅导体层1012(例如，多晶硅)也可能被部分地去除。之后，如图9所示，可以在鳍状结构F1-1和F1-2上选择性外延半导体层1016。在生长半导体层1016的过程中，可以对其进行原位掺杂，例如，在p型器件区域进行p型掺杂，而在n型器件区域进行n型掺杂，从而分别充当p型器件和n型器件的源区和漏区。半导体层1016的材料可以不同于鳍状结构F1-1和F1-2的材料，从而可以向鳍状结构F1-1和F1-2(特别是，鳍中形成的沟道)施加应力。例如，在n型器件区域，半导体层1016可以包括Si∶C(C的原子百分比为约0.2～2％)以便施加拉应力；在p型器件区域，半导体层1016可以包括SiGe(Ge的原子百分比为约15～75％)以便施加压应力(对于p型器件)。这可以通过在n型器件区域和p型器件区域分别进行外延生成来实现。
然后，如图10所示，可以在图9所示的结构上例如通过淀积，形成层间电介质层1018。该层间电介质层1018例如可以包括氧化物。随后，对该层间电介质层1018进行平坦化处理例如CMP。该CMP可以停止于侧墙1014，从而露出牺牲栅导体层1012。随后，可以通过例如TMAH溶液，选择性去除牺牲栅导体层1012，并可以进一步去除牺牲栅介质层1012，从而在侧墙1018内侧形成了空隙(未示出)。
随后，如图11(a)～11(c)(图11(b)示出了沿图11(a)中AA′线的截面图，图11(c)示出了沿图11(a)中BB′线的截面图)所示，通过在空隙中形成栅介质层1020和栅导体层1022，形成最终的栅堆叠。栅介质层1026可以包括高K栅介质例如HfO2，厚度为约1-5nm。栅导体层1028可以包括金属栅导体。在栅介质层1020和栅导体层1022之间还可以形成功函数调节层(未示出)。
这样，就得到了根据该实施例的CMOS器件。如图11(a)～11(c)所示，该CMOS器件包括n型器件和p型器件。n型器件和p型器件各自均包括在衬底1002上形成的鳍状结构F1-1/F2-2。如上所述，鳍状结构F1-1/F2-2通过隔离层1008被限定为鳍F-1/F-2以及位于鳍F-1/F-2下方的部分。在位于鳍F-1/F-2下方的部分的侧壁上，形成了带电荷的穿通阻止层1006-1/1006-2。栅堆叠(包括栅介质层1020和栅导体层1022)在隔离层1008上形成，且与鳍F-1/F-2相交。n型器件和p型器件各自还包括在鳍F的两端形成的源/漏区1016。
这里需要指出的是，在该示例中，为了方便图示，将n型器件和p型器件各自的栅堆叠示出为一体延伸的条形。但是本公开不限于此。例如，n型器件和p型器件各自的栅堆叠可以分开。
在以上示例中，穿通阻止层1006为单层结构，但是本公开不限于此，多层结构也是可以的。以下将描述一些示例。
图12～16示出了根据本公开另一实施例的制造半导体器件的部分阶段的流程图。在以下，主要描述与上述实施例的不同之处。
如图12所示，在衬底1002上形成鳍状结构F1-1和F1-2。此外，衬底1002可以p型轻掺杂。对此，例如可以参见以上结合图1和2的描述。
在形成有鳍状结构F1-1和F1-2的衬底1002上，可以通过例如淀积，依次形成第一电介质层1006-1、电荷捕获层1006-2、第二电介质层1006-3以及导电层1006-4。例如，第一电介质层1006-1可以包括氧化物、氮氧化物或高K介质(例如HfO2等)，厚度为约0.5～5nm；电荷捕获层1006-2可以包括电介质如氮化物或者导电层如掺杂的多晶硅或金属层，厚度为约1～5nm；第二电介质层1006-3可以包括氧化物、氮氧化物或高K介质(例如HfO2等)，厚度为约0.5～10nm，优选地，第二电介质层1006-3比第一电介质层1006-1要厚；导电层1006-4可以包括掺杂的多晶硅、金属如W、金属氮化物如TiN等，厚度为约1～5nm。
之后，可以在导电层1006-4和p型衬底1002之间施加电压，以便对电荷捕获层1006-2进行充电，从而使其带电。例如，对于n型器件，可以向导电层1006-4施加正电压而向p型衬底1002施加负电压(例如，所施加的电压差可以使p型衬底1002中的电子能够隧穿通过第一电介质层1006-1，但不足以电荷捕获层1006-2中的电子能够隧穿通过第二电介质层1006-3)，从而使p型衬底1002中的电子隧穿通过第一电介质层1006-1而进入电荷捕获层1006-2中，并储存在电荷捕获层1006-2中。在电荷捕获层1006-2中，净电荷的剂量可以是约1011～1014cm-2。而对于p型器件，可以向导电层1006-4施加负电压而向p型衬底1002施加正电压(例如，所施加的电压差可以使电荷捕获层1006-2中的电子能够隧穿通过第一电介质层1006-1，但不足以使导电层1006-4中的电子能够隧穿通过第二电介质层1006-3)，从而使p型衬底1002中的空穴或电荷捕获层1006-2中的电子隧穿通过第一电介质层1006-1而在电荷捕获层1006-2中产生净正电荷或带正电。在电荷捕获层1006-2中，净电荷的剂量可以是约109～1014cm-2。
在此，对于n型器件和p型器件的处理，可以如上所述分别进行。在该示例中，可以先如上所述向导电层1006-4施加正电压而向p型衬底1002施加负电压以便使电荷捕获层1006-2带净负电荷，如图13所示。然后，可以(例如通过光刻胶)遮蔽p型器件区域，并取出n型器件区域上的导电层1006-1。之后，对于p型器件区域，可以如上所述向导电层1006-4施加负电压而向p型衬底1002施加正电压以便使得电荷捕获层1006-2在该区域中的部分带净正电荷，如图14所示。然后，如图15所示，可以选择性去除导电层1006-4的剩余部分。此外，还可以通过离子注入，在p型器件区域中形成n型阱1002-1(例如，掺杂浓度为约1x1017～2x1018cm-3)。
根据另一实施例，可以从导电层1006-4向电荷捕获层1006-2中充电。在该实施例中，第二电介质层1006-3可以比第一电介质层1006-1要薄，例如，第一电介质层1006-1的厚度为约0.5～10nm，第二电介质层1006-3的厚度为约0.5～5nm。
可以在导电层1006-4和p型衬底1002之间施加电压，以便对电荷捕获层1006-2进行充电，从而使其带电。例如，对于n型器件，可以向导电层1006-4施加负电压而向p型衬底1002施加正电压(例如，所施加的电压可以使导电层1006-4中的电子能够隧穿通过第二电介质层1006-3，但不足以使电荷捕获层1006-2中的电子隧穿通过第一电介质层1006-1)，从而使导电层1006-4中的电子隧穿通过第二电介质层1006-3而进入电荷捕获层1006-2中，并储存在电荷捕获层1006-2中。在电荷捕获层1006-2中，净电荷的剂量可以是约1011～1014cm-2。而对于p型器件，可以向导电层1006-4施加正电压而向p型衬底1002施加负电压(例如，所施加的电压差可以使电荷捕获层1006-2中的电子能够隧穿通过第二电介质层1006-3，但不足以使p型衬底1002中的电子隧穿通过第一电介质层1006-1)，从而使电荷捕获层1006-2中的电子隧穿通过第二电介质层1006-3而在电荷捕获层1006-2中产生净正电荷或带正电。在电荷捕获层1006-2中，净电荷的剂量可以是约1011～1014cm-2。
随后的处理可以与上述实施例相同。例如，如图16所示，可以形成隔离层1008，并选择性去除第一电介质层1006-1、电荷捕获层1006-2和第二电介质层1006-3露于隔离层1008之外的部分，如以上结合图4和5所述。接着，可以按上述流程，完成器件的制造，得到如图17所示的器件。在该器件中，穿通阻止层包括第一电介质层1006-1、电荷捕获层1006-2和第二电介质层1006-3的叠层，其中电荷捕获层1006-2带有电荷，而第一电介质层1006-1和第二电介质层1006-3可以防止电荷捕获层1006-2中的电荷迁移。
图18～19示出了根据本公开又一实施例的制造半导体器件的部分阶段的流程图。在以下，主要描述与上述实施例的不同之处。
如图18所示，在p型轻掺杂衬底1002上形成鳍状结构F1-1和F1-2。此外，衬底1002中可以形成有n型阱区1002-1。对此，例如可以参见以上结合图1和2的描述。
在形成有鳍状结构F1的衬底1002上，可以通过例如淀积然后回蚀，形成电介质层1024。例如，电介质层1024可以包括氧化物，厚度为约3～20nm，从而露出鳍状结构F1-1和F1-2的大部分。之后，可以按照以上结合图3～11描述的工艺进行。例如，如图18所示，可以在形成有电介质层1024的衬底1002上形成带电荷的电介质层1006(具体地，在n型器件区域，带净负电荷的1006-1；而在p型器件区域，带净正电荷的1006-2)。当然，带电荷的电介质层也可以如上所述是多层配置。接着，可以按上述流程，完成器件的制造，得到如图19所示的器件。
在该器件中，包括电介质层1024。由于该电介质层1024，使得穿通阻止层1006-1/1006-2(具体地，其横向延伸部分)离之下的衬底1002相对稍远。于是，穿通阻止层1006-1/1006-2在衬底1002表面处导致的电荷(如图19中的“+”、“-”所示)较少，从而可以降低p型器件区域与n型器件区域之间的结泄漏。
根据本公开实施例的晶体管可以应用于各种电子设备。例如，通过集成多个这样的晶体管以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述晶体管的电子设备。电子设备还可以包括与晶体管配合的显示屏幕以及与晶体管配合的无线收发器等部件。这种电子没备例如智能电话、平板电脑(PC)、个人数字助手(PDA)等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述制造晶体管的方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (17)

1.一种互补金属氧化物半导体CMOS器件，包括n型器件和p型器件，其中，n型器件和p型器件各自均包括：
在衬底上形成的鳍状结构；
在衬底上形成的隔离层，其中鳍状结构在隔离层上方的部分充当该n型器件或p型器件的鳍；
在鳍状结构位于鳍下方的部分的侧壁上形成的带电荷的穿通阻止层；以及
在隔离层上形成的与鳍相交的栅堆叠，
其中，对于n型器件，穿通阻止层带净负电荷；对于p型器件，穿通阻止层带净正电荷。
2.根据权利要求1所述的CMOS器件，其中，穿通阻止层是绝缘体。
3.根据权利要求1所述的CMOS器件，其中，穿通阻止层是单层或多层结构。
4.根据权利要求3所述的CMOS器件，其中，穿通阻止层包括电介质层/带电荷层/电介质层的叠层结构。
5.根据权利要求4所述的CMOS器件，其中，带电荷层包括导体或电介质。
6.根据权利要求1所述的CMOS器件，还包括：
在衬底中形成的阱区，其中，阱区的顶面低于鳍的底部一定距离。
7.根据权利要求1所述的CMOS器件，其中，穿通阻止层包括在鳍状结构的侧壁上延伸的部分以及沿衬底的表面延伸的部分。
8.根据权利要求7所述的CMOS器件，其中，穿通阻止层沿衬底的表面延伸的部分通过衬底上形成的电介质层与衬底隔开。
9.根据权利要求1所述的CMOS器件，其中，穿通阻止层中的净电荷剂量为1011～1014cm-2。
10.一种制造互补金属氧化物半导体CMOS器件的方法，包括：
对衬底进行构图，以在n型器件区域中形成针对n型器件的第一鳍状结构且在p型器件区域中形成针对p型器件的第二鳍状结构；
在第一和第二鳍状结构各自的侧壁上分别形成带电荷的第一穿通阻止层和第二穿通阻止层；
在穿通阻止层上形成隔离层，第一鳍状结构被隔离层露出的部分充当该n型器件的鳍，第二鳍状结构被隔离层露出的部分充当该p型器件的鳍；
选择性去除第一和第二穿通阻止层被隔离层露出的部分，从而第一穿通阻止层留于第一鳍状结构位于相应鳍下方的部分的侧壁上，第二穿通阻止层留于第二鳍状结构位于相应鳍下方的部分的侧壁上；以及
在隔离层上形成分别与各鳍相交的第一栅堆叠和第二栅堆叠，
其中，第一穿通阻止层带净负电荷，第二穿通阻止层带净正电荷。
11.根据权利要求10所述的方法，其中，在形成第一和第二鳍状结构之后且在形成第一和第二穿通阻止层之前，该方法还包括：
在形成有第一和第二鳍状结构的衬底上淀积电介质层。
12.根据权利要求10所述的方法，其中，形成第一和第二穿通阻止层包括：
在形成有第一和第二鳍状结构的衬底上淀积电介质层；以及
在n型器件区域和p型器件区域分别对电介质层进行不同的等离子处理，使电介质层在n型器件区域中的部分带负电荷，而电介质层在p型器件区域中的部分带正电荷。
13.根据权利要求10所述的方法，还包括：在衬底中形成阱区，其中，阱区的顶面低于鳍的底部一定距离。
14.根据权利要求13所述的方法，其中，形成第一和第二穿通阻止层包括：
在形成有鳍状结构的衬底上依次形成第一电介质层、电荷捕获层、第二电介质层和导电层；
在n型器件区域和p型器件区域分别在导电层与阱区之间不同地施加电压，以将电荷捕获到电荷捕获层中，使得电荷捕获层在n型器件区域中的部分带负电荷，而电荷捕获层在p型器件区域中的部分带正电荷；以及
去除导电层。
15.一种电子设备，包括由如权利要求1～9中任一项所述的CMOS器件形成的集成电路。
16.根据权利要求15所述的电子设备，还包括：与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。
17.一种芯片系统的制造方法，包括如权利要求10～14中任一项所述的方法。
CN201510745228.8A 2015-11-05 2015-11-05 包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法 Active CN105244353B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510745228.8A CN105244353B (zh) 2015-11-05 2015-11-05 包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法
US15/203,987 US10128244B2 (en) 2015-11-05 2016-07-07 CMOS devices having charged punch-through stopper layer to reduce punch-through and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510745228.8A CN105244353B (zh) 2015-11-05 2015-11-05 包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN105244353A CN105244353A (zh) 2016-01-13
CN105244353B true CN105244353B (zh) 2018-05-25

Family

ID=55041927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510745228.8A Active CN105244353B (zh) 2015-11-05 2015-11-05 包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法

Country Status (2)

Country Link
US (1) US10128244B2 (zh)
CN (1) CN105244353B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374878B (zh) * 2015-11-05 2018-04-13 中国科学院微电子研究所 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法
US9508556B1 (en) * 2016-01-29 2016-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating fin field effect transistor and semiconductor device
US11784239B2 (en) * 2016-12-14 2023-10-10 Intel Corporation Subfin leakage suppression using fixed charge
US10163621B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for FinFET devices
DE102020114813A1 (de) * 2019-10-31 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur und bildungsverfahren für halbleitervorrichtung mit isolierungsstruktur
TWI831954B (zh) * 2020-03-30 2024-02-11 華邦電子股份有限公司 半導體隔離結構及其形成方法
US11276679B2 (en) * 2020-05-19 2022-03-15 Micron Technology, Inc. Semiconductor device and method of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655365A (zh) * 2004-02-10 2005-08-17 三星电子株式会社 鳍型场效应晶体管结构
CN103855015A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN104701168A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101894221B1 (ko) * 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
US9502414B2 (en) * 2015-02-26 2016-11-22 Qualcomm Incorporated Adjacent device isolation
US20170053825A1 (en) * 2015-08-20 2017-02-23 Kang-ill Seo Semiconductor devices having fin field effect transistors with a single liner pattern in a first region and a dual liner pattern in a second region and methods for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655365A (zh) * 2004-02-10 2005-08-17 三星电子株式会社 鳍型场效应晶体管结构
CN103855015A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN104701168A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Also Published As

Publication number Publication date
US10128244B2 (en) 2018-11-13
US20170133378A1 (en) 2017-05-11
CN105244353A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
US11810823B2 (en) Semiconductor arrangements and methods for manufacturing the same
CN105244353B (zh) 包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法
CN111584486B (zh) 具有交错结构的半导体装置及其制造方法及电子设备
US10861748B2 (en) Semiconductor arrangement and method for manufacturing the same
CN104681557B (zh) 半导体装置及其制造方法
CN103855011B (zh) FinFET及其制造方法
CN107887387A (zh) 半导体器件及其制造方法及包括该器件的电子设备
US20140239354A1 (en) FinFETs and Methods for Forming the Same
CN111106111B (zh) 半导体装置及其制造方法及包括该半导体装置的电子设备
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
US20220416047A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus including the semiconductor device
US20150228742A1 (en) Method for manufacturing semiconductor device
CN105789312A (zh) FinFET及其制造方法和包括其的电子设备
WO2017133169A1 (zh) 连接有负电容的多栅FinFET及其制造方法及电子设备
CN106206315B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN105390497A (zh) 包括带电荷体侧墙的cmos器件及其制造方法
US8138559B2 (en) Recessed drift region for HVMOS breakdown improvement
CN105374878B (zh) 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法
CN103811315B (zh) 半导体器件及其制造方法
CN105304718B (zh) 包括带电荷掺杂剂源层的半导体器件及其制造方法
CN105405890B (zh) 包括带电荷体侧墙的半导体器件及其制造方法
CN104681563A (zh) 半导体装置及其制造方法
CN103681332B (zh) 晶体管的形成方法、半导体器件的形成方法
CN103811316B (zh) 半导体器件及其制造方法
CN105702738A (zh) 具有负电容的FinFET及其制造方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant