[go: up one dir, main page]

CN1051878C - 半导体器件及其制造方法和透明导电薄膜的制造方法 - Google Patents

半导体器件及其制造方法和透明导电薄膜的制造方法 Download PDF

Info

Publication number
CN1051878C
CN1051878C CN93116561A CN93116561A CN1051878C CN 1051878 C CN1051878 C CN 1051878C CN 93116561 A CN93116561 A CN 93116561A CN 93116561 A CN93116561 A CN 93116561A CN 1051878 C CN1051878 C CN 1051878C
Authority
CN
China
Prior art keywords
transparent conductive
transistor
conductive oxide
oxide film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN93116561A
Other languages
English (en)
Other versions
CN1089756A (zh
Inventor
村上茜
宫崎稔
崔葆春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1089756A publication Critical patent/CN1089756A/zh
Application granted granted Critical
Publication of CN1051878C publication Critical patent/CN1051878C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/138—Manufacture of transparent electrodes, e.g. transparent conductive oxides [TCO] or indium tin oxide [ITO] electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据一种透明导电薄膜的制造方法，用溅射法，在室温下形成ITO(铟锡氧化物)薄膜之后，在氢气氛中，在适当温度下，比如在高于200℃的温度下，对薄膜进行退火处理。

Description

半导体器件及其制造方法和透明导电薄膜的制造方法
本发明涉及制造透明导电薄膜的方法，以及制造使用透明导电薄膜ITO的液晶显示器、图象传感器或太阳能电池及其类似器件的方法，尤其是能够使ITO具有低电阻并能简化ITO与TFT(薄膜晶体管)相组合时的工艺。
ITO(铟锡氧化物)，由于其透明性和电导性，已广泛应用于太阳能电池、液晶显示器和图象传感器等器件中。特别是在这些领域，往往要求高透明度和低电阻。已采用各种方法来作为ITO的制造方法，例如，溅射法、蒸发法(包括电子束蒸发)、CVD法(尤其是等离子体CVD)、喷涂法、等等。这些方法中，由于溅射法制成的薄膜具有很好的密封性、低电阻和高透明度，因而用得最为广泛。公知的溅射包括DC(直流)溅射和RF(射频)溅射，DC溅射使用直流电源，RF溅射使用高频电源。DC溅射是批量生产中具有优越性。在这种情况下，特别是要获得低电阻薄膜的情况下，常常采用通过加热衬底制造薄膜，或是在室温下制出薄膜后将其在氧气气氛中或大气中退火处理。
但是，在通过加热衬底制备薄膜时会产生下列问题。
首先，存在加热时间和冷却时间的问题。目前，薄膜制造工艺是通过缩短工艺过程所需时间来改进，以提高生产率。另一方面，在上述方法中，薄膜制备时需长时间加热，薄膜制成后需长时间冷却，因此这种方法是不实用的。
其次，现阶段批量生产中普及的溅射设备被设计成大型装置，由于溅射设备大，更难以使被加热的衬底的温度均匀分布。如果衬底不能均匀加热，就会出现电阻值和膜厚度不均匀，因此，这种薄膜难以应用到半导体器件中。
为了获得低电阻的ITO薄膜，实际上已对室温下制成的薄膜在大气中或氧气气氛中进行退火处理。
近来，使用TFT(薄膜晶体管)的有源矩阵液晶显示器和接触型图象传感器已很普及。用于这种液晶显示器的薄膜的制造方法是，在绝缘衬底上制备TFT元件，然后形成ITO薄膜作为图象电极。同时，将TFT的漏(源)极接至ITO。
TFT形成之后，通常要在氢气中退火处理，以减少半导体沟道部分的悬空键，因为这样形成的半导体有许多这样的缺陷且其电气特性不良。因此，工艺过程以下列顺序进行：制备TFT—在氢气中退火处理—在室温下制备ITO—在大气(氧气)中退火处理。
然而，对于TFT液晶显示器或类似器件来说，TFT元件制成后要在氢气中进行退火处理，而在室温下制成ITO后如上所述要在大气(氧气)中进行退火处理，退火处理必须进行两次。此外，TFT元件的性能因在大气(氧气)中进行退火处理而下降，并因此会出现迁移率降低和响应锐度(sharpness of response)变劣等问题。
为解决上述问题，根据本发明的透明导电薄膜的制造方法的特征在于，采用溅射法、电子束蒸发法，等离子体化学汽相淀积法或离子电镀法，在不对衬底特别加热的情况下，在0至100℃的温度下，在绝缘衬底上形成透明导电氧化物薄膜(例如，一种ITO(铟锡氧化物)薄膜、氧化锌薄膜和氧化锡薄膜)后，在高于200℃，较好的是在200至400℃，最好是在230至380℃温度下，在氢含量为95％或更高的氢气气氛中，对此透明导电氧化物薄膜进行退火处理，并且，进一步的特征在于，透明导电氧化物薄膜在室温形成之后但在氢气中退火处理之前要进行构图处理。退火处理时间为0.5至30小时，最好是1至5小时。当然，退火时间是通过对批量生产效率、TFT的成本和特性总体考虑来确定的。在衬底上形成的TFI(薄膜晶体管)用在液晶电—光器件或接触型图象传感器或类似器件中的情况下，根据本发明的透明导电薄膜的制造方法的特征在于，在绝缘衬底上形成TFT之后，再在绝缘衬底上形成透明导电氧化物薄膜(例如，ITO薄膜、氧化锌薄膜、或氧化锡薄膜)，然后将TFT和透明导电氧化物薄膜在含氢气气氛中进行处理。特别是，当衬底上形成TFT时，透明导电氧化物薄膜的构图处理步骤应在透明导电氧化物薄膜的形成步骤与TFT和透明导电氧化物薄膜在氢气氛中进行处理的步骤之间进行。在这种情况下，如果在高于200℃，较好的是在200至400℃，最好是在230至380℃的温度下，对TFT和透明导电氧化物薄膜在含氢气氛中进行处理，能获得更好的效果。TFT(薄膜晶体管)包含非单晶半导体。
本发明的退火处理温度具有超过200℃的限制，不过，很明显，该温度不能超过衬底等可承受的温度(耐热温度)。
特别是，在本发明中，当采用具有形成于半导体区的栅极的顶栅型TFT(top gate type TFT)时，能获得显著的特性。在顶栅型TFT中，在TFT形成之后形成一个层间绝缘体，然后选择性地形成一层透明导电薄膜。通常，在层间绝缘体形成之后，形成连接TFT和透明导电薄膜的金属电极布线。另一方面，本发明显示出更有效地结构特性，它包括形成层间绝缘体、选择性地形成透明导电薄膜、及此后形成金属电极布线的工艺。本发明在用这种工艺制造的半导体器件中也是有效的。尤其是在这种情况下，希望所述电极布线的上表面包括主要由铝组成的材料，而与ITO接触的下表面由铬和氮化钛之类的材料构成，它能与ITO良好接触。
在这种结构中，若要进行上述的氢退火，通过接触空气的铝对氢气的催化作用，可使氢在例如250至350℃的低温下被激活。因此，本发明的氢退火的效果有明显改进，对于此效果的详细说明如下。其结果是，能获得具有低电阻的透明ITO薄膜。在400℃或更低的温度下不使用铝而要获得同样的效果，必须使用氢等离子体，但在那种情况下应使用等离子体处理装置。不仅此装置的造价而且处理能力也受到很大限制。由于等离子体不仅对ITO薄膜损害大，而且对TF管类器件的损害也大，因此不希望用等离子体。
在形成层间绝缘体之后形成ITO薄膜并象前面所述形成金属电极布线的情况下，至少在接触ITO薄膜的部分(所述电极布线的上表面)不能用铝，而且效果变差，因为铝不暴露在空气中。不过，与全部不用铝的方法相比，能获得足够的效果。同样，即使所述的金属电极布线完全不用铝，只要用铝作栅电极电能获得明显的效果。
图1是退火温度与电阻率之间的关系图；
图2(A)至2(C)是随退火温度的变化波长与透射率之间的关系图；
图3是退火温度与蚀刻速率的关系图；
图4(A)和4(B)是随退火温度的变化波长与透射率之间的关系图；
图5(A)和5(B)是随退火温度的变化退火时间与透射率之间的关系图；
图6是随氧分压的变化退火温度与电阻率之间的关系图；
图7是随溅射压力的变化退火温度与电阻率之间的关系图；
图8是随溅射电流的变化退火温度与电阻率之间的关系图；
图9(A)至9(E)是液晶显示器元件部分的制造方法的剖面图。
下面结合附图说明本发明的优选实施例。
首先，说明本发明的效果。
图1显示出在0至100℃温度下用DC溅射或RF溅射法形成ITO薄膜之后的退火处理的结果。图1中，横座标表示退火温度，纵座标表示薄膜的电阻率。退火时间设定为60分钟。如图1所示，当退火温度超过200℃左右时，在氢(H2)气氛中退火处理比在氮(N2)气氛中处理具有更小的电阻率。而且，在N2气氛中退火后的薄膜的电阻率大于刚形成的薄膜的电阻率。另一方面，在H2气氛中退火后的薄膜的电阻率较小。
图2(A)至2(C)解释了退火温度与光透射率之间的关系。在这种情况下，退火时间设定为60分钟。
如图2(A)所示，在N2气氛和H2气氛中通过150℃的退火处理，透射率没有改善。另一方面，如图2(B)和2(C)所示，通过300℃和400℃的退火处理，透射率特别是短波长侧的透射率有所改善，并获得了高的透射率。尤其是用H2退火处理获得了明显的效果。
图3是退火温度与刻蚀速率之间的关系图。正如图3所示，当退火处理温度超过约200℃时，在H2气氛和N2气氛两种情况下进行退火处理，刻蚀速率大大降低。因此，ITO的构图处理最好在退火处理(高于200℃)之前进行。
图4(A)和4(B)是透射率与在H2气氛中的退火时间之间的关系图。如图4所示，退火处理约1小时就能获得足够的效果，并且即使退火处理的时间在1小时以上不会得到更强的效果。这就是说，1小时左右的退火处理时间是足够的。
图5(A)和5(B)是透射率与在H2气氛中的退火时间之间的关系图。如图5(A)所示，在150℃温度下退火处理，对长波长侧和短波长侧均无改善。另一方面，如图5(B)所示，在300℃下退火处理，对长波长侧和短波长侧均有改善。退火时间在半小时左右是有效果的，并且在这种情况下1小时左右的退火时间似乎是足够的。
本发明也适用于其它实施例，这些实施例将在下面描述。
在本发明中，在TFT形成之后形成ITO的情况下，工艺按下列顺序进行：形成TFT元件—形成ITO—氢退火处理，而通常所需的在氧气氛(空气)中的退火处理步骤可以省去。
下面结合各种实施例详细描述本发明。
实施例1
本实施例是关于在制造一个简单矩阵液晶显示器(STN)时的ITO的形成。
用CVD(化学汽相淀积)法在尺寸为300×200的抛光钠钙玻璃上形成厚度为200埃的SiO2薄膜作为钠阻挡层。接着，用DC(直流)磁控溅射法形成一层ITO薄膜。这时的条件如下：本底压力7×10-6乇，氧分压5×10-5乇，溅射压力5×10-3乇，溅射电流1.5安。所形成的薄膜厚度为1500埃，薄膜电阻为45欧姆/口，电阻率为6.8×10-4欧姆·厘米。使用普通市售的刻蚀剂使薄膜构图，以获得640个电极图形(SEG侧)和480个电极图形(COM侧)。然后，在氢气氛中进行退火处理。此时的条件如下：退火温度为300℃，退火时间为60分钟。结果，电阻率为3.0×10-4Ω-cm，薄膜电阻为20欧姆/口。水洗这些加工后的衬底。然后用印刷法涂敷一层厚度为500埃的聚酰亚胺薄膜作为调整(orienting)薄膜。
紧接着，用棉布摩擦处理聚酰亚胺薄膜的表面，在衬底的COM侧分散一层6微米的树脂隔离层，并用丝网印刷法在衬底的SEG侧印刷环氧基热固性粘结剂。然后使这些衬底彼此相连，并在这些衬底之间的间隙中注入液晶。随后，装入极化器，并连接好电路，这样就制成了液晶显示器。正如本实施例所述的，通过在室温下形成IIO薄膜，可使工艺流程时间缩短，并使生产率得到提高。此外，由于在室温下形成薄膜，可使刻蚀时间缩短，并且通过随后进行的氢退火处理可以使薄膜电阻减小。这对防止所加信号的环绕(rounding)是非常重要的。
实施例2
该实施例中将描述在本发明的ITO薄膜制造方法中薄膜形成时的氧分压、溅射压力和溅射电流。
图6是随氧分压(以对溅射压力的比例表示)的变化退火温度与电阻率之间的关系图。在氢气氛中，在溅射压力为3×10-3乇和溅射电流为1.5安的条件下，在60分钟的退火时间内进行测式。
如图6所示，退火处理之前薄膜电阻随氧分压的变化而急剧波动，而在高于200℃并低于400℃的温度下对薄膜进行退火处理可使薄膜电阻的波动减小。这就是说，用本发明大大拓宽了ITO薄膜形成工艺的范围。
图7是随溅射压力的变化退火温度与电阻率之间的关系图。此时的条件如下：退火时间为60分钟，氢气氛，氧分压为3％，溅射电流为1.5安。
如图7所示，在退火处理之前，薄膜的电阻随溅射压力的改变而急剧波动。而对在溅射压力为3至6×10-3乇下制成的薄膜，通过高于200℃且低于400℃的温度下的退火处理，其电阳较小且波动也小。
图8是随着溅射电流的变化退火温度与电阻率之间的关系图。此时的条件如下：退火时间为60分钟，氢气氛，氧分压为3％，溅射压力为3×10-3乇。
如图8所示，在超过200℃的温度下对薄膜进行退火处理，薄膜电阻值减小了，而且与溅射电流的依赖关系也减弱了。本发明的氢退火处理也大大拓宽了溅射电流的工艺范围。
实施例3
本实施例的详细条件与本申请的发明人申请的日本专利申请NO.4-30220所述的条件基本相同，因而对此不做详细说明。首先，用日本电气玻璃公司(Nippon Electric GlassCorporation)生产的N-O玻璃作为衬底，并用溅射法、等离子体CVD法或低压CVD法形成厚度为100至800毫微米(nm)的氧化硅薄膜作为保护层(Sealer)。用等离子体CVD法在氧化硅薄膜上形成厚度为20至100毫微米的非晶硅涂层，并在600℃温度下在氮气氛中退火处理12至72小时使其晶化。将制成品构图，形成岛状半导体区(用于N沟道TFT和P沟道TFT)，并用溅射法淀积厚度为50至200毫微米的栅极氧化物薄膜。
紧接着，用溅射法或电子束蒸发法形成一层铝薄膜，并构图，以形成栅电极/布线，通过该工艺，TFT的外形就形成了。
进一步，在电解液中给栅电极/布线通入电流，使其经过阳极氧化而形成氧化铝薄膜。阳极氧化条件采用由本申请的发明人申请的日本专利申请NO.4-30220中所述的条件。
然后，在栅极氧化物薄膜中形成电极形成孔，用铬形成布线，尔后加电流。此时，电位差设定为30至100伏，最好是35至50伏。在这种情况下，由于电流的自热和电迁移作用而使半导体区退火。
接着，对栅电极加负电压。加到栅电极上的电压为-30至-100伏，最好为-35至-50伏。该状态持续1小时。并且，在给栅电极加负电压的过程中，用波长为300至350毫微米(例如，功率密度设定为100至300mW/cm2)的紫外光从衬底背面进行照射。
例如，甚至在象钠离子这样的可移动离子在半导体区中被排出时，这些离子也能通过施加电压被清除。此外，电场的存在使自由氢离子在半导体区中流动，并被半导体(硅)中的悬空键俘获，这类悬空键因此便终止了。这种效应描述于待审查的日本专利申请NO.3-19694。该申请公开了改善大块半导体中的缺陷的可能性，但未说明栅绝缘薄膜和半导体区之间的界面的改进，而这一点对于绝缘栅型半导体元件(包含电容器)而言是很重要的。此外，如上所述的紫外光照射，对于只用加电压难以除去的那些缺陷(的消除)是有效的。
然后，用离子注入法形成N型掺杂区(源、漏)和P型掺杂区。该工艺用公知的CMOS技术完成。
随后，进行激光退火处理，接着象正常情况那样用氧化硅的溅射薄膜形成法制备一层绝缘体。此后，用公知的光刻照相法形成电极孔，让半导体区或栅电极/布线的表面露出，最好，选择性地形成第二金属涂敷薄膜(铝或铬)，用它作为电极/布线。此后，形成ITO薄膜，进行构图处理，并在氢气氛中在250至450℃温度下退火处理30分钟至3小时(本实施例中退火1小时)，然后将氢掺入半导体区中，以降低晶格缺陷(悬空键等)，并降低ITO的电阻，这样可改善光透射性。在实施例3中，使用了N-O玻璃，但也可以用人造石英玻璃代替。
实施例4
图9示出的是按本发明形成一个有源矩阵的例子。用Con.ing(康宁)7059玻璃衬底(厚1.1mm、300×400mm)作绝缘衬底1。用等离子体CVD法在此衬底的全表面上形成厚度为5至50nm，最好是5至20nm的氮化硅薄膜2。与此类似，专利申请NO.平(hei)3-238710和3-238714中描述了用氮化硅薄膜或氧化铝薄膜复盖衬底并将其制成阻挡层的技术。
形成厚度为100至300nm的氧化硅薄膜作为基底氧化物薄膜(base oxide film)3。氧化物薄膜可以通过溅射法在氧气氛中形成，或者是通过用等离子体CVD法分解淀积TEOS(四乙基原硅酸盐)形成的薄膜在450至650℃温度下退火处理而形成。
然后，用等离子体CVD法或LPCVD法淀积厚度为30至150nm，最好是50至100nm的非晶型硅薄膜4。此外，用等离子体CVD法形成厚度为20至100nm，最好是50至70nm的氧化硅或氮化硅薄膜作为保护层5。用400nm或更短波长的脉冲激光照射，例如，用KrF激光(248nm)照射，可使硅薄膜4的结晶特性改善。这里，激光的能量密度最好为200至350mJ/cm2。照射次数最好是1至20次。至此的工艺过程示于图9(A)。可以在600℃温度下经过24至72小时的退火处理使衬底结晶，来代替用激光改善结晶特性。
随后，除去保护层，并使硅薄膜构图，以获得结晶半导体岛形区6。用等离子体CVD法分解淀积TEOS，并接着在450至650℃温度下退火处理形成栅极氧化物薄膜7(栅绝缘层)，或者用溅射法在氧气氛中形成此薄膜7。特别是在用第一种方法时，处理过程中的温度会使衬底变形或收缩，从而使后面的工艺中的掩模对准变得困难。如果使用大面积衬底，应慎重使用。衬底的温度可以是150℃或更低。希望在300至450℃最好在350至400℃温度下在氢中进行退火处理，以便通过减少薄膜中的悬空键或类似缺陷来降低固定电荷效应。
用电子束蒸发法形成厚度为200nm至5μm的铝薄膜，并构图。形成的栅电极8如图9(B)所示。将衬底浸入电解液中，并使电流通过栅电极，以使周围形成阳极氧化薄膜9。阳极氧化的详细条件记载于由本发明人和他人发明的专利申请NO.平4-30220、4-38637和4-54322中。在本实施例中，阳极氧化膜的厚度为200至230nm。
此后，用栅电极部分(栅电极和围绕它的阳极氧化薄膜)作掩模，向TFT的岛状硅薄膜注入杂质。这里，用磷化氢(PH3)作杂质气体注入磷，磷的剂量为2至8×1015cm-2，为构成P型掺杂区，可用乙硼烷(B2H6)作为掺杂气体。
然后，如图9(C)所示，通过KrF激发物激光(波长248nm，脉宽20nsec)照射，使晶性由于掺杂而受到损坏的部分的结晶特性改善。激光的能量密度为200至400ml/cm2，最好是250至300mJ/cm2。其结果是，形成了N型区10和11。该区的薄膜电阻为200至800欧姆/口。
此后，如图9(D)所示，形成复盖栅电极的氧化硅层间绝缘体12，并在部分层间绝缘体上形成ITO的象素13。用DC溅射法淀积ITO，且最好在衬底不加热的情况下进行。由于等离子体加热，衬底温度可达到50至100℃。不过，可以用强制冷却衬底的方法使衬底温度冷却至50℃或更低。淀积ITO之后，按象素形状构图。然后在层间绝缘体中形成连接孔，并用溅射法顺序形成厚度为5至500m的铬薄膜和厚度为200至1000nm的铝薄膜。将此多层薄膜构图，并形成图9(E)所示的电极·布线14·15。电极14和15中至少有一个连到ITO，从而使TFT的至少一个杂质区与ITO连接。正如从图中看到的，由于电极15与ITO薄膜13连接的部分是用铬薄膜16构成的，因而接触良好。如果用氮化钛代替铬，能获得同样好的接触。尽管铬和氮具有高电阻，但上层的铝具有低电阻，布线的电阻作为整体可控制得较低。可用单导电层替代这种多层，此多层或单层与ITO的上表面连接。
在该条件下，将衬底置于大气压力的99.9％氢中。在250至400℃，最好在350℃对结晶半导体区和ITO进行30至60分钟的退火处理，以完成硅的氢化和ITO薄膜13的氢退火。
如上所述，按照本发明，可提高生产率，并且，在通常的ITO形成法中不采用的室温条件下形成薄膜之后，用新发明的氢退火处理能制成具有高透射率的透明导电薄膜。此外，薄膜具有良好的构图特性。而且在这种情况下同时形成ITO薄膜和TFT元件，因此可减少工艺步骤，并可提高生产率。

Claims (59)

1、一种半导体器件的制造方法，包括下列步骤：
在绝缘衬底上形成晶体管；
在所述绝缘衬底上形成供电光器件用的透明导电氧化物薄膜；和
在高于200℃但低于400℃的温度下，于含氢气氛中加热所述晶体管和所述透明导电氧化物薄膜。
2、按权利要求1的方法，其中，所述的处理步骤是在高于200℃的温度下进行的。
3、按权利要求2的方法，还包括在所述处理步骤之前使所述透明导电氧化物薄膜构图的步骤。
4、按权利要求1的方法，其中，所述透明导电氧化物薄膜包含由从铟锡氧化物、氧化锌和氧化锡组成的材料组中选出的一种材料。
5、按权利要求1的方法，其中，所述气氛含氢浓度为95％或更高。
6、按权利要求1的方法，其中，所述晶体管是包含非单晶半导体薄膜晶体管。
7、一种半导体器件的制造方法，包括下列步骤：
在绝缘衬底上形成包含单晶半导体区域的晶体管，在所述区域上形成栅绝缘层，并在所述栅绝缘层上形成栅电极；
形成覆盖所述电极的层间绝缘体；
在所述层间绝缘体的一部分上形成供电光器件用的透明导电氧化物薄膜；以及
在含氢气氛中在高于200和低于400℃的温度下对所述晶体管和所述透明导电氧化物薄膜进行退火处理。
8、按权利要求7的方法，其中，所述导电层为单层或多层。
9、按权利要求7的方法，其中，所述导电层包括下层和上层，下层包含铬或氮化钛，上层位于下层之上并包含铝。
10、按权利要求7的方法，其中，所述退火处理是在250至400℃温度下进行的。
11、按权利要求7的方法，其中，所述透明导电氧化物薄膜包含从铟锡氧化物、氧化锌和氧化锡组成的材料组中选出的一种材料。
12.一种制造半导体器件的方法，包括下列步骤：
在绝缘衬底上形成半导体晶体管；
在所述绝缘衬底上形成电光器件用的透明导电氧化膜；以及
在含氢气氛中加热所述晶体管和所述透明导电氧化膜30分钟至30小时，以同时在晶体管里中和悬空键和增强透明导电氧化膜的导电率。
13.根据权利要求12的方法，其特征在于，所述加热步骤是在不高于380℃的温度下进行的。
14.根据权利要求13的方法，其特征在于，在所述加热步骤前，它还包括将所述透明导电氧化膜构图的步骤。
15.根据权利要求12的方法，其特征在于，所述透明导电氧化膜包括由铟锡氧化物、氧化锌和氧化锡组成的组合中选出的一种材料。
16.根据权利要求12的方法，其特征在于，所述气氛包括浓度在95％或以上的氢气。
17.根据权利要求12的方法，其特征在于，所述晶体管是一个包括非单晶半导体的薄膜晶体管。
18.一种制造半导体器件的方法，包括下列步骤：
在绝缘衬底上形成半导体晶体管；
在所述绝缘衬底上形成电光器件用的透明导电氧化膜；
将所述透明导电氧化膜构图；以及然后
加热所述晶体管和所述透明导电氧化膜，以同时中和晶体管中的悬空键和增强透明导电氧化膜的导电率。
19.根据权利要求18的方法，其特征在于，所述加热步骤是在不高于380℃的温度下进行的。
20.根据权利要求18的方法，其特征在于，所述透明导电氧化膜包括由铟锡氧化物、氧化锌和氧化锡组成的组合中选出一种材料。
21.根据权利要求18的方法，其特征在于，所述气氛包括浓度在95％或以上的氢气。
22.根据权利要求18的方法，其特征在于，所述晶体管是一包括非单晶半导体的薄膜晶体管。
23.一种制造半导体器件的方法，包括下列步骤：
在绝缘衬底上形成具有半导体层的晶体管；
在所述绝缘衬底上形成电光器件用的透明导电氧化膜；以及
在含氢气氛中加热所述晶体管和所述透明导电氧化膜，以在高于200℃但低于400℃的温度下使氢进入半导体层。
24.根据权利要求23的方法，其特征在于，所述加热步骤是在不高于380℃的温度下进行的。
25.根据权利要求24的方法，其特征在于，在所述加热步骤前还包括所述透明导电氧化膜的构图步骤。
26.根据权利要求23的方法，其特征在于，所述透明氧化膜包括由铟锡氧化物、氧化锌和氧化锡组成的组合中选出的一种材料。
27.根据权利要求23的方法，其特征在于，所述气氛包括浓度为95％或更高的氢气。
28.根据权利要求23的方法，其特征在于，所述晶体管是一个包括非单晶半导体的薄膜晶体管。
29.一种制造半导体器件的方法，包括下列步骤：
形成一晶体管，包括：在绝缘衬底上的结晶半导体区、在所述区上的栅绝缘层和所述栅绝缘层上的栅电极；
在所述栅电极上形成层间绝缘体；
在所述层间绝缘体上形成电光器件用的透明导电氧化膜；
将所述透明导电氧化膜构图；以及然后
在温度高于200℃和低于400℃下的含氢气氛中将所述晶体管和所述透明导电氧化膜退火。
30.根据权利要求29的方法，其特征在于，
连接到所述晶体管和/或透明导电氧化膜的导电层包括下层和上层，下层包括由铬和氮化钛中选出的一种材料，而上层设置在所述下层上且包括铝。
31.根据权利要求29的方法，其特征在于，所述退火是在250°至380℃的温度下进行的。
32.根据权利要求29的方法，其特征在于，所述透明导电氧化膜包括由铟锡氧化物、氧化锌和氧化锡组成的组合中选出的一种材料。
33.一种制造半导体器件的方法，包括：
形成一半导体晶体管，包括：在绝缘衬底上的结晶半导体区、在所述区上的栅绝缘层和在所述栅绝缘层上的栅电极；
在所述栅电极上形成层间绝缘体；
在所述层间绝缘体上形成电光器件用的透明导电氧化膜；
将所述透明导电氧化膜构图；以及然后
在含氢气氛中将所述晶体管和所述透明导电氧化膜退火30分钟至30小时，以同时中和晶体管里的悬空键和加强透明导电氧化膜的导电率。
34.根据权利要求33的方法，其特征在于，连接到所述晶体管和/或透明导电氧化膜的导电层包括下层、设置在所述下层上的上层、下层包括由铬和氮化钛组成的组合中选出的一种材料，而上层包括铝。
35.根据权利要求33的方法，其特征在于，所述退火是在250℃至380℃的温度下进行的。
36.根据权利要求33的方法，其特征在于，所述透明导电氧化膜包括由铟锡氧化物、氧化锌和氧化锡组成的组合中选出的一种材料。
37.一种制造半导体器件的方法，包括下列步骤：
形成半导体晶体管，它包括：在绝缘衬底上的结晶半导体区，在所述区上的栅绝缘层和在所述栅绝缘层上的栅电极；
在所述栅电极上形成层间绝缘体；
在所述层间绝缘体上形成电光器件用的透明导电氧化膜；
将所述透明导电氧化膜构图；以及然后
将所述晶体管和所述透明导电氧化膜退火，以同时中和晶体管里的悬空键和加强透明导电氧化膜的导电率。
38.根据权利要求37的方法，其特征在于，连接到所述晶体管和/或透明导电氧化膜的导电层包括下层和设置在所述下层的上层，下层包括由铬和氮化钛组成的组合中选出的一种材料，上层包括铝。
39.根据权利要求37的方法，其特征在于，所述退火是在250℃至380℃的温度下进行的。
40.根据权利要求37的方法，其特征在于，所述透明导电氧化膜包括由铟锡氧化物、氧化锌和氧化锡组成的组合中选出的一种材料。
41.一种制造半导体器件的方法，包括下列步骤：
形成具有半导体层的晶体管，它包括：在绝缘衬底上的结晶半导体区，在所述区上的栅绝缘层和在所述栅绝缘层上的栅电极；
在所述栅电极上形成层间绝缘体；
在所述层间绝缘体上形成电光器件用的透明导电氧化膜；
将所述透明透电氧化膜构图；以及然后
在含氢的气氛中将所述晶体管和所述透明导电氧化膜退火，使氢在高于200℃和低于400℃的温度下进入半导体层。
42.根据权利要求41的方法，其特征在于，连接到所述晶体管和/或透明导电氧化膜的导电层包括下层和设置在所述下层的上层，下层包括由铬和氮化钛组成的组合中选出的一种材料，而上层包括铝。
43.根据权利要求41的方法，其特征在于，所述退火是在250℃至380℃的温度下进行的。
44.根据权利要求41的方法，其特征在于，所述透明导电氧化膜包括由铟锡氧化物、氧化锌和氧化锡组成的组合中选出的一种材料。
45.一种制造半导体器件的方法，包括下列步骤：
在衬底上制备薄膜半导体晶体管；
在所述衬底上形成电光器件用的透明导电氧化物电极，所述电极被连接到所述薄膜晶体管，它是在0℃至100℃的温度下用溅射、电子束蒸发或等离子化学汽相沉积法形成的；以及
同时加热所述晶体管和所述电极30分钟至3小时。
46.根据权利要求45的方法，其特征在于，所述加热是在氢中进行。
47.根据权利要求45的方法，其特征在于，所述加热是在250℃至380℃下进行。
48.根据权利要求45的方法，其特征在于，它在所述加热之前还包括所述电极的构图步骤。
49.根据权利要求45的方法，其特征在于，所述透明导电氧化物包括一象素电极。
50.一种制造半导体器件的方法，包括下列步骤：
在衬底上制备一半导体薄膜晶体管；
在所述衬底上形成电光器件用的透明导电氧化电极，所述电极被连接到所述薄膜晶体管，并在0℃至100℃的温度下用溅射、电子束蒸发或等离子化学汽相沉积法形成；以及
加热所述电极，以同时中和晶体管里的悬空键和加强透明导电氧化膜的导电率。
51.根据权利要求50的方法，其特征在于，所述加热是在氢中进行的。
52.根据权利要求50的方法，其特征在于，所述加热是在250℃至380℃下进行的。
53.根据权利要求50的方法，其特征在于，在所述加热之前它还包括所述电极的构图步骤。
54.根据权利要求50的方法，其特征在于，所述透明导电氧化物包括象素电极。
55.一种制造半导体器件的方法，包括下列步骤：
在衬底上制备一具有半导体层的薄膜晶体管；
在所述衬底上形成电光器件用的透明导电氧化电极，所述电极被连接到所述薄膜晶体管，并在0℃至100℃的温度下用溅射、电子束蒸发或等离子化学汽相沉积法形成；以及
在200至400℃下加热所述晶体管和所述电极。
56.根据权利要求55的方法，其特征在于，所述加热是在氢中进行的。
57.根据权利要求55的方法，其特征在于，所述加热是在250℃至380℃下进行的。
58.根据权利要求55的方法，其特征在于，在所述加热之前还包括所述电极的构图步骤。
59.根据权利要求55的方法，其特征在于，所述透明导电氧化物包括象素电极。
CN93116561A 1992-07-21 1993-07-21 半导体器件及其制造方法和透明导电薄膜的制造方法 Expired - Fee Related CN1051878C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP215389/1992 1992-07-21
JP215389/92 1992-07-21
JP21538992 1992-07-21
JP315502/92 1992-09-12
JP31550292A JP3202362B2 (ja) 1992-07-21 1992-09-12 半導体装置の作製方法
JP315502/1992 1992-09-12

Publications (2)

Publication Number Publication Date
CN1089756A CN1089756A (zh) 1994-07-20
CN1051878C true CN1051878C (zh) 2000-04-26

Family

ID=26520850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93116561A Expired - Fee Related CN1051878C (zh) 1992-07-21 1993-07-21 半导体器件及其制造方法和透明导电薄膜的制造方法

Country Status (4)

Country Link
US (1) US5677240A (zh)
JP (1) JP3202362B2 (zh)
KR (1) KR0168692B1 (zh)
CN (1) CN1051878C (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5840620A (en) * 1994-06-15 1998-11-24 Seager; Carleton H. Method for restoring the resistance of indium oxide semiconductors after heating while in sealed structures
US6853083B1 (en) 1995-03-24 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transfer, organic electroluminescence display device and manufacturing method of the same
US6652922B1 (en) * 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JPH09258247A (ja) * 1996-03-26 1997-10-03 Sharp Corp 液晶表示装置の製造方法および成膜装置
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
AU1821597A (en) * 1996-12-27 1998-07-31 Radiant Technologies, Inc. Method for restoring the resistance of indium oxide semiconductors after heatingwhile in sealed structures
US6326226B1 (en) * 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US6080607A (en) * 1998-05-26 2000-06-27 National Science Council Method for manufacturing a transistor having a low leakage current
US6524662B2 (en) 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
JP2000282225A (ja) * 1999-04-01 2000-10-10 Nippon Sheet Glass Co Ltd 透明導電膜形成方法及び該方法より形成された透明導電膜
US6303411B1 (en) * 1999-05-03 2001-10-16 Vortek Industries Ltd. Spatially resolved temperature measurement and irradiance control
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US6414342B1 (en) * 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US6568978B2 (en) * 2000-03-31 2003-05-27 Sharp Kabushiki Kaisha Electrode substrate, method for producing the same, and display device including the same
JP3651360B2 (ja) * 2000-05-19 2005-05-25 株式会社村田製作所 電極膜の形成方法
US6677062B2 (en) * 2000-07-19 2004-01-13 Matsushita Electric Industrial Co., Ltd. Substrate with an electrode and method of producing the same
US6404452B1 (en) 2000-08-03 2002-06-11 Axiohm Transaction Solutions, Inc. Auxiliary control device for managing printing in a thermal printer
US6509204B2 (en) 2001-01-29 2003-01-21 Xoptix, Inc. Transparent solar cell and method of fabrication
AU2002259152A1 (en) 2001-05-08 2002-11-18 Bp Corporation North America Inc. Improved photovoltaic device
US20030081906A1 (en) * 2001-10-26 2003-05-01 Filhaber John F. Direct bonding of optical components
JP3880568B2 (ja) 2002-10-25 2007-02-14 鹿児島日本電気株式会社 液晶表示装置の製造方法
JP4988202B2 (ja) 2002-12-20 2012-08-01 マトソン テクノロジー カナダ インコーポレイテッド 工作物の支持及び熱処理の方法とシステム
KR101099927B1 (ko) * 2003-05-20 2011-12-28 이데미쓰 고산 가부시키가이샤 비정질 투명 도전막, 그 원료 스퍼터링 타겟, 비정질 투명 전극 기판, 그 제조방법, 및 디스플레이용 컬러 필터
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
KR100811003B1 (ko) * 2005-11-30 2008-03-11 인제대학교 산학협력단 화장실 출입구 시야 차단장치
JP5047516B2 (ja) 2006-03-23 2012-10-10 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
WO2008058397A1 (en) 2006-11-15 2008-05-22 Mattson Technology Canada, Inc. Systems and methods for supporting a workpiece during heat-treating
JP4547501B2 (ja) * 2007-01-25 2010-09-22 防衛省技術研究本部長 透明導電性材料の導電率制御法、デバイス作製法及びデバイス
US7517783B2 (en) * 2007-02-13 2009-04-14 Micron Technology, Inc. Molybdenum-doped indium oxide structures and methods
JP5718809B2 (ja) 2008-05-16 2015-05-13 マトソン テクノロジー、インコーポレイテッド 加工品の破壊を防止する方法および装置
JP4966924B2 (ja) 2008-07-16 2012-07-04 日東電工株式会社 透明導電性フィルム、透明導電性積層体及びタッチパネル、並びに透明導電性フィルムの製造方法
JP5276959B2 (ja) 2008-11-19 2013-08-28 昭和電工株式会社 発光ダイオード及びその製造方法、並びにランプ
US10000411B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductivity and low emissivity coating technology
US10060180B2 (en) 2010-01-16 2018-08-28 Cardinal Cg Company Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology
US9862640B2 (en) 2010-01-16 2018-01-09 Cardinal Cg Company Tin oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US10000965B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductive coating technology
US11155493B2 (en) 2010-01-16 2021-10-26 Cardinal Cg Company Alloy oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US8148192B2 (en) * 2010-02-22 2012-04-03 James P Campbell Transparent solar cell method of fabrication via float glass process
US8168467B2 (en) * 2010-03-17 2012-05-01 James P Campbell Solar cell method of fabrication via float glass process
US9276163B2 (en) * 2010-10-14 2016-03-01 Kaneka Corporation Method for manufacturing silicon-based solar cell
KR101921164B1 (ko) * 2011-07-27 2018-11-23 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
JP5812417B2 (ja) * 2011-12-28 2015-11-11 大日本印刷株式会社 アニール方法、膜製造方法、アニール装置および膜製造装置
CN102517545A (zh) * 2012-01-13 2012-06-27 信利半导体有限公司 一种镀膜方法及镀膜设备
US9379422B2 (en) * 2012-06-13 2016-06-28 The Regents Of The University Of California Hydrogen-treated semiconductor metal oxides for photoelectrical water splitting
CN102820380A (zh) * 2012-08-28 2012-12-12 保定天威薄膜光伏有限公司 一种提高激光划刻透明导电氧化物薄膜绝缘性能的方法
US8987583B2 (en) 2012-12-01 2015-03-24 Ann B Campbell Variable optical density solar collector
CN104060232A (zh) * 2014-06-20 2014-09-24 江阴恩特莱特镀膜科技有限公司 铪掺杂氧化锌透明导电薄膜的制备方法
CN104485392A (zh) * 2014-12-26 2015-04-01 浙江正泰太阳能科技有限公司 一种薄膜太阳能电池的制备方法
KR20210021292A (ko) * 2018-04-27 2021-02-25 펨토매트릭스, 인코포레이티드. 반도체 장치들의 특성들을 판단하는 시스템들 및 방법들
US11028012B2 (en) 2018-10-31 2021-06-08 Cardinal Cg Company Low solar heat gain coatings, laminated glass assemblies, and methods of producing same
KR102708891B1 (ko) * 2019-11-01 2024-09-25 삼성디스플레이 주식회사 광 센서의 제조 방법
CN112040571B (zh) * 2020-08-27 2022-10-21 上海华力集成电路制造有限公司 光刻热板动态温度控制光刻胶膜厚的方法
CN112144029A (zh) * 2020-09-11 2020-12-29 中兴能源有限公司 一种高透高迁移率ito薄膜的制备方法
WO2024252675A1 (ja) * 2023-06-09 2024-12-12 シャープディスプレイテクノロジー株式会社 半導体装置の製造方法、および表示装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPH01187983A (ja) * 1988-01-22 1989-07-27 Fujitsu Ltd フォトダイオードの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016462A (ja) * 1983-07-08 1985-01-28 Seiko Epson Corp 半導体装置の製造方法
JPS62286271A (ja) * 1986-06-05 1987-12-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタ基板の製造方法
JPS6374033A (ja) * 1986-09-18 1988-04-04 Canon Inc パタ−ン形成方法
US4793873A (en) * 1987-06-03 1988-12-27 Allegheny Ludlum Corporation Manufacture of ductile high-permeability grain-oriented silicon steel
GB8721193D0 (en) * 1987-09-09 1987-10-14 Wright S W Semiconductor devices
JPS6487983A (en) * 1987-09-28 1989-04-03 Toyoda Machine Works Ltd Solenoid hydraulic valve
US5264077A (en) * 1989-06-15 1993-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for producing a conductive oxide pattern
JPH0693514B2 (ja) * 1990-01-18 1994-11-16 工業技術院長 透明導電酸化膜を含むｃｉｓ構造の処理方法
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPH01187983A (ja) * 1988-01-22 1989-07-27 Fujitsu Ltd フォトダイオードの製造方法

Also Published As

Publication number Publication date
US5677240A (en) 1997-10-14
KR0168692B1 (ko) 1999-03-20
JPH0688973A (ja) 1994-03-29
JP3202362B2 (ja) 2001-08-27
KR940006286A (ko) 1994-03-23
CN1089756A (zh) 1994-07-20

Similar Documents

Publication Publication Date Title
CN1051878C (zh) 半导体器件及其制造方法和透明导电薄膜的制造方法
US5808315A (en) Thin film transistor having transparent conductive film
CN1111902C (zh) 具有含铝互连线的半导体器件
CN1136612C (zh) 半导体电路及半导体器件
CN1156018C (zh) 半导体器件及其制造方法
CN1221018C (zh) 晶体管和半导体电路的制造方法
CN1111814A (zh) 半导体器件及其制造方法
CN1215224A (zh) 晶体管及其制造方法
JPH05267666A (ja) 半導体装置とその作製方法
CN1183599C (zh) 有源矩阵显示器件
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
JP3438178B2 (ja) 薄膜トランジスタアレイとこれを用いた液晶表示装置
JP3361670B2 (ja) 半導体装置およびその製造方法
CN1149632C (zh) 半导体器件的制造方法
JP2000164887A (ja) 半導体装置
JPH11233791A (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置
JP3381184B2 (ja) 絶縁ゲイト型電界効果半導体装置
JPH0653509A (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3535275B2 (ja) 半導体装置の作製方法
JP3057049B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2004006953A (ja) 半導体装置の作製方法
JPH08298331A (ja) 半導体装置とその作製方法
JPH06140425A (ja) 半導体装置およびその製造方法
JP2000208781A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000426

Termination date: 20120721