[go: up one dir, main page]

CN105183689B - 一种无数据引脚系统 - Google Patents

一种无数据引脚系统 Download PDF

Info

Publication number
CN105183689B
CN105183689B CN201510556360.4A CN201510556360A CN105183689B CN 105183689 B CN105183689 B CN 105183689B CN 201510556360 A CN201510556360 A CN 201510556360A CN 105183689 B CN105183689 B CN 105183689B
Authority
CN
China
Prior art keywords
data
counter
electrically connected
ring oscillator
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510556360.4A
Other languages
English (en)
Other versions
CN105183689A (zh
Inventor
粟涛
陈弟虎
曹扬宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
SYSU CMU Shunde International Joint Research Institute
Original Assignee
Sun Yat Sen University
SYSU CMU Shunde International Joint Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University, SYSU CMU Shunde International Joint Research Institute filed Critical Sun Yat Sen University
Priority to CN201510556360.4A priority Critical patent/CN105183689B/zh
Publication of CN105183689A publication Critical patent/CN105183689A/zh
Application granted granted Critical
Publication of CN105183689B publication Critical patent/CN105183689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

本发明公开一种无数据引脚系统，包括通过电源线依次电连接的干扰端、数据接收端和数据发送端，所述干扰端包括相互电连接数据源和射频信号源，所述数据源向射频信号源发送串行数据，所述射频信号源通过电源线向接收端发送射频信号；所述数据接收端包括三极管BJT1，所述三极管BJT1的发射极通过电源线与射频信号源电连接，所述三极管BJT1的集电极电连接了接收环形振荡器，所述三极管BJT1的基极和接收环形振荡器分别电连接了解调器，所述数据发送端包括三极管BJT2和发送环形振荡器，所述三极管BJT2的基极与解调器电连接，所述三极管BJT2的发射极与电源线电连接，所述三极管BJT2的集电极与发送环形振荡器电连接。

Description

一种无数据引脚系统
技术领域
本发明涉及电子信息传输领域，具体涉及一种无数据引脚系统。
背景技术
为了降低连接线路的数量，目前在电力传输领域出现了一种通过电源线传输数字信号的技术，但是由于电力传输场景中电源线的电压强度较高，一般有几百伏特甚至上千伏特，而数字信号的强度都很低，所以数字信号通过电源线传输时只需要通过简单的处理即可，并不会对电源造成影响。但是在数字电子系统中，电源信号的强度非常小，一般只有几个伏特，例如手机供电最高为4.2伏，如果利用现有的技术将数字信号与电源信号在电源线上共同传输，则会对电源电压的稳定性造成很大影响。因此大部分的电源线传输系统都无法在低压直流电压上使用，而小部分可以用于低压直流电压的设计需要使用线圈来获取电源线上的信号或者加载信号到电源线上，所占空间较多，无法集成到芯片上。
发明内容
本发明的目的是解决现有技术的缺陷，提供一种适用于低压直流电压，所需空间较小，便于集成到芯片上的通过电源线接收和发送数据的系统，采用的技术方案如下：
一种无数据引脚系统，包括通过电源线依次电连接的干扰端、数据接收端和数据发送端，所述干扰端包括相互电连接数据源和射频信号源，所述数据源向射频信号源发送串行数据，控制射频信号源根据串行数据类型决定是否产生射频信号，所述射频信号源通过电源线向接收端发送射频信号；所述数据接收端包括三极管BJT1，所述三极管BJT1的发射极通过电源线与射频信号源电连接，所述三极管BJT1的集电极电连接了接收环形振荡器，所述三极管BJT1的基极和接收环形振荡器分别电连接了解调器，所述数据发送端包括三极管BJT2和发送环形振荡器，所述三极管BJT2的基极与解调器电连接，所述三极管BJT2的发射极与电源线电连接，所述三极管BJT2的集电极与发送环形振荡器电连接。
本发明中，数据的接收和发送通过电源线进行，信号加载到电源线上，接收端通过一个接收环形振荡器，获得调频信号，解调器将调频信号解调为串行数据；发送端通过一个发送环形振荡器，将串行数据转换为调频信号加载到电源线上。
作为优选，所述串行数据为低电平时，射频信号源不产生射频信号；所述串行数据为高电平时，射频信号源产生射频信号。
作为优选，所述解调器包括依次电连接的计数器、缓存器和比较器，所述计数器的输入端接接收环形振荡器的输出端，用于对接收环形振荡器的调频信号进行计数，所述计数器还与比较器电连接，所述比较器用于对计数器各个时钟周期内的数值进行比较，并根据比较结果控制输出的串行数据为低电平还是高电平，所述计数器、缓存器和比较器分别与分频器电连接，所述分频器接系统时钟作为其输入信号。
使用一个计数器对接收环形振荡器的接收到的调频信号进行计数，每个时钟周期将计数器的数值清零并保存到缓存器中，系统时钟经过所述分频器，产生一个一定频率的时钟信号，来控制计数器的清零和数据保存、缓存器的数据传递和比较器输出串行数据。
作为优选，所述比较器用于对各个时钟周期内计数器的数值进行比较，当最近两个时钟周期计数器数值均与再前一个时钟周期的计数器数值差距较大，则根据当前时钟周期计数器的数值得到串行数据，具体为：当|C2—C1|＜|C2—C|，则串行数据为高电平，否则为低电平，其中C2为当前时钟周期计数器的数值，C1为射频信号源产生射频信号时，每个时钟周期内计数器的数值，C为射频信号源不产生射频信号时，每个时钟周期内计数器的数值。
当接收环形振荡器正常工作时，频率不变，此时每个时钟周期内计数器的数值是C；当射频信号加载到电源线上时，接收环形振荡器的频率变成与射频信号的频率一致，此时每个时钟周期内计数器的数值为C1。射频信号的频率略小于接收环形振荡器的频率，因此C1略小于C。比较各个时钟周期计数器的数值，当最近两个时钟周期即时钟周期T+1与T+2内计数器数值均与再前一个时钟周期即时钟周期T内的计数器的数值差距较大，根据当前时钟周期即时钟周期T+2的计数器的数值得到串行数据，若当前时钟周期计数器的数值C2接近C，则串行数据为低电平，若当前时钟周期计数器的数值接近C1，则串行数据为高电平。当输出的串行数据为高电平时，射频信号源产生射频信号，通过电源线干扰接收环形振荡器，使得接收环形振荡器的频率发生改变。
作为优选，所述射频信号的频率小于接收环形振荡器的工作频率。
当射频信号的频率略小于接收环形振荡器的频率时，接收环形振荡器的频率会较为稳定，且与射频信号的频率一致。
作为优选，所述接收环形振荡器和发送环形振荡器由奇数个反相器级联而成。
所述接收环形振荡器由NINV个(NINV为奇数)反相器级联而成，单个反相器的输入输出延时为τ，因此接收环形振荡器的频率为
作为优选，所述计数器的时钟周期的整数倍等于一位所述串行数据的时间长度，所述整数倍是指大于1的整数倍。
与现有技术相比，本发明的有益效果：本发明仅使用反相器、计数器、比较器和三极管，即可在低压直流电压的场景下实现在电源线上接收和发送数据，所需空间较小，便于集成到芯片上。
附图说明
图1是本发明的系统架构框图；
图2是本发明实施例中FPGA实现的解调器的结构框图；
图3是本发明中解调部分的波形示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细阐述。
实施例：如图1所示，一种无数据引脚系统，包括通过电源线依次电连接的干扰端、数据接收端和数据发送端，所述干扰端包括相互电连接数据源2和射频信号源1，所述数据源2向射频信号源1发送串行数据，控制射频信号源1根据串行数据类型决定是否产生射频信号，所述射频信号源1通过电源线向接收端发送射频信号；所述数据接收端包括三极管BJT16，所述三极管BJT16的发射极通过电源线与射频信号源1电连接，所述三极管BJT16的集电极电连接了接收环形振荡器3，所述三极管BJT16的基极和接收环形振荡器3分别电连接了解调器4，所述数据发送端包括三极管BJT27和发送环形振荡器5，所述三极管BJT27的基极与解调器4电连接，所述三极管BJT27的发射极与电源线电连接，所述三极管BJT27的集电极与发送环形振荡器5电连接。
数据源2产生串行数据控制射频信号源1是否产生45MHz的信号，当串行数据为低电平时，射频信号源1不产生信号，接收环形振荡器3的工作频率为50MHz，当串行数据为高电平时，射频信号源1产生45HMz的信号，加载到电源线上，接收环形振荡器3受到干扰，其工作频率变为45MHz。解调器4用FPGA实现，FPGA还产生串行输出信号控制发送端的三极管7的导通或断开来控制发送环形振荡器5是否通电，从而在电源线上产生纹波输出数据，当串行输出信号为低电平时，发送端的三极管7导通，发送环形振荡器5正常工作，工作频率为33MHz，电源线上产生33MHz的纹波；当串行输出信号为高电平时，发送端的三极管7断开，发送环形振荡器5不工作，电源线上没有33MHz的纹波。同时，FPGA还产生控制信号，控制接收端的三极管7在发送数据时断开，使得接收环形振荡器5在发送数据时不工作，从而做到接收和发送数据互不影响，接收和发送数据分时进行。
本实施例中，数据的接收和发送通过电源线进行，信号加载到电源线上，接收端通过一个接收环形振荡器3，获得调频信号，解调器4将调频信号解调为串行数据；发送端通过一个发送环形振荡器5，将串行数据转换为调频信号加载到电源线上。
如图2所示，所述解调器4包括依次电连接的计数器8、缓存器9和比较器10，所述计数器8的输入端接接收环形振荡器3的输出端，用于对接收环形振荡器3的调频信号进行计数，所述计数器8还与比较器10电连接，所述比较器10用于对计数器8各个时钟周期内的数值进行比较，并根据比较结果控制输出的串行数据为低电平还是高电平，所述计数器8、缓存器9和比较器10分别与分频器11电连接，所述分频器11接系统时钟作为其输入信号。
使用计数器8对接收环形振荡器3的接收到的调频信号进行计数，每个时钟周期将计数器8的数值清零并保存到缓存器9中，系统时钟经过所述分频器11，产生一个100KHz频率的时钟信号，来控制计数器8的清零和数据保存、缓存器9的数据传递和比较器10输出串行数据。
所述比较器用于对各个时钟周期内计数器的数值进行比较，当最近两个时钟周期计数器数值均与再前一个时钟周期的计数器数值差距较大，则根据当前时钟周期计数器的数值得到串行数据，具体为：当|C2—C1|＜|C2—C|，则串行数据为高电平，否则为低电平，其中C2为当前时钟周期计数器的数值，C1为射频信号源产生射频信号时，每个时钟周期内计数器的数值，C为射频信号源不产生射频信号时，每个时钟周期内计数器的数值。
当接收环形振荡器正常工作时，频率不变，此时每个时钟周期内计数器的数值是C；当射频信号加载到电源线上时，接收环形振荡器的频率变成与射频信号的频率一致，此时每个时钟周期内计数器的数值为C1。射频信号的频率略小于接收环形振荡器的频率，因此C1略小于C。比较各个时钟周期计数器的数值，当最近两个时钟周期即时钟周期T+1与T+2内计数器数值均与再前一个时钟周期即时钟周期T内的计数器的数值差距较大，根据当前时钟周期即时钟周期T+2的计数器的数值得到串行数据，若当前时钟周期计数器的数值C2接近C，则串行数据为低电平，若当前时钟周期计数器的数值接近C1，则串行数据为高电平。当输出的串行数据为高电平时，射频信号源产生射频信号，通过电源线干扰接收环形振荡器，使得接收环形振荡器的频率发生改变。
如图3所示，第2周期检测到计数器数据变化了，输出不立刻改变，因为这个变化有可能是由于误差产生的，如输入数据有毛刺，然后第3周期就不与第2周期的比较，而是与第1周期的数据进行比较。如果它们的差距比较大，那么说明输入数据发生了变化，那么就把第3周期的计数器的数值与500和450比较，如果数值接近500，则说明串行数据为低电平，那么比较器也输出低电平，如果数值接近450，则说明串行数据为高电平，那么比较器也输出高电平。
所述射频信号的频率小于接收环形振荡器的工作频率。
当射频信号的频率略小于接收环形振荡器的频率时，接收环形振荡器的频率会较为稳定，且与射频信号的频率一致。
所述接收环形振荡器和发送环形振荡器由奇数个反相器级联而成。
所述接收环形振荡器由NINV个(NINV为奇数)反相器级联而成，单个反相器的输入输出延时为τ，因此接收环形振荡器的频率为
所述计数器的时钟周期的整数倍等于一位所述串行数据的时间长度，所述整数倍是指大于1的整数倍。

Claims (7)

1.一种无数据引脚系统，其特征在于，包括通过电源线依次电连接的干扰端、数据接收端和数据发送端，所述干扰端包括相互电连接数据源和射频信号源，所述数据源向射频信号源发送串行数据，控制射频信号源根据串行数据类型决定是否产生射频信号，所述射频信号源通过电源线向接收端发送射频信号；所述数据接收端包括三极管BJT1，所述三极管BJT1的发射极通过电源线与射频信号源电连接，所述三极管BJT1的集电极电连接了接收环形振荡器，所述三极管BJT1的基极和接收环形振荡器分别电连接了解调器，所述数据发送端包括三极管BJT2和发送环形振荡器，所述三极管BJT2的基极与解调器电连接，所述三极管BJT2的发射极与电源线电连接，所述三极管BJT2的集电极与发送环形振荡器电连接。
2.根据权利要求1所述的一种无数据引脚系统，其特征在于，所述串行数据为低电平时，射频信号源不产生射频信号；所述串行数据为高电平时，射频信号源产生射频信号。
3.根据权利要求1所述的一种无数据引脚系统，其特征在于，所述解调器包括依次电连接的计数器、缓存器和比较器，所述计数器的输入端接接收环形振荡器的输出端，用于对接收环形振荡器的调频信号进行计数，所述计数器还与比较器电连接，所述比较器用于对计数器各个时钟周期内的数值进行比较，并根据比较结果控制输出的串行数据为低电平还是高电平，所述计数器、缓存器和比较器分别与分频器电连接，所述分频器接系统时钟作为其输入信号。
4.根据权利要求3所述的一种无数据引脚系统，其特征在于，所述比较器用于对各个时钟周期内计数器的数值进行比较，当最近两个时钟周期计数器数值均与再前一个时钟周期计数器的数值差距较大，则根据当前时钟周期计数器的数值得到串行数据，具体为：当|C2—C1|＜|C2—C|，则串行数据为高电平，否则为低电平，其中C2为当前时钟周期计数器的数值，C1为射频信号源产生射频信号时，每个时钟周期内计数器的数值，C为射频信号源不产生射频信号时，每个时钟周期内计数器的数值。
5.根据权利要求1所述的一种无数据引脚系统，其特征在于，所述射频信号的频率小于接收环形振荡器的工作频率。
6.根据权利要求1所述的一种无数据引脚系统，其特征在于，所述接收环形振荡器和发送环形振荡器由奇数个反相器级联而成。
7.根据权利要求3所述的一种无数据引脚系统，其特征在于，所述计数器的时钟周期的整数倍等于一位所述串行数据的时间长度，所述整数倍是指大于1的整数倍。
CN201510556360.4A 2015-09-01 2015-09-01 一种无数据引脚系统 Active CN105183689B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510556360.4A CN105183689B (zh) 2015-09-01 2015-09-01 一种无数据引脚系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510556360.4A CN105183689B (zh) 2015-09-01 2015-09-01 一种无数据引脚系统

Publications (2)

Publication Number Publication Date
CN105183689A CN105183689A (zh) 2015-12-23
CN105183689B true CN105183689B (zh) 2018-06-26

Family

ID=54905779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510556360.4A Active CN105183689B (zh) 2015-09-01 2015-09-01 一种无数据引脚系统

Country Status (1)

Country Link
CN (1) CN105183689B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387637A (zh) * 1999-10-29 2002-12-25 雷吉斯·穆尼奥斯 纱线处理系统
CN101594171A (zh) * 2009-06-25 2009-12-02 浙江大学 一种电源线斩波通讯收发电路
CN201600593U (zh) * 2010-02-05 2010-10-06 江渊 总线载波智能水控器
CN103731327A (zh) * 2013-12-26 2014-04-16 浙江天工智能电子有限公司 一种区域总线供电与本地无线供电相结合的智能家居系统
CN104181826A (zh) * 2014-08-06 2014-12-03 杨义凯 使用电源线传输控制信号的方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817847B2 (en) * 2011-07-22 2014-08-26 Texas Instruments Incorporated Dynamic improvement of link symmetry in co-located PLC and RF networks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387637A (zh) * 1999-10-29 2002-12-25 雷吉斯·穆尼奥斯 纱线处理系统
CN101594171A (zh) * 2009-06-25 2009-12-02 浙江大学 一种电源线斩波通讯收发电路
CN201600593U (zh) * 2010-02-05 2010-10-06 江渊 总线载波智能水控器
CN103731327A (zh) * 2013-12-26 2014-04-16 浙江天工智能电子有限公司 一种区域总线供电与本地无线供电相结合的智能家居系统
CN104181826A (zh) * 2014-08-06 2014-12-03 杨义凯 使用电源线传输控制信号的方法及系统

Also Published As

Publication number Publication date
CN105183689A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
JP5792645B2 (ja) 半導体装置およびその制御方法
CN106294244B (zh) 一种USB Type-C接口电路
US9882431B2 (en) Wireless power transmitter apparatus receiving load-modulated signal transmitted from wireless power receiver apparatus by changing power consumption of wireless power receiver apparatus
US9490969B2 (en) Transmission apparatus, reception apparatus, and transmission and reception system
CN104267638A (zh) 一种基于时钟管理器和fpga的串行/解串器时钟源
US20240126907A1 (en) Transmission device and communication system
CN106571692A (zh) 无线受电装置及其解调方法
JP2014127809A (ja) 伝送装置
CN105183689B (zh) 一种无数据引脚系统
CN103728496A (zh) 一种基于相位检测的天线调谐器阻抗检测方法
CN204065277U (zh) 一种车载天线检测电路
US11106318B2 (en) Method and system for transmitting signal, active stylus, touch screen and readable storage medium
US20100052757A1 (en) Cooperation circuit
CN109586749B (zh) 一种物联网信息感知soc芯片的射频模拟前端系统
KR20130028889A (ko) 용량성 통신 회로 및 이를 위한 방법
CN106374905B (zh) 信号传输电路及通信设备
US12027877B2 (en) AC to AC wireless power systems
CN107171734B (zh) 用于光通信的光芯片
US8787502B2 (en) Capacitive isolated voltage domains
CN210986075U (zh) 电平转换电路及电子设备
TW202008718A (zh) 信號介面系統及其資料傳送方法
US9971718B2 (en) Differential amplitude detector
KR20110077541A (ko) 인터페이스 장치 및 방법
CN205068388U (zh) 一种接收dphy串行信号的二分频电路
US20240330231A1 (en) Communication interface chip and address extension circuit thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant