[go: up one dir, main page]

CN1051668C - 包括电容器元件的电路板及其制造方法 - Google Patents

包括电容器元件的电路板及其制造方法 Download PDF

Info

Publication number
CN1051668C
CN1051668C CN95106382A CN95106382A CN1051668C CN 1051668 C CN1051668 C CN 1051668C CN 95106382 A CN95106382 A CN 95106382A CN 95106382 A CN95106382 A CN 95106382A CN 1051668 C CN1051668 C CN 1051668C
Authority
CN
China
Prior art keywords
energy storage
insulating layer
circuit board
storage plate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN95106382A
Other languages
English (en)
Other versions
CN1123513A (zh
Inventor
杰罗姆·A·弗兰肯尼
理查德·F·弗兰肯尼
特里·F·海登
罗纳德·L·艾姆肯
珍妮特·L·赖斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1123513A publication Critical patent/CN1123513A/zh
Application granted granted Critical
Publication of CN1051668C publication Critical patent/CN1051668C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种用于制造具有精细间距的图形的多层印刷电路板的方法和装置，该电路板包含各层可叠装的电路板层，该板层设置有电源配置构件、信号配置构件和电容去耦合构造。利用一金属芯薄片、使芯薄片形成图形，选择性地将芯薄片包封在绝缘层之中，选择性地淀积金属以形成通道，接插件和信号线，以及在各通道和接插件上利用金属接合形成枝状结构，以便从电路板层的板面的上方和下方进行可叠装的连接。

Description

包括电容器元件的电路板及其制造方法
本发明一般涉及电路板结构。更确切地说，本发明涉及这样一种电路板的制造和使用，该电路板具有电容结构并且便于通过分层互连而叠置。本发明包含两个方案，第一它涉及电路板的高效制造和使用，第二它涉及包含电容结构的电路板连同不具电容结构的电路板的高效制造和使用。
具有精细间距图形的多层印刷电路板常用于在复杂的电子装置，包括但不局限于计算机系统中，将集成电路器件互连。当通过常规的钻孔和对各通道(包括使用隐蔽的通道或接插件)进行电镀的实践方式来实现互连时，因在各电路板的不同层中按常规方式使用的铜制图形的间距很低，层对层的互连更复杂。
在这种多层电路板中，一般是使用铜制平面薄片作为接地通道、作为电源供电通道，以及作为各信号线层之间的屏蔽。通常集成电路封装件具有去耦合电容，其安装在印刷电路板表面上，直接临近它们的电源供电接线端，以便降低噪声。
制造多层印刷电路板的困难在于，直接连接集成电路芯片时需要精细布线间距，例如采用倒装技术就存在困难，导致采用高密度的电路板或基板，如在美国专利5146674号所介绍的，其主题引入本文可供参考。这个专利的技术特征包括由导电平面薄片形成各单个层，完成多层电路板的结构。在贯通该片的绝缘孔中形成各通道和接插件。在绝缘层上淀积的导电层中形成信号线图形，该绝缘层形成在金属芯薄片上。在通过对准加压，配对安装顺序的各层的过程中，经过各图形通道和接插件来实现竖直互连。
需指明，通道和接插件具有相似的竖直互连的功能，在下文的术语“通道”包含这两种结构形式。
各通道之间的可靠连接是利用在各通道的端部形成的枝状结构而实现的。当对准的各层受压时，该枝状结构与另一层通道中对应的枝状结构整体上接触。这种枝状结构的制造和使用介绍在美国专利5137461号上，其主题引入本文可供参考。
这种竖直连接的电路板结构的使用的进一步完善介绍在美国专利5363275号上，其主题引入本文可供参考。本发明重点集中在多层的选择性的分层结构，以便将高密度的倒装器件互连，以及提供基本上柔性的接线方式，用于这种板层的成组互连，可以为模件化组成的计算机系统所采用。
包含多层互连系统的各单个板层的可层叠的电路板的制造在上述美国专利5146674号和5363275号中查到，根据在5146674中所述的方法形成各单个的板层。该方法尽管是可行的，然而其复杂，因此费用高。
随着数字系统时钟速率的增加和集成电路芯片I/O线条数量的增加，在集成电路各线端处的电源供电的电容去耦合问题变得越来越重要。由于众多的原因，现有技术关于邻近集成电路封装件安装去耦合电容器的实践方式并不理想。首先，采用这些电容器需要额外的组装操作。此外，相对于同期的集成电路器件该电容器是较大的。最后，由于电容器是表面安装的器件，接地和电源供电的连接部分必然经过在电容器引线处的表面，导致在该去耦合通道中引入电阻和电感。
尽管可以将电容结构包含到集成电路芯片中，很难证明这种技术方案，在硅面积方案的成本和可能得到的电容的数值是合算的。
因此，本发明的目的是提供一种包括电容器元件的电路板，其将电容结构组合到多层印刷电路板中，并且还提供一种制造方法，其遵循用于形成最新的可层叠的印刷电路板结构的方法的基本原则。
为此，本发明涉及一种包括电容器元件的电路板，作为电容器极板，其包含导电的第一储能极板；均匀薄膜状第一绝缘层，由高绝缘材料直接形成在第一储能极板的一个表面上；导电的第二储能极板，在第一绝缘层上延伸，第一储能极板、第一绝缘层和第二储能极板由此形成一个电容器；所述电路板  还包括：第一通道，延伸通过第一储能极板、第二储能极板和第一绝缘层，通过触点电连接到第二储能极板的平面，并且利用一个比第一绝缘层厚的第二绝缘层与第一储能极板电绝缘；以及第二通道，延伸通过第一储能极板、第二储能极板和第一绝缘层，通过触点电连接到第一储能极板的平面并且利用比第一绝缘层厚的第二绝缘层与第二储能极板形成电绝缘。
另一方案，本发明包含：一导电的第一储能极板、一导电的第二储能极板、一在第一和第二储能极板之间的薄膜状化合物的第一绝缘层，因而形成一电容器，一第一通道，其延伸通过第一储能板板、第二储能板板和第一绝缘层，电连接到第二储能极板并且利用比第一绝缘层厚的第二绝缘层与第一储能极板形成电绝缘，一第二通道，其延伸通过第一储级极板、第二储能极板和第一绝缘层，电连接到第一储能极板，并且利用比第一绝缘层厚的第二绝缘层与第二储能极板形成电绝缘，一导电的第三储能极板，一在导电的第三储能极板上的相对厚的绝缘层，一第三通道，其延伸通过第三储能极板的每一侧和第三绝缘层，电连接到第三储能极板的一个区域，一个第四通道，其延伸通过第三储能极板，利用相对厚的第三绝缘层与第三储能极板形成电绝缘，在第一和第三或第四通道之间直接相连接，在第二和第三或第四通道之间直接相连接。另一方案，本发明涉及制造上述限定的装置的方法。
根据本发明的一个实施例，利用基于其有高介电常数的溶胶-凝胶法形成的晶状薄膜的薄层，形成作为叠装的多层电路板的一个元件的具有电容结构的印刷电路板层。通过各通道实现组成电容器极板的导电层的连接。多层组成的组合电路板被叠装，通过在通道端部的枝状结构进行电连接。总括的多层电路板具有分层结构的电容器层、接地板层、电源板层和信号线。在安装有各元件(例如具有小球网格阵列的倒装器件)的精细间距的图形的表面上形成各通道。包括电容器元件的电路板在倒装芯薄片的基座处对供电电源进行去耦合，使任何连线上的电阻和电感最小。
根据本发明的一种实践方式，用于制造包括电容器元件的电路板的方法是用于电路板层的新方法的一种完善，用于以与可叠装的电路板形式相似的形式提供电源、接地和精细间距的信号线。
本发明的这些和其它特征通过研究如下各实施例的详细介绍将会更清楚地得到理解和评价。
图1-10描述在制造一电路板层的过程中以示意横断面方式表示的各个阶段，该电路板层具有一储能极板和信号线。
图11和12描述以示意横断面方式表示的两个储能极板的电路板各层的装配和分层连接。
图13-20以示意横断面方式描述在形成包括电容器元件的电路板结构的各个不同阶段。
图21以示意横断面方式描述两个包括电容器元件的电路板各层的层间的互连。
图22以示意横断面方式描述具有4层层叠的电路板结构的使用，以便将接地点、电源和信号传输到采用倒装方式的电子元件上，其复合结构包含信号层、电源供电层和电容层，通过顺序的通道和接插件结构进行互连。
本发明的优选实施例包含很多方案。其首先涉及到以导体为核心的电路板层的结构和制造。其次涉及以电容为核心的电路板结构和有效的装配。最后其涉及到一种层叠式的多层电路板结构，其具有信号、电源供电和电容器各层，它们有效地集合成一个组合件，适合于将安装各种元件(例如倒装器件之类)的具有精细间的距的表面连接起来。首先通过参照导体式芯层、然后参照电容式芯层，最后参照多层叠放的组合电路板介绍本发明。
如图1所示利用大约0.025毫米厚的铜-镍铁合金-铜(CIC)的芯薄片1开始制造。虽然不是最理想，该金属芯薄片可以由纯铜、铬、镍铁合金、钼或铜-钼-铜构成。该芯薄片可采用光刻法形成图形的掩膜2涂覆，以便利用腐蚀剂和氯化铜和盐酸形成曝露区3。图2表示区域3经腐蚀的CIC层，图中示有的孔4最后是圆形的，延伸通过CIC片。形成图形的CIC片然后在两侧涂以相对厚的、可光成像的聚合物例如环氧树脂或聚酰亚氨的绝缘层6，如图3所示。
接着进行绝缘层6的光刻掩膜和腐蚀，以形成如图4所示的孔7。使用常规的腐蚀剂。需指出，由于绝缘层6的侧壁使孔7和CIC片1电绝缘，而被腐蚀的孔8使CIC片1露出。如图5表示的，在所有露出表面上共同形成淀积正常厚度为0.001到0.0025毫米厚的公共导电铜层9。一公共层9用于在下面顺序的操作过程中便利于在所选择的区域进行电镀。
然后在铜层9上以光刻方法形成掩膜11，如图6所示，以便选择性地对要电镀的那些区域进行曝露。接着进行掩膜11的电镀和剥离，没有被掩膜11覆盖的区域具有的淀积的导电铜层12的厚度为0.015到0.05毫米厚，如图7所示。参阅图7要注意，在该制造方法中这个阶段的电路板层包括：在孔13的内壁上的、在孔14处的CIC芯薄片1的绝缘侧壁和露出的区域上的相对厚的铜淀积层以及作为在一个或多个电路板层表面上选择性地形成图形的线条，例如独立的信号线图形16或孔图形13的延伸部分17。这些导电区域限定了在最终形成的可层叠的电路板的各层内部以及其间的电通道。
接着，利用光刻法使掩膜18形成图形，以便除了在孔13处限定的通道的端部以及在14处限定的像插接件结构的通道以外覆盖其余所有部分。掩膜18的目的是限定一些区域，以用于按照美国专利5137461号所指出的方法形成选择性生长的枝状结构。图9描述了经历枝状结构生长过程的电路板层的横断面，因此枝状结构19形成在孔13处的通道的对置的两端，枝状结构21遍布在孔14处的通道状插接件的两端。需指出，尽管枝状结构形成的讲述不太重要，枝状结构材料还沿着在13处的通道的内通路淀积。接着一般利用锡/铅合金，利用金属接合的工艺(joiningmetallurgy)进行枝状区域的电镀，形成一个标称0.0025到0.025毫米的薄层。
图10表示在剥离掩膜18和腐蚀除去露出的公共的铜层9之后的电路板层的横断面。图10表示了可层叠的电路板结构的完整的一层。如该图所示，该层包括一导电的内芯1，其适合于经过在孔14处的枝状端接的接插件从各自的枝状结构的上方或下方进行供电或接地。此外，在孔13处的通道也出现在该层结构中，这些通道同样可用于从该层的上方或下方进行枝状方式连接。需指出，各通道与导电的芯薄片1是电气绝缘的。然而，其中一个通道连接到在该电路板层的上表面上的导体22。因此，例如为22的表面导体通过在孔13处的通道的枝状端接部分，由电路板层的上方或下方互连。在图10中的电路板层还示有在板的上表面上的电气上绝缘的导线23。表面导体23说明在电路板层的表面上的信号线可以按与在孔13处的通道和在孔14处的接插件结构电气上不同的方式形成图形。
图11和图12描述将图10中的可叠装的电路板层的使用，以便形成一多层的电路板。在图11中，所示的电路板层覆以粘性的绝缘层24。在此之后，将一般具有不同的表面导体图形的第二个电路板层对准，在压力下配对连接，进行加热以便形成如图12所示的二层叠装的电路板结构在层压步骤中，采用加热使得在枝状结构通道处的金属接合过程重新发生，以便形成一种高密实度的电连接。叠装结构实现了在各个芯薄片导体之间经过接插件结构的直接连接和各通道与相关的信号线的直接连接。枝状结构保证了可靠的电连接，而粘性的绝缘层密封了周围的边界并将两个可叠装的电路板层粘接。
本发明的第二个方案涉及将电容元件形成到可叠装的电路板层的基本的芯式结构中。使得本发明的包括电容器元件的电路板结构特别有价值的因素是：(1)由于使用薄膜高介电常数材料，使电容器的尺寸特别优异，(2)使在电容器结构和安装电子器件的表面之间的连接具有最佳的电特性，(3)与形成电容器结构所采用的制造方法以及制造其它可叠装的电路板层所采用的方法相类似和(4)可以易于将多层电容器电路板层和信号及电源的可叠装的电路板层相连接。该具有电容器结构的可叠装的电路板层具有高电容、低电阻、低电感的结构，其能用于与参阅图12所介绍的枝状结构互连的分层可叠装的多层电路板相结合。需要对电容区的去耦合效应特别讲述的是，该电容是由各通道的阵列限定的，是分布形成的，并且通过不多于沿着各通道路径的电路板层，与各器件的线头相分离。
利用一种可溶胶-凝胶的化合物溶液27涂覆-与CIC层1相似的导电金属片26，如图13所示开始带有电容器结构电路板层的制造过程。片26最好通过镀铂镍铁合金或镀薄铂层的铜-镍铁合金-铜，以便消除铜的氧化和与溶胶-凝胶化合物起反应。溶胶-凝胶化合物27通过旋转涂覆、喷涂、浸渍或其它方式沉积在该表面上，标称厚度为约0.001毫米。各种不同的材料可以用作化合物27，一个实例是钛酸铅镧，如在IBM研究报告RC19550(84975)94年4月25日上，题为“用溶胶-凝胶制造的钛酸铅镧薄膜的厚度与绝缘特性的相互关系”，作者为Beach等人，由IBM研究部，J.J.Watson研究中心出版，其主题结合本文可供参考。发表在Advanced Materials技术刊物上的两篇文章介绍了理解溶胶-凝胶法的基本概念。第一篇题为“AdvancedDielectrics(近代绝缘材料)：Bulk Ceramics and Thin Film(体状陶瓷和薄膜)”，作者Hennings等人，出现在Advanced Materials3(1991)No.7/8，第334-340页上。第二篇文章题为“Sol-GelProcesses”(溶胶-凝胶法)，作者Reuter，出现在AdvancedMaterials3(1991)No.5，258-259页上。两篇参考文件的主题结合本文可供参考。
图14表示了该溶胶-凝胶法过程的下一步骤，包含高氧环境下的热处理，标称温度接近700℃。目的是在金属片26上形成一薄的晶状薄膜层29，因而漏电流被降低，介电常数被大幅度提高，一般达500数量级。在物理学方面的专业人员将会立即对与绝缘层29有关的许多指标作出评价。首先，由于电容的数值与绝缘层的厚度成反比，绝缘层29的薄膜特性所形成的结构的单位面积电容值高。由于电容直接与面积成比例，而薄膜基本上扩展遍及可叠装的电路板层的整个表面，还使受益于此获得高电容。最后，由于电容直接与介电常数成比例，利用溶胶-凝胶方法形成的晶状薄膜材料的优异的高介电常数进一步增加了可得到的电容。
不应当忽视，为了形成例如29的晶状薄膜使用溶胶-凝胶法所需的高温是在用于常规印刷电路板结构例如FR4的使用性范围之外。这种印刷电路板材料所具有的玻璃临界温度范围为120-180℃。与之相反，当所选择的金属的氧化和各反应特性是与周围的热环境相适合时，溶胶-凝胶的热处理温度适合于例如26的金属片芯的结构。
在形成晶状薄膜层29的溶胶-凝胶法过程之后，如图15所示意表示的，利用化学汽相淀积、喷镀、蒸发或电镀用31概略表示的各种方法在层29上淀积几微米厚的导电材料层32。然后，将如图15所示的所含三层电容结构用作与图1开始介绍的电路板制造过程相类似的电路板层的芯薄片。
按照能产生图16所示横断面的各项操作开始形成电容器电路板图形。如图所示，利用可用光刻方式处理的掩膜33选择性地覆盖电容芯薄片，以便提供开孔34和36。开孔34和36最好是圆形的。接着进行电容芯薄片的腐蚀，最好采用异向性(anisotropic)的腐蚀剂，例如氯化铜和盐酸。根据腐蚀结果和剥离掩膜33，出现如图17所示的、在所选择位置34和36处具有开孔的芯薄片。
接着，遍及该芯薄片形成如图3中如6的绝缘层。利用光刻掩膜和选择性地腐蚀，选择性地除去绝缘层6形成了：介电绝缘的通孔37、介电绝缘的通孔38、露出电容芯体的金属层26的触接开孔39以及一个贯通绝缘层40到电容芯体的另一金属层29的开孔41。接着采用与参照图5、6和7所介绍的相似的步骤，产生如图19所示的结构。这些步骤包括：形成一个薄的公共的铜层、形成一个掩膜和镀膜，以便形成一个贯通通孔37和38并深入到各个开孔39和41的厚金属层，后者的形成对实际的电容器极板26和29来说是电气上公用的。在剥离掩膜之后，出现在图19以断面图表示的带电容的电路板层结构。
要指出，被涂覆的导电层42延伸通过开孔37到电路板的另外一侧，该导电层42以接触面在绝缘层40中的开孔39处与电容器结构的导电极板26相接触。与之相似，被涂覆的金属层43延伸通过开孔38，并经过触接开孔41电连接到电容器极板29上。
利用参照图8、9和10所介绍的操作相类似的光刻掩膜和枝状结构形成的操作，产生如图20所示的具有电容的电路板层结构。要指出，在通孔37处所覆盖的枝状结构对电容器结构的一个极板是公用的，而在通孔38处所覆盖的枝状结构对电容器结构的对置的极板是公用的。
多个电容器层的平行连接形成如图21所示的结构。按照图12所述的方式使用一种粘性绝缘物39，以便将两个配对安装的电路板层密封和粘接。再次利用加热，在层压步骤中使得在枝状结构的通道上重新进行金属接合的过程，以便形成高密实度的电连接。
从图21可以看出，在下电路板层结构中，右通道和左通道分别对应于第一和第二通道。第一通道(右)延伸通过第一储能极板(上)、第二储能极板(下)和位于第一和第二储能极板之间的第一绝缘层，并经一个触点(下)电连接到第二储能极板(下)的平面，且通过设置于它们之间的比第一绝缘层厚的第二绝缘层与第一储能极板(上)电绝缘。第二通道(左)延伸通过第一储能极板(上)、第二储能极板(下)和第一绝缘层，经一个触点(上)电连接到第一储能极板(上)的平面，并通过设置于它们之间的比第一绝缘层厚的第二绝缘层与第二储能极板(下)电绝缘。与之相似，在上电路板层结构中，右通道和左通道分别对应于第三和第四通道。第三通道(右)延伸通过第三储能极板(上)、第四储能极板(下)和位于第三和第四储能极板之间的第三绝缘层，并经一个触点(下)电连接到第四储能极板(下)的平面，且通过设置于它们之间的较厚的第四绝缘层与第三储能极板(上)电绝缘。第四通道(左)延伸通过第三储能极板(上)、第四储能极板(下)和第三绝缘层，经一个触点(上)电连接到第三储能极板(上)的平面，并通过设置于它们之间的较厚的第四绝缘层与第四储能极板(下)电绝缘。
关于在图21中所示的组件值得注意的是，其易于与电路板的电容结构以平行方式相连接，并且以这样一种形式，可以从上方或下方实现与信号和电源分布层进一步逐次地互连。首先要指出，用于形成电容层的制造过程与为了形成信号和电源分布电路板层所进行的那些过程相类似。
本发明的第3个方案涉及将分布电源和电信号的电路板层和一些在层叠的多层电路板结构中能够产生电容去耦合的板层互连的能力。在图22中示有一个实例。如该图所示，组合件结构具有：两个图21所示的电容器层，其位于在图22所示结构的底部，以及两个如图12所示的分布电信号、分布电源和带有屏蔽的板层，在上部层叠。为了增进分布电容、多半可以利用各通道的阵列来使电容板各层互连，而不是被用于按照组合的电源供电和接地线的另外的直接互连。出于解释的目的，所示的分层可叠装的多层电路板41事先考虑还连接到小球-网格阵列型的倒装电子器件46的球状件42、43和44上。要特别指出，在47处的电源供电通道和在48处的接地通道其位置直接接近与各个球状件42和44竖直对准的位置点。这就降低了电阻和电感的影响，这种影响可能会降低利用在下面的多层电路板结构的电容层所产生的去耦合效果。与之相似，要指出，电子器件的球形件43直接由下方从多层电路板的连接点接受信号。这种配置减少了信号通道的长度以及在信号通道中的电阻或电感。
虽然，通过列举特定实施例的方式对本发明做了介绍，应当说明本发明所包含的装置和方法与下文要陈述的权利要求的宽度范围应当保持一致。

Claims (22)

1.一种包括电容器元件的电路板，包含：
导电的第一储能极板；
均匀薄膜状第一绝缘层，由高绝缘材料直接形成在第一储能极板的一个表面上；
导电的第二储能极板，在第一绝缘层上延伸，第一储能极板、第一绝缘层和第二储能极板由此形成一个电容器；
所述电路板的特征在于，包括：
第一通道，延伸通过第一储能板板、第二储能极板和第一绝缘层，通过触点电连接到第二储能极板的平面，并且利用一个比第一绝缘层厚的第二绝缘层与第一储能极板电绝缘；以及
第二通道，延伸通过第一储能极板、第二储能极板和第一绝缘层，通过触点电连接到第一储能极板的平面并且利用比第一绝缘层厚的第二绝缘层与第二储能极板形成电绝缘。
2.如权利要求1所述的电路板，其特征在于该第一和第二通道在通道的端部有枝状结构。
3.如权利要求1所述的电路板，其特征在于，第一绝缘层是具有高介电常数的晶状薄膜，
4.如权利要求2所述的电路板，其特征在于，第一绝缘层是具有高介电常数晶状薄膜，并且该枝状结构包括金属接合部分。
5.如权利要求3所述的电路板，其特征在于，第二绝缘层是利用光刻法产生图形的形成物。
6.如权利要求4所述的电路板，其特征在于，第二绝缘层是利用光刻法产生图形的形成物。
7.如权利要求1所述的电路板，其特征在于，还包含：
一导电的第三储能板板；
一导电的第四储能极板；
一薄膜状第三绝缘层，介于第三和第四储能极板之间；
一第三通道延伸通过第三储能极板、第四储能极板和第三绝缘层，电连接到第四储能极板并且利用一第四绝缘层与第三储能极板形成电绝缘；
一第四通道延伸通过第三储能极板、第四储能极板和第三绝缘层，电连接到第三储能极板，并且利用第四绝缘层与第四储能极板形成电绝缘；以及
在第一和第三通道之间和第二和第四通道之间直接相连接。
8.如权利要求7所述的电路板，其特征在于，第三和第四通道在通道的端部具有枝状结构。
9.如权利要求7所述的电路板，其特征在于，第三绝缘层是具有高介电常数的晶状薄膜。
10.如权利要求8所述的电路板，其特征在于，第三绝缘层是具有高介电常数的晶状薄膜，并且该枝状结构包括金属接合部分。
11.如权利要求8所述的电路板，其特征在于，该直接连接包含通道枝状结构的金属接合部分的整体粘接。
12.如权利要求1所述的电路板，其特征在于，还包括：
导电的第三储能极板；
相对厚的第三绝缘层，遍及导电的第三储能极板之上；
第三通道，延伸通过第三绝缘层和第三储能极板的任一侧，电连接到第三储能极板的一个区域；
第四通道，延伸通过第三储能极板并利用相对厚的第三绝缘层与第三储能极板形成电绝缘；
在第一和第三或第四通道之间的直接连接；以及
在第二和第三或第四通道之间的直接连接。
13.如权利要求12所述的电路板，其特征在于，各通道在通道的端部具有枝状结构。
14.如权利要求12所述的电路板，其特征在于，第一绝缘层是具有高介电常数的晶状薄膜。
15.如权利要求13所述的电路板，其特征在于，第一绝缘层是具有高介电常数的晶状薄膜并且该枝状结构包括金属接合部分。
16.一种制造包括电容器的电路板的方法，包含的步骤是：
在导电的第一储能极板上形成一相对薄的薄膜状的第一绝缘层；
遍及第一绝缘层上形成导电的第二储能极板；
形成一个第一通道，其通过第一储能极板，第一绝缘层和第二储能极板的组合体，电连接到第二储能极板并且利用相对厚的第二绝缘层与第一储能极板形成电绝缘；以及
形成一个第二通道，其通过第一储能极板、第一绝缘层和第二储能极板的组合体，电连接到第一储能极板并且利用相对厚的第二绝缘层与第二储能极板形成电绝缘。
17.如权利要求16所述的方法，其特征在于，包含进一步的步骤是在各通道的端部形成枝状结构。
18.如权利要求16所述的方法，其特征在于，形成薄膜状第一绝缘层的步骤包含的步骤是：
在第一储能极板上淀积一种溶胶-凝胶材料；以及
对该溶胶-凝胶材料进行热处理，以便形成一个具有高介电常数的晶状薄膜层。
19.如权利要求17所述的方法，其特征在于，形成薄膜状第一绝缘层的步骤包含的步骤是：
在第一储能极板上淀积一种溶胶-凝胶材料；以及
对该溶胶-凝胶材料进行热处理，以便形成一个具有高介电常数的晶状薄膜层。
20.如权利要求16所述的方法，其特征在于，形成第一和第二通道的步骤包含的步骤是：
形成贯通该组合体的孔；
在第一储能极板、第二储能极板和贯通组合体的孔中遍布形成一选择性地分布的厚的第二绝缘层；
由在第一和第二储能极板上的经选择的区域除去第二绝缘层；以及
在第一和第二储能极板的经选择的区域上利用贯通该组合体的开孔，选择性地形成导电通道。
21.如权利要求17所述的方法，其特征在于，形成第一和第二通道的步骤包含的步骤是：
形成贯通组合体的孔；
在第一储能极板、第二储能极板和贯通组合体的孔中，形成一选择性地分布的厚的第二绝缘层；
由在第一和第二储能极板上的经选择的区域除去第二绝缘层；以及
在第一和第二储能极板的经选择的区域上，利用贯通该组合体的孔，选择性地形成导通道。
22.如权利要求18所述的方法，其特征在于，形成第一和第二通道包含的步骤是：
形成贯通该组合体的孔；
在第一储能极板、第二储能极板和贯通组合体的孔中，形成一选择性地分布的厚的第二绝缘层；
由在第一和第二储能极板上经选择的区域上除去第二绝缘层；以及
在第一和第二储能极板的经选择的区域上，利用贯通该组合体的孔选择性地形成导电通道。
CN95106382A 1994-11-21 1995-05-22 包括电容器元件的电路板及其制造方法 Expired - Lifetime CN1051668C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US342,507 1989-04-24
US08/342,507 US5745333A (en) 1994-11-21 1994-11-21 Laminar stackable circuit board structure with capacitor

Publications (2)

Publication Number Publication Date
CN1123513A CN1123513A (zh) 1996-05-29
CN1051668C true CN1051668C (zh) 2000-04-19

Family

ID=23342132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95106382A Expired - Lifetime CN1051668C (zh) 1994-11-21 1995-05-22 包括电容器元件的电路板及其制造方法

Country Status (7)

Country Link
US (2) US5745333A (zh)
JP (1) JP3048905B2 (zh)
CN (1) CN1051668C (zh)
BR (1) BR9504582A (zh)
MY (1) MY121571A (zh)
SG (1) SG52149A1 (zh)
TW (1) TW351911B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407879C (zh) * 2003-11-21 2008-07-30 大德电子株式会社 电容器内置型印刷电路板制造方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343001B1 (en) 1996-06-12 2002-01-29 International Business Machines Corporation Multilayer capacitance structure and circuit board containing the same
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
CN100435605C (zh) * 1996-12-19 2008-11-19 揖斐电株式会社 印刷布线板
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US5977642A (en) * 1997-08-25 1999-11-02 International Business Machines Corporation Dendrite interconnect for planarization and method for producing same
DE69936892T2 (de) * 1998-02-26 2007-12-06 Ibiden Co., Ltd., Ogaki Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6184469B1 (en) * 1998-06-25 2001-02-06 Mario W. Conti Two joined insulated ribbon conductors
IL132834A (en) * 1998-11-23 2006-06-11 Micro Coating Technologies Production of capacitors with a thin layer
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6214445B1 (en) 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
WO2000076281A1 (fr) 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6518509B1 (en) * 1999-12-23 2003-02-11 International Business Machines Corporation Copper plated invar with acid preclean
US6461493B1 (en) 1999-12-23 2002-10-08 International Business Machines Corporation Decoupling capacitor method and structure using metal based carrier
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
JP4502090B2 (ja) * 2000-01-26 2010-07-14 Ｔｄｋ株式会社 電子部品及びその製造方法
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6407341B1 (en) 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
KR20030007755A (ko) * 2000-05-31 2003-01-23 허니웰 인터내셔날 인코포레이티드 채움 장치
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6370012B1 (en) 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6931723B1 (en) 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
US6414250B1 (en) * 2000-12-30 2002-07-02 Thin Film Technology Corp. Hermetic multi-layered circuit assemblies and method of manufacture
JP2002299462A (ja) * 2001-01-26 2002-10-11 Nokia Mobile Phones Ltd 半導体装置
US6410857B1 (en) * 2001-03-01 2002-06-25 Lockheed Martin Corporation Signal cross-over interconnect for a double-sided circuit card assembly
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
US6545346B2 (en) * 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
EP1251530A3 (en) * 2001-04-16 2004-12-29 Shipley Company LLC Dielectric laminate for a capacitor
US6643916B2 (en) * 2001-05-18 2003-11-11 Hewlett-Packard Development Company, L.P. Method to assemble a capacitor plate for substrate components
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
US6537852B2 (en) 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
JP2003124593A (ja) * 2001-10-15 2003-04-25 Interconnection Technologies Kk 接続部品
CA2464589C (en) * 2001-10-23 2008-07-08 David W. Schindel Ultrasonic printed circuit board transducer
US6768650B2 (en) * 2002-02-07 2004-07-27 International Business Machines Corporation Method and structure for reduction of impedance using decoupling capacitor
US6608757B1 (en) * 2002-03-18 2003-08-19 International Business Machines Corporation Method for making a printed wiring board
JP3948321B2 (ja) * 2002-03-26 2007-07-25 株式会社村田製作所 ３端子コンデンサの実装構造
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
WO2004056160A1 (en) * 2002-12-13 2004-07-01 E.I. Du Pont De Nemours And Company Printed wiring boards having low inductance embedded capacitors and methods of making same
KR100499004B1 (ko) * 2002-12-18 2005-07-01 삼성전기주식회사 광비아홀을 구비하는 인쇄회로기판 및 가공 공정
US20040120129A1 (en) * 2002-12-24 2004-06-24 Louis Soto Multi-layer laminated structures for mounting electrical devices and method for fabricating such structures
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
US20040219342A1 (en) * 2003-01-07 2004-11-04 Boggs David W. Electronic substrate with direct inner layer component interconnection
US6872468B1 (en) * 2003-10-09 2005-03-29 Motorola, Inc. Peelable circuit board foil
US7056800B2 (en) * 2003-12-15 2006-06-06 Motorola, Inc. Printed circuit embedded capacitors
US7193838B2 (en) * 2003-12-23 2007-03-20 Motorola, Inc. Printed circuit dielectric foil and embedded capacitors
TWI314745B (en) * 2004-02-02 2009-09-11 Ind Tech Res Inst Method and apparatus of non-symmetrical electrode of build-in capacitor
JPWO2006001505A1 (ja) * 2004-06-25 2008-04-17 イビデン株式会社 プリント配線板及びその製造方法
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7285154B2 (en) * 2004-11-24 2007-10-23 Air Products And Chemicals, Inc. Xenon recovery system
US7652896B2 (en) * 2004-12-29 2010-01-26 Hewlett-Packard Development Company, L.P. Component for impedance matching
US9572258B2 (en) * 2004-12-30 2017-02-14 Intel Corporation Method of forming a substrate core with embedded capacitor and structures formed thereby
US7384856B2 (en) * 2005-01-10 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
JP2008535207A (ja) 2005-03-01 2008-08-28 エックストゥーワイ アテニュエイターズ，エルエルシー 共平面導体を有する調整器
TWI258865B (en) * 2005-03-29 2006-07-21 Realtek Semiconductor Corp Longitudinal plate capacitor structure
US7429510B2 (en) * 2005-07-05 2008-09-30 Endicott Interconnect Technologies, Inc. Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP2007165857A (ja) * 2005-11-18 2007-06-28 Nec System Technologies Ltd 多層配線基板およびその製造方法
US7870663B2 (en) * 2006-02-09 2011-01-18 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring board
US7601009B2 (en) * 2006-05-18 2009-10-13 Centipede Systems, Inc. Socket for an electronic device
KR100764741B1 (ko) * 2006-06-08 2007-10-08 삼성전자주식회사 반도체 장치 및 그 형성 방법
CN1946267B (zh) * 2006-08-26 2010-09-08 华为技术有限公司 一种印刷电路板的埋容方法及印刷电路板
KR100863729B1 (ko) * 2006-09-18 2008-10-16 주식회사 엘지화학 전지모듈 인터페이스
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US8074349B2 (en) * 2009-04-16 2011-12-13 Carestream Health, Inc. Magnetic hold-down for foil substrate processing
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8431826B2 (en) * 2010-05-14 2013-04-30 James Robert Howard Capacitive power and ground plane structure utilizing fractal elements for the reduction of radiated emissions
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US9420708B2 (en) * 2011-03-29 2016-08-16 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
US10028394B2 (en) * 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
CN107960004A (zh) * 2016-10-14 2018-04-24 鹏鼎控股(深圳)股份有限公司 可伸缩电路板及其制作方法
KR102064873B1 (ko) 2018-02-21 2020-01-10 삼성전자주식회사 메모리 모듈 및 이를 구비하는 메모리 시스템
US10999939B2 (en) * 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
JP2020092119A (ja) * 2018-12-03 2020-06-11 株式会社東芝 配線板
US12009315B2 (en) * 2020-09-03 2024-06-11 AT&SAustria Technologie & Systemtechnik AG Component carrier structure connectable by electrically conductive connection medium in recess with cavity having surface profile

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172304A (en) * 1990-11-22 1992-12-15 Murata Manufacturing Co., Ltd. Capacitor-containing wiring board and method of manufacturing the same
WO1994001984A1 (en) * 1992-07-14 1994-01-20 International Business Machines Corporation Interconnection method and structure for organic circuit boards

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35064A (en) * 1862-04-22 Improvement in speed-regulators for horse-powers
US4835656A (en) * 1987-04-04 1989-05-30 Mitsubishi Mining And Cement Co., Ltd. Multi-layered ceramic capacitor
JPS6414993A (en) * 1987-07-09 1989-01-19 Toshiba Corp Multilayered universal substrate
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
USRE35064E (en) * 1988-08-01 1995-10-17 Circuit Components, Incorporated Multilayer printed wiring board
US4935284A (en) * 1988-12-21 1990-06-19 Amp Incorporated Molded circuit board with buried circuit layer
EP0399161B1 (en) * 1989-04-17 1995-01-11 International Business Machines Corporation Multi-level circuit card structure
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
US5162977A (en) * 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5205740A (en) * 1991-12-13 1993-04-27 International Business Machines, Corp. Super connector for connecting flat ribbon cables
US5261153A (en) * 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
US5363275A (en) * 1993-02-10 1994-11-08 International Business Machines Corporation Modular component computer system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172304A (en) * 1990-11-22 1992-12-15 Murata Manufacturing Co., Ltd. Capacitor-containing wiring board and method of manufacturing the same
WO1994001984A1 (en) * 1992-07-14 1994-01-20 International Business Machines Corporation Interconnection method and structure for organic circuit boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407879C (zh) * 2003-11-21 2008-07-30 大德电子株式会社 电容器内置型印刷电路板制造方法

Also Published As

Publication number Publication date
JPH08213758A (ja) 1996-08-20
CN1123513A (zh) 1996-05-29
TW351911B (en) 1999-02-01
JP3048905B2 (ja) 2000-06-05
BR9504582A (pt) 1997-10-07
US6098282A (en) 2000-08-08
MY121571A (en) 2006-02-28
US5745333A (en) 1998-04-28
SG52149A1 (en) 1998-09-28

Similar Documents

Publication Publication Date Title
CN1051668C (zh) 包括电容器元件的电路板及其制造方法
CA2160501C (en) Laminar stackable circuit board structure and manufacture
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
US5770476A (en) Passive interposer including at least one passive electronic component
US6486394B1 (en) Process for producing connecting conductors
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
US5185502A (en) High power, high density interconnect apparatus for integrated circuits
US7750650B2 (en) Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
EP0450381B1 (en) Multilayer interconnection structure
US20020117753A1 (en) Three dimensional packaging
CN1207780C (zh) 改进了的集成电路结构
EP0713358A2 (en) Circuit board
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
KR100720049B1 (ko) 다층 배선판 및 그 제조 방법
WO1991008588A1 (en) High power, high density interconnect method and apparatus for integrated circuits
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP3709035B2 (ja) ２層配線基板、及びその製造方法
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
CN1395463A (zh) 高集成度积层基材制造方法
JP3733644B2 (ja) ２層配線基板及びその製造方法
JPH0621651A (ja) 多層配線回路板及びその製造方法
TW469547B (en) Thin film interposer and method for manufacturing thereof
CN1516544A (zh) 印刷电路板的电路布局的电性连接体的制造方法
JPH07297551A (ja) 薄膜多層配線基板
JPH06112653A (ja) 多層薄膜デバイスと薄膜の接続方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RIYEGUANG SEMICONDUCTOR MANUFACTURING CO., LTD.

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP.

Effective date: 20090605

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090605

Address after: Kaohsiung City, Taiwan, China

Patentee after: Riyueguang Semiconductor Manufacturing Co., Ltd.

Address before: American New York

Patentee before: International Business Machines Corp.

C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20150522

Granted publication date: 20000419