CN105119574A - 带pop噪声抑制的d类功放电路 - Google Patents

Abstract

本发明公开一种带POP噪声抑制的D类功放电路，包括具有电容C1的第一信号输入电路、具有电容C2的第二信号输入电路、放大电路、PWM电路、驱动电路和滤波电路。通过延时电路在预定延时时间内控制驱动电路关闭以关闭驱动电路的输出，以及控制第一开关电路和第二开关电路导通以对电容C1和电容C2充电至偏置电压；延时电路在达到预定延时时间时控制驱动电路导通以及控制第一开关电路和第二开关电路关闭；在掉电时，延时电路复位以控制驱动电路关闭。因此本发明带POP噪声抑制的D类功放电路能抑制上电或掉电时因电容C1和电容C2充放电产生的POP噪声。

Description

带POP噪声抑制的D类功放电路

技术领域

本发明涉及电路技术领域，具体涉及一种带POP噪声抑制的D类功放电路。

背景技术

D类功放电路是一种开关型的功放电路，其工作原理是基于PWM模式，将音频信号与采样三角波比较，输出得到脉冲宽度与音频信号幅度成正比例的PWM波形，然后将该PWM波形的幅度放大，再将放大的PWM波形经过滤波后还原为放大了的音频信号。与线性功放电路相比，D类功放电路具有效率高、发热少的特点，因此D类功放电路被广泛应用于智能电视、智能手机等消费电子产品领域。

由于D类功放电路的音频输入必须工作在偏置点上才能传输音频输入，因此D类功放电路的两差分输入端均会连接有电容，在消费电子产品在上电启动初期，消费电子产品会对D类功放电路的两差分输入端的电容充电到偏置点，但是因为两差分输入端的电容的充电速度不同，则两差分输入端会形成差分输入并放大输出而形成POP噪声，同样，消费电子产品在掉电初期，两差分输入端的电容的放电速度不同，两差分输入端也会形成差分输入而形成POP噪声。

发明内容

本发明的目的在于提供一种带POP噪声抑制的D类功放电路，旨在抑制D类功放电路在上电掉电时因电容的充放电速度不同而产生的POP噪声。

为了实现本发明的目的，本发明提供一种带POP噪声抑制的D类功放电路，包括具有电容C1的第一信号输入电路、具有电容C2的第二信号输入电路、放大电路、PWM电路、驱动电路和滤波电路，放大电路具有分别与第一信号输入电路和第二信号输入电路连接的两输入端以及与PWM电路连接的两输出端，驱动电路与PWM电路连接，滤波电路与驱动电路连接。带POP噪声抑制的D类功放电路还包括还包括第一开关电路、第二开关电路和延时电路；在带POP噪声抑制的D类功放电路上电时，所述延时电路在预定延时时间内控制驱动电路关闭以关闭驱动电路输出，以及控制第一开关电路和第二开关电路导通以对电容C1和电容C2充电至偏置电压；所述延时电路在达到预定延时时间时控制驱动电路导通以及控制第一开关电路和第二开关电路关闭；和/或，在带POP噪声抑制的D类功放电路掉电时，延时电路复位以控制驱动电路关闭。

作为本发明上述带POP噪声抑制的D类功放电路的改进，所述延时电路具有使能端ENA和控制端CTRL；第一开关电路具有输入端、输出端和控制端，第一开关电路的控制端与延时电路的控制端CTRL连接，第一开关电路的输入端与放大电路的一输入端连接，第一开关电路的输出端与电容C1连接；第二开关电路具有输入端、输出端和控制端，第二开关电路的控制端与延时电路的控制端CTRL连接，第二开关电路的输入端与放大电路的另一输入端连接，第二开关电路的输出端与电容C2连接。

作为本发明上述带POP噪声抑制的D类功放电路的进一步改进，所述第一信号输入电路还具有连接在电容C1和放大电路的相应的一输入端之间的电阻R1，第一开关电路的输出端连接在电容C1和电阻R1之间；所述第二信号输入电路还具有连接在电容C2和放大电路的相应的另一输入端之间的电阻R2，第二开关电路的输出端连接在电容C2和电阻R2之间。

作为本发明上述带POP噪声抑制的D类功放电路的进一步改进，所述第一开关电路具有场效应三极管M1和电阻R5，场效应三极管M1的栅极为第一开关电路的控制端，场效应三极管M1的漏极为第一开关电路的输入端，场效应三极管M1的源极与电阻R5的一端连接，电阻R5的另一端为第一开关电路的输出端；所述第二开关电路具有场效应三极管M2和电阻R6，场效应三极管M2的栅极为第二开关电路的控制端，场效应三极管M2的漏极为第二开关电路的输入端，场效应三极管M2的源极与电阻R6的一端连接，电阻R6的另一端为第一开关电路的输出端。

作为本发明上述带POP噪声抑制的D类功放电路的进一步改进，所述放大电路具有全差分放大器AMP，全差分放大器AMP具有两输入端、两输出端和偏置电压端；全差分放大器AMP的两输入端为所述放大电路的两输入端，全差分放大器AMP的两输出端为所述放大电路的两输出端。

作为本发明上述带POP噪声抑制的D类功放电路的进一步改进，所述带POP噪声抑制的D类功放电路还包括偏置电路，所述全差分放大器AMP还具有偏置电压端，偏置电压端与偏置电路连接。

作为本发明上述带POP噪声抑制的D类功放电路的进一步改进，所述偏置电路具有电阻R7和电阻R8，电阻R7和电阻R8用于串联连接在电源VREF和地之间，且电阻R8还与所述全差分放大器AMP的偏置电压端连接。

作为本发明上述带POP噪声抑制的D类功放电路的进一步改进，所述控制端CTRL根据使能端ENA是否输入信号输出高电平或低电平。

作为本发明上述带POP噪声抑制的D类功放电路的进一步改进，所述延时电路具有一个与门IO和若干D触发器；与门IO具有一使能端ENA、一时钟输入端CLK和一输出端；与门IO的使能端ENA为延时电路的使能端ENA；若干D触发器均具有输入引脚D、时钟引脚CLK、输出端Q和输出端Q非，且该若干D触发器分别为D触发器D0至Dn，D触发器D1的时钟引脚CLK连接与门IO的输出端，D触发器D2至Dn的时钟引脚CLK分别连接D触发器D1至Dn-1的输出端Q非，D触发器D1至Dn的输入引脚D分别连接D触发器D1至Dn的输出端Q非，D触发器D0的时钟引脚CLK连接D触发器Dn的输出端Q非，D触发器D0的输入引脚D用于连接电源VREF，D触发器D0的输出端Q非为延时电路的控制端CTRL。

作为本发明上述带POP噪声抑制的D类功放电路的进一步改进，所述驱动电路具有第一驱动管DRV1和第二驱动管DRV2，第一驱动管DRV1和第二驱动管DRV2均具有一输入端、一输出端和控制端；第一驱动管DRV1和第二驱动管DRV2的输入端分别与PWM电路连接，第一驱动管DRV1和第二驱动管DRV2的控制端分别与所述延时电路连接；滤波电路具有电感L1、电感L2、电容C3和电容C4，电感L1和电容C3串联连接在第一驱动管DRV1的输出端和地之间，电感L2和电容C4串联连接在第二驱动管DRV2的输出端和地之间；所述反馈电路具有电阻R3和电阻R4，电阻R3连接在第一驱动管DRV1的输出端和放大电路的一输入端之间，电阻R4连接在第二驱动管DRV2的输出端和放大电路的另一输入端之间。

由于本发明带POP噪声抑制的D类功放电路在上电时，通过延时电路在预定延时时间内控制第一开关电路和第二开关电路导通而对电容C1和电容C2充电至偏置电压，以及控制关闭驱动电路以关闭驱动电路输出，因此在上电时抑制了因电容C1和电容C2充电速度不同而产生的POP噪声；本发明带POP噪声抑制的D类功放电路在掉电时，通过延时电路复位关闭驱动电路，因此在掉电时抑制了因电容C1和电容C2放电速度不同而产生的POP噪声。

附图说明

图1为本发明带POP噪声抑制的D类功放电路一优选实施例的电路方框图；

图2为图1所示带POP噪声抑制的D类功放电路的拓扑图；

图3为本发明带POP噪声抑制的D类功放电路的延时电路的结构图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面结合附图和具体实施例对本发明所述技术方案作进一步的详细描述，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。

请参阅图1，其揭示了本发明带POP噪声抑制的D类功放电路的一优选实施例，在本实施例中，带POP噪声抑制的D类功放电路包括D类开关放大放电路100和POP噪声抑制电路200。D类开关放大放电路100用于将输入的音频信号处理后输送至扬声器300上进行音频输出，POP噪声抑制电路200抑制D类开关放大放电路100在开关过程中产生的POP噪声。

D类开关放大放电路100具有第一信号输入电路110、第二信号输入电路120、放大电路130、PWM电路140、驱动电路150、滤波电路160、反馈电路170和偏置电路180。

请参阅图1和图2，第一信号输入电路110包括串联连接的电容C1和电阻R1。第二信号输入电路120包括串联连接的电容C2和电阻R2。音频信号通过差分输入的方式输入电容C1和电容C2，然后分别通过电阻R1和电阻R2输入放大电路130。

放大电路130具有全差分放大器AMP，全差分放大器AMP具有两输入端、两输出端和偏置电压端。全差分放大器AMP的两输入端分别与电阻R1和电阻R2连接以接收通过电阻R1和电阻R2输入的音频信号。全差分放大器AMP将上述音频信号放大后通过其两输出端输出放大的音频信号。全差分放大器AMP的偏置电压端为放大电路130提供共模电平(容后详述)。

PWM电路140具有两比较器，其分别为第一比较器CMP1和第二比较器CMP2。第一比较器CMP1和第二比较器CMP2均具有两输入端和一输出端，第一比较器CMP1和第二比较器CMP2的一输入端均用于输入具有固定频率的三角波，第一比较器CMP1和第二比较器CMP2的另一输入分别与全差分放大器AMP的两输出端连接，从而第一比较器CMP1和第二比较器CMP2将全差分放大器AMP的两输出端输出的放大的音频信号转化为PWM波形的音频信号。

驱动电路150具有两驱动管，其分别为第一驱动管DRV1和第二驱动管DRV2。第一驱动管DRV1和第二驱动管DRV2均具有一输入端、一输出端和控制端。第一驱动管DRV1和第二驱动管DRV2的输入端分别与第一比较器CMP1和第二比较器CMP2的输出端连接，从而第一驱动管DRV1和第二驱动管DRV2将从第一比较器CMP1和第二比较器CMP2的输出的PWM波形的音频信号进行放大。

滤波电路160具有电感L1、电感L2、电容C3和电容C4，电感L1和电容C3串联连接在第一驱动管DRV1的输出端和地之间，电感L2和电容C4串联连接在第二驱动管DRV2的输出端和地之间，从而滤波电路160对PWM波形的音频信号进行滤波后还原为功放输出音频信号。

反馈电路170具有电阻R3和电阻R4，电阻R3连接在第一驱动管DRV1的输出端和全差分放大器AMP的一输入端之间，电阻R4连接在第二驱动管DRV2的输出端和全差分放大器AMP的另一输入端之间。

偏置电路180具有电阻R7和电阻R8，电阻R7和电阻R8串联连接在电源VREF和地之间，且电阻R8还与全差分放大器AMP的偏置电压端连接，从而电阻R8的分压为全差分放大器AMP的共模电平，在本实施例中，电阻R8和电阻R7的阻值相等，因此偏置电路180为全差分放大器AMP提供的共模电平为VREF/2。

扬声器300具有两输入端，其一输入端连接在滤波电路160的电感L1和电容C3之间，其另一输入端连接在滤波电路160电感L2和电容C4之间，从而扬声器300的两输入端接收滤波电路160输出的功放输出音频信号，进而扬声器300将功放输出音频信号转化为音频输出。

POP噪声抑制电路200具有第一开关电路210、第二开关电路220和延时电路230。第一开关电路210和第二开关电路220均具有输入端、输出端和控制端。在本实施例中，第一开关电路210具有场效应三极管M1和电阻R5。场效应三极管M1的栅极为第一开关电路210的控制端。场效应三极管M1的漏极为第一开关电路210的输入端，且其与全差分放大器AMP的一输出端连接。场效应三极管M1的源极与电阻R5的一端连接。电阻R5的另一端为第一开关电路210的输出端，且电阻R5的该端连接在第一信号输入电路110的电容C1和电阻R1之间。

第二开关电路220具有场效应三极管M2和电阻R6。场效应三极管M2的栅极为第二开关电路220的控制端。场效应三极管M2的漏极为第二开关电路220的输入端，且其与全差分放大器AMP的另一输出端连接。场效应三极管M2的源极与电阻R6的一端连接。电阻R6的另一端为第二开关电路220输出端，且电阻R6的该端连接在第二信号输入电路120的电容C2和电阻R2之间。

请参阅图2和图3，延时电路230具有使能端ENA和控制端CTRL。控制端CTRL根据使能端ENA是否输入信号输出高电平或低电平，从而控制第一开关电路210、第二开关电路220和驱动电路150的导通或关闭。该延时电路230具有一个与门IO和若干D触发器。

与门IO具有一使能端ENA、一时钟输入端CLK和一输出端。与门IO的使能端ENA为延时电路230的使能端ENA。在本发明带POP噪声抑制的D类功放电路上电时，与门IO的使能端ENA为高电平；在本发明带POP噪声抑制的D类功放电路掉电时，与门IO的使能端ENA为低电平。时钟CLK输入端用于输入时钟信号。

若干D触发器均具有输入引脚D、时钟引脚CLK、输出端Q和输出端Q非，且该若干D触发器的数量为n+1个，其分别为D触发器D0至Dn，D触发器D1的时钟引脚CLK连接与门IO的输出端，D触发器D2至Dn的时钟引脚CLK分别连接D触发器D1至Dn-1的输出端Q非，D触发器D1至Dn的输入引脚D分别连接D触发器D1至Dn的输出端Q非。D触发器D0的时钟引脚CLK连接D触发器Dn的输出端Q非，D触发器D0的输入引脚D连接电源VREF，D触发器D0的输出端Q非为延时电路230的控制端CTRL，其连接第一驱动管DRV1和第二驱动管DRV2的控制端以及连接场效应三极管M1和场效应三极管M2的栅极，以控制第一驱动管DRV1、第二驱动管DRV2、场效应三极管M1和场效应三极管M2的关闭和导通。

在本发明带POP噪声抑制的D类功放电路上电时，与门IO的使能端ENA为高电平，由于D触发器D1至Dn的分频，在预定延时时间内，D触发器D0的输出端Q非输出高电平，此时，D触发器D0的输出端Q非控制场效应三极管M1和场效应三极管M2的导通，从而全差分放大器AMP的两输出端分别通过电阻R5和电阻R6对电容C1和电容C2充电至偏置电压，在本实施例中，偏置电压为全差分放大器AMP的共模电平；同时D触发器D0的输出端Q非控制第一驱动管DRV1和第二驱动管DRV2关闭以阻止POP噪声输出，因此抑制了因电容C1和电容C2充电至共模电平的时间不同而产生的POP噪声。

在达到预定延时时间时，D触发器D0的时钟引脚CLK输入的电平由低电平上升为高电平，相应的，触发器D0的输出端Q非输出低电平，此时，D触发器D0的输出端Q非控制场效应三极管M1和场效应三极管M2的关闭，同时D触发器D0的输出端Q非控制第一驱动管DRV1和第二驱动管DRV2导通以输出经过放大的PWM波形的音频信号。

在本发明带POP噪声抑制的D类功放电路掉电时，D触发器D0的复位，D触发器D0的输出端Q非输出高电平，D触发器D0的输出端Q非控制第一驱动管DRV1和第二驱动管DRV2关闭以阻止输出，因此能抑制在掉电时因电容C1和电容C2的放电速度不同而产生的POP噪声。

由于本发明带POP噪声抑制的D类功放电路在上电时，通过延时电路230在预定延时时间内控制第一开关电路210和第二开关电路220对电容C1和电容C2充电，以及在对电容C1和电容C2充电过程中控制关闭第一驱动管DRV1和第二驱动管DRV2，从而抑制了因此电容C1和电容C2的充电速度不同而产生的POP噪声；本发明带POP噪声抑制的D类功放电路在掉电时，通过延时电路230复位而关闭第一驱动管DRV1和第二驱动管DRV2，从而抑制因此电容C1和电容C2的放电速度不同而产生POP噪声。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种带POP噪声抑制的D类功放电路，包括具有电容C1的第一信号输入电路、具有电容C2的第二信号输入电路、放大电路、PWM电路、驱动电路和滤波电路，放大电路具有分别与第一信号输入电路和第二信号输入电路连接的两输入端以及与PWM电路连接的两输出端，驱动电路与PWM电路连接，滤波电路与驱动电路连接；

其特征在于，还包括第一开关电路、第二开关电路和延时电路；在带POP噪声抑制的D类功放电路上电时，所述延时电路在预定延时时间内控制驱动电路关闭以关闭驱动电路输出，以及控制第一开关电路和第二开关电路导通以对电容C1和电容C2充电至偏置电压；所述延时电路在达到预定延时时间时控制驱动电路导通以及控制第一开关电路和第二开关电路关闭；和/或，在带POP噪声抑制的D类功放电路掉电时，延时电路复位以控制驱动电路关闭。

2.如权利要求1所述的带POP噪声抑制的D类功放电路，其特征在于，所述延时电路具有使能端ENA和控制端CTRL；第一开关电路具有输入端、输出端和控制端，第一开关电路的控制端与延时电路的控制端CTRL连接，第一开关电路的输入端与放大电路的一输入端连接，第一开关电路的输出端与电容C1连接；第二开关电路具有输入端、输出端和控制端，第二开关电路的控制端与延时电路的控制端CTRL连接，第二开关电路的输入端与放大电路的另一输入端连接，第二开关电路的输出端与电容C2连接。

3.如权利要求2所述的带POP噪声抑制的D类功放电路，所述第一信号输入电路还具有连接在电容C1和放大电路的相应的一输入端之间的电阻R1，第一开关电路的输出端连接在电容C1和电阻R1之间；所述第二信号输入电路还具有连接在电容C2和放大电路的相应的另一输入端之间的电阻R2，第二开关电路的输出端连接在电容C2和电阻R2之间。

4.如权利要求2或3所述的带POP噪声抑制的D类功放电路，所述第一开关电路具有场效应三极管M1和电阻R5，场效应三极管M1的栅极为第一开关电路的控制端，场效应三极管M1的漏极为第一开关电路的输入端，场效应三极管M1的源极与电阻R5的一端连接，电阻R5的另一端为第一开关电路的输出端；所述第二开关电路具有场效应三极管M2和电阻R6，场效应三极管M2的栅极为第二开关电路的控制端，场效应三极管M2的漏极为第二开关电路的输入端，场效应三极管M2的源极与电阻R6的一端连接，电阻R6的另一端为第一开关电路的输出端。

5.如权利要求4所述的带POP噪声抑制的D类功放电路，所述放大电路具有全差分放大器AMP，全差分放大器AMP具有两输入端、两输出端和偏置电压端；全差分放大器AMP的两输入端为所述放大电路的两输入端，全差分放大器AMP的两输出端为所述放大电路的两输出端。

6.如权利要求5所述的带POP噪声抑制的D类功放电路，还包括偏置电路，所述全差分放大器AMP还具有偏置电压端，偏置电压端与偏置电路连接。

7.如权利要求6所述的带POP噪声抑制的D类功放电路，所述偏置电路具有电阻R7和电阻R8，电阻R7和电阻R8用于串联连接在电源VREF和地之间，且电阻R8还与所述全差分放大器AMP的偏置电压端连接。

8.如权利要求2所述的带POP噪声抑制的D类功放电路，所述控制端CTRL根据使能端ENA是否输入信号输出高电平或低电平。

9.如权利要求8所述的带POP噪声抑制的D类功放电路，所述延时电路具有一个与门IO和若干D触发器；与门IO具有一使能端ENA、一时钟输入端CLK和一输出端；与门IO的使能端ENA为延时电路的使能端ENA；若干D触发器均具有输入引脚D、时钟引脚CLK、输出端Q和输出端Q非，且该若干D触发器分别为D触发器D0至Dn，D触发器D1的时钟引脚CLK连接与门IO的输出端，D触发器D2至Dn的时钟引脚CLK分别连接D触发器D1至Dn-1的输出端Q非，D触发器D1至Dn的输入引脚D分别连接D触发器D1至Dn的输出端Q非，D触发器D0的时钟引脚CLK连接D触发器Dn的输出端Q非，D触发器D0的输入引脚D用于连接电源VREF，D触发器D0的输出端Q非为延时电路的控制端CTRL。

10.如权利要求8所述的带POP噪声抑制的D类功放电路，所述驱动电路具有第一驱动管DRV1和第二驱动管DRV2，第一驱动管DRV1和第二驱动管DRV2均具有一输入端、一输出端和控制端；第一驱动管DRV1和第二驱动管DRV2的输入端分别与PWM电路连接，第一驱动管DRV1和第二驱动管DRV2的控制端分别与所述延时电路连接；滤波电路具有电感L1、电感L2、电容C3和电容C4，电感L1和电容C3串联连接在第一驱动管DRV1的输出端和地之间，电感L2和电容C4串联连接在第二驱动管DRV2的输出端和地之间；所述反馈电路具有电阻R3和电阻R4，电阻R3连接在第一驱动管DRV1的输出端和放大电路的一输入端之间，电阻R4连接在第二驱动管DRV2的输出端和放大电路的另一输入端之间。