CN105117548A - 一种适用于dual stripline设计的差分走线方法 - Google Patents
一种适用于dual stripline设计的差分走线方法 Download PDFInfo
- Publication number
- CN105117548A CN105117548A CN201510524807.XA CN201510524807A CN105117548A CN 105117548 A CN105117548 A CN 105117548A CN 201510524807 A CN201510524807 A CN 201510524807A CN 105117548 A CN105117548 A CN 105117548A
- Authority
- CN
- China
- Prior art keywords
- design
- layer
- routing
- differential
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种适用于DUAL？STRIPLINE设计的差分走线方法，技术方案如下：针对layout走线设计的三种常见情况，进行分析，增加走线层面：两层相邻信号层采用平行走线方式；两层相邻信号层采用交叉走线方式；只有一层信号层走差分线，相邻层无高速线；在叠层、介质和走线长度相同的环境下，仿真工具采用Sigrity？Speed2000进行时域串扰仿真分析。本发明的一种适用于DUAL？STRIPLINE设计的差分走线方法和现有技术相比，提出一种适用于dual？stripline设计的差分走线方法。
Description
技术领域
本发明涉及服务器主板研发设计领域,具体地说是一种适用于DUALSTRIPLINE设计的差分走线方法。
背景技术
伴随着云计算的到来，服务器的发展迅速崛起，在服务器的设计中，信号速率越来越高，高速信号对主板的空间设计需求及成本也在不断提升。因此在叠层设计中，dualstripline模式备受设计人员青睐。
dualstripline模式的叠层设计与普通叠层设计不同，该叠层设计的特点是将两层信号层设计为邻层，普通叠层设计：12层板6层走线层，16层板8层走线层，信号层与信号层之间有GND层屏蔽串扰，dualstripline设计：信号层与信号层之间无GND层，12层板即可有8层走线层，该设计增加信号的走线层设计空间，降低研发成本。但是缺点是：与普通叠层设计相比，信号层之间没有GND平面隔离，使得高速线串扰增大，信号质量下降。
因此，dualstripline模式可增加信号走线层面，增加信号走线设计空间，降低研发成本。但是，在采用dualstripline模式的情况下，如何降低信号间的串扰，满足信号完整性需求，SI设计人员也一直在追求信号完整性优化方案评估。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种适用于DUALSTRIPLINE设计的差分走线方法。
本发明的技术方案是按以下方式实现的，其方案如下：
针对layout走线设计的三种常见情况，进行分析，增加走线层面：
（1）：两层相邻信号层采用平行走线方式；
（2）：两层相邻信号层采用交叉走线方式；
（3）：只有一层信号层走差分线，相邻层无高速线；
在叠层、介质和走线长度相同的环境下，仿真工具采用SigritySpeed2000进行时域串扰仿真分析；
设计允许时，不相邻层要同时走高速线，单层布线可避免串扰；
两层相邻信号层都要布线的话，对于平行走线和交叉走线两种情况，采用交叉走线模式。
本发明的优点是：
本发明的一种适用于DUALSTRIPLINE设计的差分走线方法和现有技术相比，提出一种适用于dualstripline设计的差分走线方法，显著特征是在设计人员为降低研发成本采用dualstripline模式布线时，仿真对比常见的几种layout方法，得到信号完整性较好的一种布线方式。目的是：在降低研发成本的同时，改善信号质量，实现信号完整性的目的。
实施方式
下面对本发明的一种适用于DUALSTRIPLINE设计的差分走线方法作以下详细说明。
本发明的一种适用于DUALSTRIPLINE设计的差分走线方法，方案如下：
针对layout走线设计的三种常见情况，进行仿真分析：case1：两层相邻信号层采用平行走线方式；case2：两层相邻信号层采用交叉走线方式；case3：只有一层信号层走差分线，相邻层无高速线。
在叠层、介质和走线长度相同的环境下，仿真工具采用SigritySpeed2000进行时域串扰仿真分析。
仿真结果表明：case3因为相邻层无串扰，信号串扰最小；case1与case2结果明显差于case3，而且case2的串扰要比case1小。
1）对于dualstripline设计，如果设计允许，建议不相邻层要同时走高速线，单层布线可避免串扰；
2）若两层相邻信号层都要布线的话，对于平行走线和交叉走线两种情况，建议采用交叉走线模式。
本发明的一种适用于DUALSTRIPLINE设计的差分走线方法其加工制作非常简单方便，按照说明书所示即可加工。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。
Claims (1)
1.一种适用于DUALSTRIPLINE设计的差分走线方法,其特征在于技术方案如下：
针对layout走线设计的三种常见情况，进行分析，增加走线层面：
（1）：两层相邻信号层采用平行走线方式；
（2）：两层相邻信号层采用交叉走线方式；
（3）：只有一层信号层走差分线，相邻层无高速线；
在叠层、介质和走线长度相同的环境下，仿真工具采用SigritySpeed2000进行时域串扰仿真分析；
设计允许时，不相邻层要同时走高速线，单层布线可避免串扰；
两层相邻信号层都要布线的话，对于平行走线和交叉走线两种情况，采用交叉走线模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510524807.XA CN105117548A (zh) | 2015-08-25 | 2015-08-25 | 一种适用于dual stripline设计的差分走线方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510524807.XA CN105117548A (zh) | 2015-08-25 | 2015-08-25 | 一种适用于dual stripline设计的差分走线方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105117548A true CN105117548A (zh) | 2015-12-02 |
Family
ID=54665536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510524807.XA Pending CN105117548A (zh) | 2015-08-25 | 2015-08-25 | 一种适用于dual stripline设计的差分走线方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105117548A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106777669A (zh) * | 2016-12-13 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种线路部署方法及装置 |
| CN107809838A (zh) * | 2017-09-29 | 2018-03-16 | 曙光信息产业(北京)有限公司 | 主板及服务器 |
| CN110398681A (zh) * | 2019-07-26 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种双带线检查方法及相关装置 |
| CN112464313A (zh) * | 2020-11-30 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种服务器布线的差分走线过孔的加工方法 |
| CN118301840A (zh) * | 2023-07-14 | 2024-07-05 | 上海钫铖微电子有限公司 | 一种注入串扰噪声的pcb布局结构及设计方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104102787A (zh) * | 2014-07-23 | 2014-10-15 | 浪潮电子信息产业股份有限公司 | 一种减少Dual Stripline走线串扰影响的设计方法 |
| CN104102797A (zh) * | 2014-08-08 | 2014-10-15 | 浪潮电子信息产业股份有限公司 | 一种降低差分串扰的pcb走线设计方法 |
-
2015
- 2015-08-25 CN CN201510524807.XA patent/CN105117548A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104102787A (zh) * | 2014-07-23 | 2014-10-15 | 浪潮电子信息产业股份有限公司 | 一种减少Dual Stripline走线串扰影响的设计方法 |
| CN104102797A (zh) * | 2014-08-08 | 2014-10-15 | 浪潮电子信息产业股份有限公司 | 一种降低差分串扰的pcb走线设计方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106777669A (zh) * | 2016-12-13 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种线路部署方法及装置 |
| CN106777669B (zh) * | 2016-12-13 | 2020-07-21 | 苏州浪潮智能科技有限公司 | 一种线路部署方法及装置 |
| CN107809838A (zh) * | 2017-09-29 | 2018-03-16 | 曙光信息产业(北京)有限公司 | 主板及服务器 |
| CN110398681A (zh) * | 2019-07-26 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种双带线检查方法及相关装置 |
| CN112464313A (zh) * | 2020-11-30 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种服务器布线的差分走线过孔的加工方法 |
| CN112464313B (zh) * | 2020-11-30 | 2022-06-03 | 苏州浪潮智能科技有限公司 | 一种服务器布线的差分走线过孔的加工方法 |
| CN118301840A (zh) * | 2023-07-14 | 2024-07-05 | 上海钫铖微电子有限公司 | 一种注入串扰噪声的pcb布局结构及设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105117548A (zh) | 一种适用于dual stripline设计的差分走线方法 | |
| US7441222B2 (en) | Differential pair connection arrangement, and method and computer program product for making same | |
| TWI487434B (zh) | 佈設了差分對之印刷電路板 | |
| CN104582290A (zh) | 一种高速线阻抗连续性的实现方法 | |
| CN104102787A (zh) | 一种减少Dual Stripline走线串扰影响的设计方法 | |
| TW201409297A (zh) | 觸控感測電極結構及觸控裝置 | |
| TW201429352A (zh) | 印刷電路板及其製造方法 | |
| CN108055760B (zh) | 一种差分对等长补偿阻抗匹配方法 | |
| JP2010170647A5 (zh) | ||
| TWI460772B (zh) | 觸控面板及觸控顯示裝置 | |
| JP2011134957A5 (zh) | ||
| CN103970956A (zh) | 一种同层不同阻抗控制传输线的设计方法 | |
| CN102693338B (zh) | 一种内存设备的布线方法 | |
| CN105045985A (zh) | 一种实现走线阻抗匹配的设计方法 | |
| CN104102797A (zh) | 一种降低差分串扰的pcb走线设计方法 | |
| CN104899363A (zh) | 一种提高信号完整性的pin field出线设计方法 | |
| CN204180381U (zh) | 一种关于过孔反焊盘的pcb板结构 | |
| CN104023474A (zh) | 一种减小阻抗突变对传输线信号质量影响的方法 | |
| CN105188266A (zh) | 一种dual模式高速信号线立体布线的方法 | |
| CN107072056A (zh) | 一种优化pcie连接器区域信号质量的设计方法 | |
| CN104955280A (zh) | 一种阻抗线宽查找方法 | |
| CN105357866A (zh) | 一种减少高速信号串扰的布线方法 | |
| US20140144691A1 (en) | Method for shortening via stub and printed circuit board designed based on the method | |
| CN105205260A (zh) | 一种低成本且抗干扰的dual模式叠层设计方法 | |
| WO2013037675A3 (de) | Steueranordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151202 |
|
| RJ01 | Rejection of invention patent application after publication |