[go: up one dir, main page]

CN105097831B - 低温多晶硅背板及其制造方法和发光器件 - Google Patents

低温多晶硅背板及其制造方法和发光器件 Download PDF

Info

Publication number
CN105097831B
CN105097831B CN201510350257.4A CN201510350257A CN105097831B CN 105097831 B CN105097831 B CN 105097831B CN 201510350257 A CN201510350257 A CN 201510350257A CN 105097831 B CN105097831 B CN 105097831B
Authority
CN
China
Prior art keywords
layer
light
film transistor
thin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510350257.4A
Other languages
English (en)
Other versions
CN105097831A (zh
Inventor
许晓伟
刘利宾
李良坚
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510350257.4A priority Critical patent/CN105097831B/zh
Priority to US15/104,551 priority patent/US10347532B2/en
Priority to PCT/CN2015/091959 priority patent/WO2016206236A1/zh
Publication of CN105097831A publication Critical patent/CN105097831A/zh
Application granted granted Critical
Publication of CN105097831B publication Critical patent/CN105097831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种低温多晶硅背板及其制造方法和发光器件。该低温多晶硅背板包括：衬底基板和位于所述衬底基板上方的薄膜晶体管和光阻挡层，所述光阻挡层位于所述薄膜晶体管的上方；所述光阻挡层用于阻挡照射光照射到薄膜晶体管。本发明提供的技术方案中，低温多晶硅背板包括薄膜晶体管和光阻挡层，光阻挡层位于薄膜晶体管的上方，该光阻挡层可阻挡照射光照射到薄膜晶体管，避免了照射光对薄膜晶体管特性的影响，从而提高了薄膜晶体管的稳定性。

Description

低温多晶硅背板及其制造方法和发光器件
技术领域
本发明涉及显示技术领域，特别涉及低温多晶硅背板及其制造方法和发光器件。
背景技术
低温多晶硅(Low Temperature Poly-silicon，简称：LTPS)技术由于具有超薄、重量轻和低耗电等优点而得到越来越广泛的应用。
在LTPS背板的结构中设置有平坦化(Polarization，简称：PLN)层，由于PLN层采用较厚的有机材料，因此在形成PLN层的过程中为防止残留通常需要大的曝光量以将需要去除的有机材料去除干净。但是大的曝光量会导致薄膜晶体管(Thin Film Transistor，简称：TFT)的阈值电压Vth正偏及Vth结果的发散性增大。
综上所述，PLN层曝光时采用的紫外光影响了TFT的特性，从而降低了TFT的稳定性。
发明内容
本发明提供一种低温多晶硅背板及其制造方法和发光器件，用于提高薄膜晶体管的稳定性。
为实现上述目的，本发明提供了一种低温多晶硅背板，包括：衬底基板和位于所述衬底基板上方的薄膜晶体管和光阻挡层，所述光阻挡层位于所述薄膜晶体管的上方；
所述光阻挡层用于阻挡照射光照射到薄膜晶体管。
可选地，所述光阻挡层包括光吸收层；
所述光吸收层用于吸收所述照射光以阻挡照射光照射到薄膜晶体管。
可选地，所述光吸收层的厚度为200nm至440nm。
可选地，所述光阻挡层包括遮光层；
所述遮光层用于遮挡所述照射光以阻挡照射光照射到薄膜晶体管。
可选地，所述遮光层的厚度为50nm至500nm。
可选地，所述薄膜晶体管包括栅极、有源层和源漏极，所述有源层位于衬底基板的上方，所述有源层之上设置有栅绝缘层，所述栅极位于栅绝缘层之上，所述栅极之上设置有中间绝缘层，所述源漏极设置于中间绝缘层之上且该源漏极通过设置于中间绝缘层和栅绝缘层上的第一过孔与有源层连接，所述光阻挡层位于所述源漏极之上。
可选地，所述光阻挡层之上设置有平坦化层，所述平坦化层之上设置有第一电极，所述第一电极通过设置于所述平坦化层和所述光阻挡层上的第二过孔与源漏极连接，所述第一电极之上设置有像素界定层。
为实现上述目的，本发明提供了一种发光器件，包括：上述低温多晶硅背板和像素结构。
为实现上述目的，本发明提供了一种低温多晶硅背板的制造方法，包括：
在衬底基板的上方形成薄膜晶体管；
在薄膜晶体管的上方形成光阻挡层，所述光阻挡层用于阻挡照射光照射到薄膜晶体管。
可选地，还包括：
在所述光阻挡层之上形成平坦化层；
在所述平坦化层和所述光阻挡层上形成第二过孔；
在所述平坦化层之上形成第一电极，所述第一电极通过所述第二过孔与薄膜晶体管的源漏极连接；
在所述第一电极之上形成像素界定层。
本发明具有以下有益效果：
本发明提供的低温多晶硅背板及其制造方法和发光器件的技术方案中，低温多晶硅背板包括薄膜晶体管和光阻挡层，光阻挡层位于薄膜晶体管的上方，该光阻挡层可阻挡照射光照射到薄膜晶体管，避免了照射光对薄膜晶体管特性的影响，从而提高了薄膜晶体管的稳定性。
附图说明
图1为本发明实施例一提供的一种LTPS背板的结构示意图；
图2为本发明实施例三提供的一种LTPS背板的制造方法的流程图；
图3a为实施例三中形成有源层的示意图；
图3b为实施例三中形成栅绝缘层的示意图；
图3c为实施例三中形成栅极的示意图；
图3d为实施例三中形成中间绝缘层的示意图；
图3e为实施例三中形成第一过孔的示意图；
图3f为实施例三中形成源漏极的示意图；
图3g为实施例三中形成光阻挡层的示意图；
图3h为实施例三中形成平坦化层的示意图；
图3i为实施例三中形成第二过孔的示意图；
图3j为实施例三中形成第一电极的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的低温多晶硅背板及其制造方法和发光器件进行详细描述。
图1为本发明实施例一提供的一种LTPS背板的结构示意图，如图1所示，该LTPS背板包括：衬底基板11和位于衬底基板11上方的薄膜晶体管12和光阻挡层13，光阻挡层13位于薄膜晶体管12的上方。光阻挡层13用于阻挡照射光照射到薄膜晶体管12。
本实施例中，照射光为紫外光，该紫外光可以是曝光工艺中采用的紫外光或者是后期使用时环境中的紫外光。
可选地，光阻挡层13可包括光吸收层，该光吸收层可吸收照射光以阻挡照射光照射到薄膜晶体管12。优选地，该光吸收层的厚度可以为200nm至440nm。该吸收层的材料可以包括一种有机材料或者多种有机材料的混合物，例如：有机材料可包括P3HT或F8T2；或者，该吸收层的材料可以包括一种无机材料或者多种无机材料的混合物，例如：无机材料可包括氧化锌或氧化钛。该光吸收层可以对紫外光进行吸收，特别是对200nm至400nm的紫外光具有吸收功能，避免了紫外光中的短波照射到下方的薄膜晶体管12，从而避免了紫外光对薄膜晶体管的损伤。
可选地，光阻挡层13可包括遮光层，该遮光层可遮挡照射光以阻挡照射光照射到薄膜晶体管12。优选地，该遮光层的厚度可以为50nm至500nm。该遮光层的材料可以包括黑色树脂材料或者由绝缘层和金属层构成的复合层结构，该复合层可包括绝缘层和位于绝缘层上方的金属层，该绝缘层可位于薄膜晶体管12之上以起到将薄膜晶体管12和金属层隔离的作用，该金属层可遮挡照射光。该遮光层可以对紫外光进行遮挡，特别是对200nm至400nm的紫外光具有遮挡功能，避免了紫外光中的短波照射到下方的薄膜晶体管12，从而避免了紫外光对薄膜晶体管的损伤。
本实施例中，薄膜晶体管12可包括栅极121、有源层122和源漏极123，有源层122位于衬底基板11的上方，有源层122之上设置有栅绝缘层14，栅极121位于栅绝缘层14之上，栅极121之上设置有中间绝缘层15，源漏极123设置于中间绝缘层15之上且该源漏极123通过设置于中间绝缘层15和栅绝缘层14上的第一过孔16与有源层122连接，光阻挡层13位于源漏极123之上。
进一步地，光阻挡层13之上设置有平坦化层17。优选地，平坦化层17的材料为感光材料，例如：东丽公司的DL-1000系列PI材料。平坦化层17之上设置有第一电极18，第一电极18通过设置于平坦化层17和光阻挡层13上的第二过孔19与源漏极123连接，其中，第一电极18可以为阳极。第一电极18之上设置有像素界定层(Pixel definition layer，简称：PDL)20。具体地，第一电极18通过第二过孔19和源漏极123中的漏极连接。
进一步地，该LTPS背板还包括缓冲层21，该缓冲层21位于衬底基板11之上，有源层122位于缓冲层21之上。
需要说明的是：本实施例中描述的各结构之间的位置关系仅为一种优选方案，在实际应用中，还可以根据产品需要变更各结构之间的位置关系，位置关系变更后的LTPS背板也应属于本发明的保护范围。
本实施例提供的LTPS背板包括薄膜晶体管和光阻挡层，光阻挡层位于薄膜晶体管的上方，该光阻挡层可阻挡照射光照射到薄膜晶体管，避免了照射光对薄膜晶体管特性的影响，从而提高了薄膜晶体管的稳定性。本实施例中的光阻挡层不仅可以避免曝光工艺中紫外光照射到薄膜晶体管，还可以避免后期使用时环境中的紫外光中照射到薄膜晶体管，从而在制造过程中和后期使用时均提高了薄膜晶体管的稳定性。本实施例中，薄膜晶体管稳定性的提高，有利于提高发光器件显示的均匀性。
本发明实施例二提供了一种发光器件，该显示装置包括：LTPS背板和像素结构，LTPS背板采用上述实施例一提供的LTPS背板，此处不再重复描述。
其中，像素结构的材料为有机发光材料。
进一步地，该发光器件还包括第二电极，该第二电极可位于有机发光材料的上方。其中，该第二电极可以为阴极。
本实施例提供的发光器件中，LTPS背板包括薄膜晶体管和光阻挡层，光阻挡层位于薄膜晶体管的上方，该光阻挡层可阻挡照射光照射到薄膜晶体管，避免了照射光对薄膜晶体管特性的影响，从而提高了薄膜晶体管的稳定性。本实施例中的光阻挡层不仅可以避免曝光工艺中紫外光照射到薄膜晶体管，还可以避免后期使用时环境中的紫外光中照射到薄膜晶体管，从而在制造过程中和后期使用时均提高了薄膜晶体管的稳定性。本实施例中，薄膜晶体管稳定性的提高，有利于提高发光器件显示的均匀性。
图2为本发明实施例三提供的一种LTPS背板的制造方法的流程图，如图2所示，该方法包括：
步骤101、在衬底基板的上方形成薄膜晶体管。
其中，薄膜晶体管可包括栅极、有源层和源漏极，则步骤101具体包括：
步骤1011、在衬底基板的上方形成有源层。
图3a为实施例三中形成有源层的示意图，如图3a所示，在衬底基板11的上方沉积有源材料层，对有源材料层进行构图工艺形成有源层122。可选地，在步骤1011之前还可以包括：在衬底基板11之上形成缓冲层21，则有源层122可形成于缓冲层21之上。
步骤1012、在有源层之上形成栅绝缘层。
图3b为实施例三中形成栅绝缘层的示意图，如图3b所示，在有源层122之上沉积栅绝缘层14。
步骤1013、在栅绝缘层之上形成栅极。
图3c为实施例三中形成栅极的示意图，如图3c所示，在栅绝缘层14之上沉积栅极材料层，对栅极材料层进行构图工艺形成栅极121。
步骤1014、在栅极之上形成中间绝缘层。
图3d为实施例三中形成中间绝缘层的示意图，如图3d所示，在栅极12之上沉积中间绝缘层15。
步骤1015、在中间绝缘层和栅绝缘层上形成第一过孔。
图3e为实施例三中形成第一过孔的示意图，如图3e所示，对中间绝缘层15和栅绝缘层14进行构图工艺形成第一过孔16。
步骤1016、在中间绝缘层之上形成源漏极，该源漏极通过第一过孔与有源层连接。
图3f为实施例三中形成源漏极的示意图，如图3f所示，在中间绝缘层15之上沉积源漏极材料层，对源漏极材料层进行构图工艺形成源漏极123。源漏极123填充于第一过孔16中且位于有源层122之上，从而实现与有源层122连接。
步骤102、在薄膜晶体管的上方形成光阻挡层，光阻挡层用于阻挡照射光照射到薄膜晶体管。
具体地，可在在源漏极之上形成光阻挡层。
图3g为实施例三中形成光阻挡层的示意图，如图3g所示，在源漏极123之上涂覆光阻挡层13。
步骤103、在光阻挡层之上形成平坦化层。
图3h为实施例三中形成平坦化层的示意图，如图3h所示，在光阻挡层13之上涂覆平坦化层17。
步骤104、在平坦化层和光阻挡层上形成第二过孔。
图3i为实施例三中形成第二过孔的示意图，如图3i所示，对平坦化层17和光阻挡层13进行构图工艺形成第二过孔19，第二过孔19位于源漏极123之上。本实施例中，平坦化层17的材料为感光材料，光阻挡层13的材料为非感光材料，因此构图工艺可包括对平坦化层17进行曝光和显影去除平坦化层17的部分结构之后，通过灰化工艺或者酸液刻蚀工艺对光阻挡层13进行刻蚀去除光阻挡层13的部分结构，以形成第二过孔19。在实际应用中，若平坦化层17的材料为非感光材料，光阻挡层13的材料为非感光材料，则构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。在实际应用中，若平坦化层17的材料为感光材料，光阻挡层13的材料为感光材料，则构图工艺可包括曝光和显影工艺。
步骤105、在平坦化层之上形成第一电极，第一电极通过第二过孔与薄膜晶体管的源漏极连接。
图3j为实施例三中形成第一电极的示意图，如图3j所示，在平坦化层17之上形成第一电极材料层，对第一电极材料层进行构图工艺形成第一电极18，第一电极18填充于第二过孔19中以实现与源漏极123中的漏极连接。
步骤106、在第一电极之上形成像素界定层。
如图1所示，在第一电极18之上形成像素界定材料层，对像素界定材料层进行构图工艺形成像素界定层20。
至此，完成了LTPS背板的制造过程。而后，可继续执行如下步骤：通过蒸镀工艺形成像素结构，在像素结构的上方形成第二电极。
可选地，步骤101、步骤102、步骤105和步骤106中的构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
本实施例提供的LTPS背板的制造方法可用于制造上述实施例一提供的LTPS背板，具体描述可参见上述实施例一提供的LTPS背板。本实施例提供的LTPS背板的制造方法制造出的LTPS背板包括薄膜晶体管和光阻挡层，光阻挡层位于薄膜晶体管的上方，该光阻挡层可阻挡照射光照射到薄膜晶体管，避免了照射光对薄膜晶体管特性的影响，从而提高了薄膜晶体管的稳定性。本实施例中的光阻挡层不仅可以避免曝光工艺中紫外光照射到薄膜晶体管，还可以避免后期使用时环境中的紫外光中照射到薄膜晶体管，从而在制造过程中和后期使用时均提高了薄膜晶体管的稳定性。本实施例中，薄膜晶体管稳定性的提高，有利于提高发光器件显示的均匀性。制造光阻挡层时无需增加掩膜板，从而使得制造工艺简单且成本低。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (7)

1.一种低温多晶硅背板，其特征在于，包括：衬底基板和位于所述衬底基板上方的薄膜晶体管和光阻挡层，所述光阻挡层位于所述薄膜晶体管的上方；
所述光阻挡层用于阻挡照射光照射到薄膜晶体管，所述照射光为波长处于200nm至400nm的紫外光；
所述光阻挡层包括光吸收层，所述光吸收层用于吸收所述照射光以阻挡照射光照射到薄膜晶体管；
所述光吸收层的材料包括一种有机材料或者多种有机材料的混合物，所述有机材料包括：P3HT或F8T2；
或者，所述光吸收层的材料包括一种无机材料或者多种无机材料的混合物，所述无机材料包括氧化锌或氧化钛。
2.根据权利要求1所述的低温多晶硅背板，其特征在于，所述光吸收层的厚度为200nm至440nm。
3.根据权利要求1所述的低温多晶硅背板，其特征在于，所述薄膜晶体管包括栅极、有源层和源漏极，所述有源层位于衬底基板的上方，所述有源层之上设置有栅绝缘层，所述栅极位于栅绝缘层之上，所述栅极之上设置有中间绝缘层，所述源漏极设置于中间绝缘层之上且该源漏极通过设置于中间绝缘层和栅绝缘层上的第一过孔与有源层连接，所述光阻挡层位于所述源漏极之上。
4.根据权利要求1所述的低温多晶硅背板，其特征在于，所述光阻挡层之上设置有平坦化层，所述平坦化层之上设置有第一电极，所述第一电极通过设置于所述平坦化层和所述光阻挡层上的第二过孔与源漏极连接，所述第一电极之上设置有像素界定层。
5.一种发光器件，其特征在于，包括：低温多晶硅背板和像素结构，所述低温多晶硅背板采用上述权利要求1至4任一所述的低温多晶硅背板。
6.一种低温多晶硅背板的制造方法，其特征在于，包括：
在衬底基板的上方形成薄膜晶体管；
在薄膜晶体管的上方形成光阻挡层，所述光阻挡层用于阻挡照射光照射到薄膜晶体管，所述照射光为波长处于200nm至400nm的紫外光，所述光阻挡层包括光吸收层，所述光吸收层用于吸收所述照射光以阻挡照射光照射到薄膜晶体管，所述光吸收层的材料包括一种有机材料或者多种有机材料的混合物，所述有机材料包括：P3HT或F8T2；或者，所述光吸收层的材料包括一种无机材料或者多种无机材料的混合物，所述无机材料包括氧化锌或氧化钛。
7.根据权利要求6所述的低温多晶硅背板的制造方法，其特征在于，还包括：
在所述光阻挡层之上形成平坦化层；
在所述平坦化层和所述光阻挡层上形成第二过孔；
在所述平坦化层之上形成第一电极，所述第一电极通过所述第二过孔与薄膜晶体管的源漏极连接；
在所述第一电极之上形成像素界定层。
CN201510350257.4A 2015-06-23 2015-06-23 低温多晶硅背板及其制造方法和发光器件 Active CN105097831B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510350257.4A CN105097831B (zh) 2015-06-23 2015-06-23 低温多晶硅背板及其制造方法和发光器件
US15/104,551 US10347532B2 (en) 2015-06-23 2015-10-15 Low temperature poly silicon backboard, method for manufacturing the same and light-emitting device
PCT/CN2015/091959 WO2016206236A1 (zh) 2015-06-23 2015-10-15 低温多晶硅背板及其制造方法和发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510350257.4A CN105097831B (zh) 2015-06-23 2015-06-23 低温多晶硅背板及其制造方法和发光器件

Publications (2)

Publication Number Publication Date
CN105097831A CN105097831A (zh) 2015-11-25
CN105097831B true CN105097831B (zh) 2019-03-29

Family

ID=54577896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510350257.4A Active CN105097831B (zh) 2015-06-23 2015-06-23 低温多晶硅背板及其制造方法和发光器件

Country Status (3)

Country Link
US (1) US10347532B2 (zh)
CN (1) CN105097831B (zh)
WO (1) WO2016206236A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573981B (zh) * 2017-03-10 2021-12-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN107248373B (zh) * 2017-06-08 2020-03-06 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
CN107968110B (zh) 2017-11-21 2020-05-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置及其制作方法
JP7127802B2 (ja) * 2018-04-18 2022-08-30 三国電子有限会社 タッチ検出機能付き表示装置及びその製造方法
CN112639600A (zh) * 2018-08-03 2021-04-09 深圳市柔宇科技股份有限公司 阵列基板及显示装置
CN109192736A (zh) * 2018-09-04 2019-01-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示装置
KR102654289B1 (ko) * 2018-10-05 2024-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102759614B1 (ko) * 2019-01-28 2025-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TWI691762B (zh) * 2019-04-18 2020-04-21 友達光電股份有限公司 畫素結構
CN110571250A (zh) * 2019-08-15 2019-12-13 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN110993640B (zh) * 2019-10-24 2024-03-05 合肥维信诺科技有限公司 显示面板和显示装置
CN111029343A (zh) * 2019-11-13 2020-04-17 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
KR20210157640A (ko) * 2020-06-22 2021-12-29 엘지디스플레이 주식회사 투명 표시 장치
CN214505500U (zh) * 2020-09-15 2021-10-26 信利半导体有限公司 一种显示面板及显示装置
CN112530977B (zh) * 2020-11-30 2022-11-04 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN114156280B (zh) * 2021-11-29 2023-08-01 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法、移动终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180565A (zh) * 2005-04-28 2008-05-14 夏普株式会社 液晶显示装置
CN104465675A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶面板以及液晶显示器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7027109B2 (en) * 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP2003279734A (ja) * 2002-03-20 2003-10-02 Seiko Epson Corp 偏光子と液晶装置及び投射型表示装置
KR100675631B1 (ko) * 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
JP2007109868A (ja) * 2005-10-13 2007-04-26 Sanyo Electric Co Ltd 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置
US7719008B2 (en) * 2006-02-03 2010-05-18 Samsung Electronics Co., Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate
CN101285975B (zh) * 2008-06-06 2010-06-23 友达光电股份有限公司 光感测单元及具此光感测单元的像素结构与液晶显示面板
US8420465B2 (en) * 2008-11-19 2013-04-16 Konica Minolta Holdings, Inc. Organic thin film transistor manufacturing method and organic thin film transistor
JP5692699B2 (ja) * 2010-02-15 2015-04-01 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、その製造方法、及び表示装置並びに電子機器
JPWO2013073087A1 (ja) * 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
CN103456764B (zh) 2013-09-09 2016-01-20 京东方科技集团股份有限公司 Oled阵列基板及其制造方法、显示装置
CN105304656B (zh) 2014-06-23 2018-06-22 上海箩箕技术有限公司 光电传感器
JP5860517B2 (ja) * 2014-09-22 2016-02-16 株式会社半導体エネルギー研究所 半導体装置
CN104485333A (zh) 2014-12-11 2015-04-01 深圳市华星光电技术有限公司 一种ltps阵列基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180565A (zh) * 2005-04-28 2008-05-14 夏普株式会社 液晶显示装置
CN104465675A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶面板以及液晶显示器

Also Published As

Publication number Publication date
US20180204769A1 (en) 2018-07-19
US10347532B2 (en) 2019-07-09
WO2016206236A1 (zh) 2016-12-29
CN105097831A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN105097831B (zh) 低温多晶硅背板及其制造方法和发光器件
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104576700B (zh) Coa型woled结构及制作方法
CN104538357B (zh) 制作阵列基板的方法和阵列基板
CN104867959B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN103715141B (zh) 一种阵列基板及其制备方法
CN106098784A (zh) 共平面型双栅电极氧化物薄膜晶体管及其制备方法
CN104143533B (zh) 高解析度amoled背板制造方法
WO2016107291A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
WO2015096292A1 (zh) 阵列基板及其制造方法、显示装置
CN106783953A (zh) 薄膜晶体管及其制作方法
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN103151305A (zh) 一种薄膜晶体管阵列基板、制备方法以及显示装置
WO2015161523A1 (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN106876481B (zh) 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
WO2017024612A1 (zh) 氧化物半导体tft基板的制作方法及其结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
US10461175B2 (en) TFT-containing backplate and method for fabricating the same
CN104934444B (zh) 共平面型氧化物半导体tft基板结构及其制作方法
WO2016026177A1 (zh) Tft基板的制作方法及其结构
CN104112711B (zh) 共平面型氧化物半导体tft基板的制作方法
WO2018040409A1 (zh) 一种金属氧化物薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant