[go: up one dir, main page]

CN105097670B - 一种母板及其制作方法 - Google Patents

一种母板及其制作方法 Download PDF

Info

Publication number
CN105097670B
CN105097670B CN201510464153.6A CN201510464153A CN105097670B CN 105097670 B CN105097670 B CN 105097670B CN 201510464153 A CN201510464153 A CN 201510464153A CN 105097670 B CN105097670 B CN 105097670B
Authority
CN
China
Prior art keywords
buffer
motherboard
area
cutting
buffer portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510464153.6A
Other languages
English (en)
Other versions
CN105097670A (zh
Inventor
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510464153.6A priority Critical patent/CN105097670B/zh
Publication of CN105097670A publication Critical patent/CN105097670A/zh
Priority to PCT/CN2016/074220 priority patent/WO2017020579A1/en
Priority to US15/116,199 priority patent/US10459271B2/en
Application granted granted Critical
Publication of CN105097670B publication Critical patent/CN105097670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/07—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 buffer layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种母板及其制作方法，涉及显示技术领域，该母板能够改善因切割区域与基板单元区域的段差引起的光刻胶剧烈起伏，进而影响后续曝光和显影的问题。一种母板，包括：基板单元区域和切割区域，该母板还包括：缓冲部，所述缓冲部位于所述母板的切割区域，用于减小所述基板单元区域和所述切割区域的段差。本发明适用于母板的制作。

Description

一种母板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种母板及其制作方法。
背景技术
液晶显示装置已经广泛应用于显示技术领域。液晶显示装置一般包括对盒的阵列基板和彩膜基板。在实际生产工艺中，先分别生产阵列基板和彩膜基板，接着将阵列基板和彩膜基板对盒以形成显示面板。为了提高生产效率，阵列基板和彩膜基板并不是单个形成，而是先形成母板，即在衬底上形成多个阵列基板单元或者多个彩膜基板单元，再将形成有多个阵列基板单元的母板和形成有多个彩膜基板单元的母板对盒，以形成包括多个显示面板单元的母板，然后切割该母板以得到多个显示面板。
考虑到目前多采用高分辨率的显示装置，为了降低功耗和平坦化衬底表面，在形成包括多个阵列基板单元的母板时，在母板的衬底上会首先形成缓冲层，一般多采用有机树脂形成缓冲层，然后再通过构图工艺形成其他膜层。采用构图工艺形成其他膜层包括：涂覆待刻蚀的薄膜，接着在该薄膜上设置光刻胶，然后对光刻胶进行曝光、显影，再将未覆盖光刻胶的薄膜刻蚀掉，最后剥离剩余的光刻胶以形成薄膜图案。
上述在该薄膜上设置光刻胶的过程中，为了提高生产工艺的效率，会在母板的衬底上整层涂覆光刻胶；同时在涂覆光刻胶后会采用甩胶工艺即将该母板进行高速旋转，从而使光刻胶分布均匀。
考虑到后续工艺的限制，上述在母板的衬底上形成有机树脂层后，会将位于切割区域的有机树脂层移除，这样，母板的切割区域与阵列基板单元区域会出现段差。那么，在母板的衬底上整层涂覆光刻胶并进行甩胶时，参考图1所示，由于母板的切割区域1与阵列基板单元区域2存在段差H，光刻胶3会剧烈起伏，造成光刻胶流动的异常，从而影响光刻胶的涂覆，进而在后续曝光、显影中影响关键尺寸的形成。
发明内容
本发明的实施例提供一种母板及其制作方法，该母板能够改善因切割区域与基板单元区域的段差引起的光刻胶剧烈起伏，进而影响后续曝光和显影的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明的实施例提供了一种母板，包括：基板单元区域和切割区域，其特征在于，还包括：缓冲部，所述缓冲部位于所述母板的切割区域，用于减小所述基板单元区域和所述切割区域的段差。
可选的，所述母板还包括：衬底以及设置在所述衬底之上的缓冲层，所述缓冲层位于所述母板的基板单元区域，所述缓冲部设置在所述衬底之上。
可选的，所述缓冲层和所述缓冲部均与所述衬底接触。
可选的，所述缓冲部的最大厚度小于所述平坦层缓冲层的厚度。
可选的，所述缓冲部的最大厚度为h1，所述缓冲层的厚度为h2；h1和h2满足：0.6≤h1/h2≤0.9。
可选的，所述切割区域包括多个横向子切割区域和多个纵向子切割区域，所述横向子切割区域和所述纵向子切割区域交叉的部分形成重叠区域，所述缓冲部设置在所述重叠区域。
可选的，在各所述重叠区域中，所述缓冲部包括多个阵列排布的缓冲单元。
可选的，多个所述缓冲单元的形状均相同，且所述缓冲单元沿垂直于所述衬底的方向的截面为梯形。
可选的，所述缓冲部覆盖所述重叠区域。
可选的，所述缓冲部厚度均一。
可选的，所述缓冲部与所述缓冲层的材料相同且均为有机树脂。
可选的，所述缓冲部的最大厚度等于所述平坦层缓冲层的厚度，且所述缓冲部设置于所述平坦层缓冲层的侧面，所述缓冲部的纵截面为直角三角形。
可选的，所述缓冲部包括斜面和底面，其中，所述斜面远离所述缓冲层的侧面，且所述斜面与所述底面之间的夹角α满足：20°≤α≤60°。
可选的，所述切割区域包括多个横向子切割区域和多个纵向子切割区域，所述横向子切割区域和所述纵向子切割区域交叉的部分形成重叠区域，所述缓冲部设置在所述重叠区域。
另一方面，本发明的实施例提供了一种母板的制作方法，该方法包括：
在待刻蚀的薄膜上设置光刻胶，并采用包括多个阵列排布的子掩膜区域的掩膜板对所述光刻胶进行曝光、显影，以形成掩膜图案其中，所述掩膜板的分辨率低于曝光机的分辨率；
刻蚀掉所述薄膜中未被所述掩膜图案覆盖的部分，以形成缓冲部图案。
可选的，所述子掩膜区域的形状为矩形或圆形。
本发明的实施例提供了一种母板及其制作方法，该母板包括：基板单元区域和切割区域，该母板还包括：缓冲部，该缓冲部位于母板的切割区域，用于减小基板单元区域和切割区域的段差。这样，在后续涂覆光刻胶时，可以减轻光刻胶的起伏程度，进而改善因切割区域与基板单元区域的段差引起的光刻胶剧烈起伏，从而影响后续曝光和显影的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种母板的结构示意图；
图2为本发明实施例提供的一种母板的结构示意图；
图3为本发明实施例提供的另一种母板的结构示意图；
图4为本发明实施例提供的另一种母板的结构示意图；
图5为本发明实施例提供的另一种母板的结构示意图；
图6为本发明实施例提供的一种母板的俯视图；
图7为本发明实施例提供的另一种母板的俯视图；
图8为本发明实施例提供的另一种母板的结构示意图；
图9为本发明实施例提供的另一种母板的俯视图；
图10为本发明实施例提供的一种掩膜板的示意图。
附图标记：
1-切割区域；101-横向子切割区域；102-纵向子切割区域；103-重叠区域；2-阵列基板单元区域；3-光刻胶；4-基板单元区域；10-衬底；11-缓冲层；110-缓冲层的侧面；12-缓冲部；121-缓冲部的斜面；122-缓冲部的底面；120-缓冲单元；13-锯齿状的掩膜板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例一
本发明的实施例提供了一种母板，参考图2所示，该母板包括：基板单元区域4和切割区域1，该母板还包括：缓冲部12，缓冲部12位于母板的切割区域1，用于减小基板单元区域4和切割区域1的段差。
上述母板中，本发明实施例对于缓冲部的具体结构不作限定，只要满足能够减小基板单元区域和切割区域的段差即可。示例的，缓冲部可以是如图2所示包括多个阵列排布的缓冲单元，还可以是如图3所示在切割区域平铺一层，还可以是如图4所示设置在缓冲层的侧面，从而形成斜坡，当然还可以是其他结构，这里不作限定。
上述母板中，基板单元区域和切割区域的段差是指：基板单元区域上设置的膜层和切割区域上设置的膜层存在高度差。示例的，参考图2所示，基板单元区域4和切割区域1的段差是指：基板单元区域4上设置的缓冲层11和切割区域1上设置的缓冲部12之间存在高度差H1。
本发明的实施例提供了一种母板，包括：基板单元区域和切割区域，该母板还包括：缓冲部，该缓冲部位于母板的切割区域，用于减小基板单元区域和切割区域的段差。这样在后续涂覆光刻胶时，可以减轻光刻胶的起伏程度，进而改善因切割区域与基板单元区域的段差引起的光刻胶剧烈起伏，从而影响后续曝光和显影的问题。
考虑到高分辨显示器的布线比较密集、功耗较大，一般在衬底上会先形成缓冲层，以增加金属线之间的电容和降低功耗。缓冲层一般厚度较厚，考虑到后续的切割工艺，一般在基板单元区域设置有缓冲层，而在切割区域不设置缓冲层，这样容易造成基板单元区域和切割区域之间形成较大的段差，影响后续光刻胶的涂覆。参考图2所示，母板还包括：衬底10以及设置在衬底10之上的11缓冲层，缓冲层11位于母板的基板单元区域4，缓冲部12设置在衬底10之上。
这里需要说明的是，本发明实施例对于缓冲层和缓冲部的制作方法不作限定。示例的，缓冲层和缓冲部可以通过一次构图工艺形成，一次构图工艺是将薄膜形成包含至少一个图案的层的工艺，一般包括掩膜、曝光、显影、刻蚀和剥离等工艺；当然，缓冲层和缓冲部还可以通过二次构图工艺形成，即先形成缓冲层，再形成缓冲部；这里不作具体限定，可以选择前者，以减少构图工艺次数从而降低生产成本。
进一步需要说明的是，切割区域与基板单元区域的段差还可以是设置其他膜层时形成的，这里不作具体限定。本发明实施例以设置缓冲层引起的切割区域与基板单元区域的段差为例进行说明。
上述缓冲部可以有效减缓因设置缓冲层引起的切割区域与基板单元区域的段差，进而改善因切割区域与基板单元区域的段差引起的光刻胶剧烈起伏，从而影响后续曝光和显影的问题。
进一步可选的，参考图2所示，缓冲层11和缓冲部12均与衬底10接触。
需要说明的是，本发明实施例对于缓冲部和缓冲层的材料不作限定。示例的，缓冲部和缓冲层的材料可以均为有机树脂，当然也可以为其他材料。另外，缓冲部可以与缓冲层的材料相同，也可以不相同，考虑到简化制作工艺，选取前者。
进一步需要说明的是，本发明实施例对于缓冲层上方形成的膜层不做限定，本发明实施例中仅详细介绍母板与发明点相关的结构，本领域技术人员能够根据公知常识以及现有技术获知，母板还可以包括其他膜层，例如：还可以包括栅极、栅绝缘层、薄膜晶体管、像素电极等以形成阵列基板母板，当然还可以包括黑矩阵、彩膜层等以形成彩膜基板母板。这里不作具体限定。
可选的，缓冲部的最大厚度可以小于缓冲层的厚度。
这里需要说明的是，缓冲部的厚度是指缓冲部沿着垂直于衬底的方向的厚度；若缓冲部的厚度均一，则缓冲部的最大厚度即为缓冲部的厚度；若缓冲部的厚度不均，则缓冲部的最大厚度即为缓冲部沿着垂直于衬底的方向的最大厚度。示例的，参考图2所示，缓冲部12可以包括多个阵列排布的厚度均一的缓冲单元120，则缓冲部的最大厚度h即为缓冲部包括的缓冲单元的厚度；参考图3所示，缓冲部12可以在切割区域平铺一层，则缓冲部的最大厚度h即为缓冲部的厚度；参考图5所示，缓冲部12可以包括多个阵列排布的厚度不均的缓冲单元120，则缓冲部的最大厚度h即为缓冲部包括的缓冲单元120中厚度最大的厚度。
进一步优选的，缓冲部的最大厚度为h1，缓冲层的厚度为h2；h1和h2满足：0.6≤h1/h2≤0.9。这样，在有效减小基板单元区域和切割区域的段差的同时，有利于后续进行切割。
发明人经过多次测试发现，在切割区域中，在纵向和横向的非交叉区域发生光刻胶剧烈起伏的现象较轻，但是在纵横交叉的区域中，光刻胶剧烈起伏的现象极为严重。考虑到降低制作难度以及后续的切割工艺，可选的，参考图6所示，切割区域1包括多个横向子切割区域101和多个纵向子切割区域102，横向子切割区域101和纵向子切割区域102交叉的部分形成重叠区域103，缓冲部设置在重叠区域103。
进一步优选的，参考图6所示，在各重叠区域103中，缓冲部可以包括多个阵列排布的缓冲单元120。这里需要说明的是，本发明实施例对于缓冲部包括的缓冲单元的数量和形状均不作限定，具体可以根据实际情况而定。多个缓冲单元120彼此分离，有利于后续切割。
可选的，参考图2所示，多个缓冲单元120的形状均相同，且缓冲单元120沿垂直于衬底10的方向的截面为梯形，这样，一方面可以降低制作工艺的难度，另一方面，缓冲单元沿垂直于衬底的方向的截面为梯形，则缓冲单元的侧面为斜面，更有利于减缓光刻胶的波动。进一步需要说明的是，本发明实施例对于上述缓冲单元120的制作方法不作限定，示例的，可以采用包括多个阵列排布的子掩膜区域的掩膜板形成掩膜图案，且该掩膜板的分辨率低于曝光机的分辨率，由于曝光机的分辨率的限制以及光线散射的影响，经过曝光、显影、刻蚀后可以形成上述缓冲单元120的图案。当然，还可以采用其他方式形成上述缓冲单元120，这里不作具体限定。
可选的，上述子掩膜区域的形状可以为矩形或圆形，当然也可以为别的形状，在此不做限定。
可选的，参考图7所示，在各重叠区域103中，缓冲部12还可以是覆盖重叠区域103，即缓冲部12平铺在重叠区域103。
进一步可选的，为了降低制作难度，缓冲部的厚度均一。
可选的，缓冲部与缓冲层的材料相同且均为有机树脂，有机树脂的介电常数较小，后续在缓冲层上形成金属线时，可以减小金属线之间的电容，有利于提高金属线的传输速度。
可选的，缓冲部的最大厚度还可以等于缓冲层的厚度，且缓冲部设置于缓冲层的侧面，缓冲部的纵截面为直角三角形。
这里需要说明的是，参考图8所示，缓冲部12的最大厚度h3等于缓冲层11的厚度h4；缓冲部12的纵截面指的是沿着图8中A-B方向竖直向下截取缓冲部12得到的截面。这样，缓冲部12在缓冲层11的侧面110形成斜坡，可以有效减小基板单元区域和切割区域的段差，这样在后续涂覆光刻胶时，可以减轻光刻胶的起伏程度，进而改善因切割区域与基板单元区域的段差引起的光刻胶剧烈起伏，从而影响后续曝光和显影的问题。
优选的，参考图8所示，缓冲部12包括斜面121和底面122，其中，斜面121远离缓冲层11的侧面110，且斜面121与底面122之间的夹角α满足：20°≤α≤60°，这样更有利于在后续涂覆光刻胶时，减轻光刻胶的起伏程度。
进一步优选的，参考图9所示，切割区域1包括多个横向子切割区域101和多个纵向子切割区域102，横向子切割区域101和纵向子切割区域102交叉的部分形成重叠区域103，缓冲部12设置在重叠区域103。
这里需要说明的是，本发明实施例对于上述缓冲部12的制作方法不作限定，示例的，可以采用如图10所示的锯齿状的掩膜板13形成掩膜图案，且该掩膜板的分辨率低于曝光机的分辨率，由于曝光机的分辨率的限制以及光线散射的影响，经过曝光、显影、刻蚀后可以形成上述缓冲部12的图案。当然，还可以采用其他方式形成上述缓冲部12，这里不作具体限定。
实施例二
本发明的实施例提供了一种母板的制作方法，该方法包括：
S01、在待刻蚀的薄膜上设置光刻胶，并采用包括多个阵列排布的子掩膜区域的掩膜板对光刻胶进行曝光、显影，以形成掩膜图案，其中，掩膜板的分辨率低于曝光机分辨率。
S02、刻蚀掉薄膜中未被掩膜图案覆盖的部分，以形成缓冲部图案。
其中，子掩膜区域的形状可以为矩形或圆形，可以理解的是，对于正性光刻胶，子掩膜区域对应的是光刻胶保留区域，对于负性光刻胶，子掩膜区域对应的是光刻胶去除区域。
由于曝光机的分辨率的限制以及光线散射的影响，通过该方法可以形成如图2和图6所示的缓冲部，该缓冲部能够减小基板单元区域和切割区域的段差，这样在后续涂覆光刻胶时，可以减轻光刻胶的起伏程度，进而改善因切割区域与基板单元区域的段差引起的光刻胶剧烈起伏，从而影响后续曝光和显影的问题。
这里需要说明的是，本发明实施例中仅详细介绍母板制作中与发明点相关的方法步骤，本领域技术人员能够根据公知常识以及现有技术获知，上述母板的制作方法中还包括形成缓冲层，缓冲层和缓冲部可以通过一次构图工艺形成；当然，缓冲层和缓冲部还可以通过二次构图工艺形成，即先形成缓冲层，再形成缓冲部；这里不作具体限定，可以选择前者，以减少构图工艺次数从而降低生产成本。
进一步需要说明的是，在形成缓冲部以后，为了更进一步平缓光刻胶的剧烈变化，可以对光刻胶的材料、工艺进行相应的变更。示例的，光刻胶的粘度可以设置在6cp-7cp的范围内，同时不能含有表面活性剂，以防止表面活性剂的挥发不均匀造成的不良；另外，还可以将甩胶过程中的旋转速度设置为低于600rpm，光刻胶的厚度设置为大于2.0um。这里不作具体限定，具体可以根据实际情况而定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种母板，包括：基板单元区域和切割区域，其特征在于，还包括：缓冲部，所述缓冲部位于所述母板的切割区域，用于减小所述基板单元区域和所述切割区域的段差；
所述切割区域包括多个横向子切割区域和多个纵向子切割区域，所述横向子切割区域和所述纵向子切割区域交叉的部分形成重叠区域，所述缓冲部设置在所述重叠区域。
2.根据权利要求1所述的母板，其特征在于，所述母板还包括：衬底以及设置在所述衬底之上的缓冲层，所述缓冲层位于所述母板的基板单元区域，所述缓冲部设置在所述衬底之上。
3.根据权利要求2所述的母板，其特征在于，所述缓冲层和所述缓冲部均与所述衬底接触。
4.根据权利要求3所述的母板，其特征在于，所述缓冲部的最大厚度小于所述缓冲层的厚度。
5.根据权利要求4所述的母板，其特征在于，所述缓冲部的最大厚度为h1，所述缓冲层的厚度为h2；h1和h2满足：0.6≤h1/h2≤0.9。
6.根据权利要求2所述的母板，其特征在于，在各所述重叠区域中，所述缓冲部包括多个阵列排布的缓冲单元。
7.根据权利要求6所述的母板，其特征在于，多个所述缓冲单元的形状均相同，且所述缓冲单元沿垂直于所述衬底的方向的截面为梯形。
8.根据权利要求1所述的母板，其特征在于，所述缓冲部覆盖所述重叠区域。
9.根据权利要求8所述的母板，其特征在于，所述缓冲部的厚度均一。
10.根据权利要求2所述的母板，其特征在于，所述缓冲部与所述缓冲层的材料相同且均为有机树脂。
11.根据权利要求3所述的母板，其特征在于，所述缓冲部的最大厚度等于所述缓冲层的厚度，且所述缓冲部设置于所述缓冲层的侧面，所述缓冲部的纵截面为直角三角形。
12.根据权利要求3所述的母板，其特征在于，
所述缓冲部包括斜面和底面，其中，所述斜面远离所述缓冲层的侧面，且所述斜面与所述底面之间的夹角α满足：20°≤α≤60°。
13.根据权利要求11或12所述的母板，其特征在于，所述切割区域包括多个横向子切割区域和多个纵向子切割区域，所述横向子切割区域和所述纵向子切割区域交叉的部分形成重叠区域，所述缓冲部设置在所述重叠区域。
14.一种如权利要求7所述的母板的制作方法，其特征在于，包括：
在待刻蚀的薄膜上设置光刻胶，并采用包括多个阵列排布的子掩膜区域的掩膜板对所述光刻胶进行曝光、显影，以形成掩膜图案，其中，所述掩膜板的分辨率低于曝光机的分辨率；
刻蚀掉所述薄膜中未被所述掩膜图案覆盖的部分，以形成缓冲部图案。
15.根据权利要求14所述的母板的制作方法，其特征在于，所述子掩膜区域的形状为矩形或圆形。
CN201510464153.6A 2015-07-31 2015-07-31 一种母板及其制作方法 Active CN105097670B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510464153.6A CN105097670B (zh) 2015-07-31 2015-07-31 一种母板及其制作方法
PCT/CN2016/074220 WO2017020579A1 (en) 2015-07-31 2016-02-22 Display substrate, mother substrate for making the same, and fabricating method thereof
US15/116,199 US10459271B2 (en) 2015-07-31 2016-02-22 Display substate, mother substrate for making the same, and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510464153.6A CN105097670B (zh) 2015-07-31 2015-07-31 一种母板及其制作方法

Publications (2)

Publication Number Publication Date
CN105097670A CN105097670A (zh) 2015-11-25
CN105097670B true CN105097670B (zh) 2018-03-09

Family

ID=54577798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510464153.6A Active CN105097670B (zh) 2015-07-31 2015-07-31 一种母板及其制作方法

Country Status (3)

Country Link
US (1) US10459271B2 (zh)
CN (1) CN105097670B (zh)
WO (1) WO2017020579A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097670B (zh) * 2015-07-31 2018-03-09 京东方科技集团股份有限公司 一种母板及其制作方法
CN107706149B (zh) * 2017-09-25 2020-04-07 昆山龙腾光电股份有限公司 阵列基板的制作方法
CN107748460B (zh) * 2017-10-25 2020-09-01 昆山龙腾光电股份有限公司 基板结构及基板结构的制作方法
CN109052923A (zh) * 2018-08-02 2018-12-21 京东方科技集团股份有限公司 待切割母板及其切割回填及切割单元形成方法、切割装置
CN111338136B (zh) * 2020-03-13 2023-03-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示装置
KR20220169172A (ko) * 2021-06-18 2022-12-27 엘지디스플레이 주식회사 초박막 글라스의 제조 방법, 초박막 글라스 및 초박막 글라스를 포함하는 표시 장치
CN116149133A (zh) * 2021-11-23 2023-05-23 歌尔股份有限公司 压印母板和压印母板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266351A (zh) * 2007-03-13 2008-09-17 三菱电机株式会社 液晶显示装置及其制造方法
CN102176128A (zh) * 2011-01-31 2011-09-07 黑龙江大学 两级接口组合式单片机开发板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796070B2 (ja) * 1999-07-21 2006-07-12 シャープ株式会社 液晶表示装置
KR100587365B1 (ko) * 2000-08-08 2006-06-08 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
KR20060081210A (ko) * 2005-01-07 2006-07-12 삼성전자주식회사 액정표시장치
JP4248591B2 (ja) * 2005-09-15 2009-04-02 シャープ株式会社 表示パネル
JP2008007360A (ja) * 2006-06-28 2008-01-17 Optrex Corp マザーガラス基板及びガラス基板ならびにそのガラス基板の製造方法
KR20080061569A (ko) * 2006-12-28 2008-07-03 삼성전자주식회사 표시 패널 제조용 모(母) 표시 패널
CN101552241B (zh) * 2008-04-03 2010-11-03 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示装置
TWI377397B (en) * 2008-08-22 2012-11-21 Au Optronics Corp Display motherboard and application thereof
TWI400524B (zh) * 2008-12-02 2013-07-01 Chunghwa Picture Tubes Ltd 一種液晶顯示製程面板與形成配向膜的方法
KR102000043B1 (ko) * 2012-10-31 2019-07-15 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
JP6031980B2 (ja) * 2012-12-04 2016-11-24 三菱電機株式会社 タッチスクリーン
CN103779356A (zh) 2014-01-21 2014-05-07 北京京东方光电科技有限公司 一种显示面板母板及其制备方法
CN105097670B (zh) * 2015-07-31 2018-03-09 京东方科技集团股份有限公司 一种母板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266351A (zh) * 2007-03-13 2008-09-17 三菱电机株式会社 液晶显示装置及其制造方法
CN102176128A (zh) * 2011-01-31 2011-09-07 黑龙江大学 两级接口组合式单片机开发板

Also Published As

Publication number Publication date
US20170192294A1 (en) 2017-07-06
CN105097670A (zh) 2015-11-25
US10459271B2 (en) 2019-10-29
WO2017020579A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
CN105097670B (zh) 一种母板及其制作方法
US11049885B2 (en) Array substrate and manufacturing method thereof, display panel, and display device
EP3179513B1 (en) Organic electroluminescent display panel and manufacturing method therefor, and display device
US20200243574A1 (en) Flexible display panel, manufacturing method thereof and display device
CN104916252A (zh) 圆形显示面板及其制作方法、显示装置
CN105655360B (zh) 阵列基板及其制作方法、显示装置
JP2015511392A (ja) 二層透明導電膜及びその製造方法
CN106298811B (zh) 阵列基板及其制备方法、显示装置
CN109283758B (zh) 阵列基板及其制作方法、显示装置
CN104330911B (zh) 一种显示面板及其制作方法、显示装置
CN107170760B (zh) 显示基板的制备方法、显示基板和显示装置
WO2021036088A1 (zh) 显示面板及显示装置
CN104090429B (zh) 阵列基板及其制作方法和液晶显示装置
WO2014187104A1 (zh) 显示面板及其制造方法、显示装置
CN109935516A (zh) 一种阵列基板、其制备方法及显示装置
CN104216158B (zh) 一种显示装置及其制备方法
US9810954B2 (en) Display panel with primary spacer and secondary spacer and method for manufacturing the same and display device
US10290660B2 (en) Array substrate, manufacturing method thereof, display panel and display device
CN103346159A (zh) 一种阵列基板及其制造方法、显示装置
CN105226071B (zh) 一种显示基板及其制作方法、显示装置
CN104965352A (zh) 一种转印板及其制作方法
CN101566790A (zh) 制造液晶显示面板用掩模板
CN105093762A (zh) 阵列基板、制造方法以及相应的显示面板和电子装置
CN102394238A (zh) 导电结构的制程
CN108336125A (zh) 一种彩膜基板及其制备方法、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant