CN105047664A - 静电保护电路及3d芯片用静电保护电路 - Google Patents
静电保护电路及3d芯片用静电保护电路 Download PDFInfo
- Publication number
- CN105047664A CN105047664A CN201510401741.5A CN201510401741A CN105047664A CN 105047664 A CN105047664 A CN 105047664A CN 201510401741 A CN201510401741 A CN 201510401741A CN 105047664 A CN105047664 A CN 105047664A
- Authority
- CN
- China
- Prior art keywords
- circuit
- output
- switching circuit
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 65
- 230000001681 protective effect Effects 0.000 claims description 67
- 238000007599 discharging Methods 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 230000000694 effects Effects 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000004044 response Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种半导体制造技术领域，尤其涉及静电保护电路及3D芯片用静电保护电路，通过第一静电保护电路形成第一控制信号、第二控制信号，在静电保护过程中，通过第一控制信号、第二控制信号分别控制第一传输门电路、第二传输门电路均关断，同时第一三极管、第五开关电路、第三开关电路、第二开关电路、第四二极管均导通，可以形成至少三条放电电流回路，增加了电路的放电响应速度，提高了电路的静电保护能力，本发明中，采用的第一传输门电路、第二传输门电路均可由MOS管组合形成(由MOS管形成的第一传输门电路、第二传输门电路尺寸较小)，有益于电路的集成化，且降低电路的生产成本。
Description
技术领域
本发明涉及一种半导体制造技术领域，尤其涉及一种静电保护电路及3D芯片用静电保护电路。
背景技术
采用3DTri-Gate晶体设计制造工艺技术，依靠3D三门晶体管生产的3D处理器芯片。采用3D处理器芯片技术，越来越多的system集成在一个系统里实现单处理芯片。如图1所示，在现有技术中，一般3D处理芯片均有若干层，通过铜孔将每层的电源端VDD与电源地端Vss连接，以实现信号的传输，还包括信号输入端InputPad和信号输出端OnputPad，为了提高产品的使用寿命(使用性能)，3D处理器芯片均设置有静电保护电路；
如图1所示，一种静电保护电路的结构示意图，以两层处理芯片为例，分别为Layer1、Layer2，通过公共电源VSS、VDD实现层间信号之间的传递，如图2所示，一种静电保护电路的放电电流回路示意图，在Layer1的Inputpad11上有正的ESD(静电放电测试)脉冲，Outputpad22接地，存在两条并联的ESD放电通路。第一类回路(虚线箭头表示)通路是静电电流I1经过第一二极管D1流至电源端VDD，再经过复数个powerclamp(电源钳位电路)到电源地端Vss，通过第四二极管D4到Outputpad22，进而实现静电电流的放电，第一类静电电流I1可以有若干条支路，其中powerclamp越多，其电流支路数量就越多，第二类(实线箭头表示)电流回路是经过第二开关电路M2到公共电源端VSS，再经过第二二极管D4到outputpad22。由于IO中空间有限，一般M2的尺寸不能太大，故而通过第二条电流回路获得的静电电流放电效果较下，大多主要通过powerclamp实现静电保护，powerclamp数量越多，其放电电流支路就越多，放电效果越好，但是powerclamp数量越多，其所占用的面积就越大，就会直接增加芯片成本，因此成为芯片设计者的困扰。
发明内容
针对现有技术的不足，本发明提供一种静电保护电路及3D芯片用静电保护电路，且结构紧凑、成本低廉，且静电保护效果较好。
本发明所采用的技术方案是：
一种静电保护电路，其中，包括：
信号输入端口，用以接收一静电脉冲电压，
第一静电保护电路，连接于一第一参考电压源与一第二参考电压源之间，用以于所述信号输入端口接受所述静电脉冲电压状态下分别产生第一控制信号和第二控制信号；
第一开关电路，于所述第一控制信号驱动下导通所述信号输入端口与所述第一参考电压源；
第二开关电路，于所述第二控制信号驱动下导通所述信号输入端口与所述第二参考电压源；
信号输出端口；
第三开关电路，输入输出端分别连接于所述信号输出端口与所述第一参考电压源之间；所述第三开关电路的控制端与所述第二参考电压源间连接有一个受第二控制信号驱动的第六开关电路，
第四开关电路，输入输出端分别连接于所述信号输出端口与所述第二参考电压源之间；所述第四开关电路的控制端与所述第一参考电压源间连接有一个受第一控制信号驱动的第六开关电路。
上述的静电保护电路，其中，还包括
第一传输门电路，可控制地导通一所述第三开关电路的控制端与一功能单元的第一信号输出端；
第二传输门电路，可控制地导通一所述第四开关电路的控制端与所述功能单元的第二信号输出端。
上述的静电保护电路，其中，所述第一静电保护电路，包括：
耦合电路，由一电阻和一电容串联形成，所述电阻与所述电容的连接点形成一所述耦合电路输出端；
第一反相器，用以产生第一控制信号，输入端连接所述耦合电路输出端，输出端形成所述第一控制信号的输出端；
第二反相器，用以产生第二控制信号，输入端连接所述第一控制信号的输出端，输出端形成所述第二控制信号的输出端；
第五开关电路，用以于所述第二控制信号作用下，于所述电源与所述电源地之间形成放电电流支路。
上述的静电保护电路，其中，还包括，所述第一传输门电路，输入端连接所述功能单元第一输出端，第一控制端连接所述第一控制信号的输出端，第二控制端连接所述第二控制信号上的输出端，输出端连接所述第三开关电路的控制端；
所述第二传输门电路，输入端连接所述功能单元第二输出端，第一控制端连接所述第一控制信号的输出端，第二控制端连接所述第二控制信号的输出端，输出端连接所述第四开关电路的控制端。
上述的静电保护电路，其中，于所述第一开关电路的输入端与输出端之间反向并联第一二级管；
于所述第二开关电路的输入端与输出端之间反向并联第二二级管；
于所述第三开关电路的输入端与输出端之间反向并联第三二级管；
于所述第四开关电路的输入端与输出端之间反向并联第四二级管。
上述的静电保护电路，其中，所述静电保护电路具有第一工作模式和第二工作模式，
于所述静电保护电路工作于第一工作模式状态下，所述第一传输门电路、和/或所述第二传输门电路工作于导通状态；
于所述静电保护电路工作于第二工作模式状态下，所述第一传输门电路且所述第二传输门电路工作于断开状态。
一种3D芯片用静电保护电路，其中：包括
复数层IC芯片，每一层所述IC芯片接设置有用以连接其他层所述IC芯片的铜孔，通过所述通孔实现复数层所述IC芯片之间的电信号传输，
每个所述IC芯片包括复数个静电保护电路，信号输入端、信号输出端，其中任一层所述IC芯片的信号输入端连接一静电测试脉冲，其他任一层所述IC芯片的所述信号输出端接地。
上述的一种3D芯片用静电保护电路，其中，每个所述静电保护电路包括，
第一静电保护支路，连接于第一参考电压源与一第二参考电压源之间，用以于所述信号输入端口接受所述静电脉冲电压状态下分别产生第一控制信号和第二控制信号；
第一开关电路，于所述第一控制信号驱动下导通所述信号输入端口与所述第一参考电压源；
第二开关电路，于所述第二控制信号驱动下导通所述信号输入端口与所述第二参考电压源；
信号输出端口；
第三开关电路，输入输出端分别连接于所述信号输出端口与所述第一参考电压源之间；所述第三开关电路的控制端与所述第二参考电压源间连接有一个受第二控制信号驱动的第六开关电路，
第四开关电路，输入输出端分别连接于所述信号输出端口与所述第二参考电压源之间；所述第四开关电路的控制端与所述第一参考电压源间连接有一个受第一控制信号驱动的第六开关电路。
上述的一种3D芯片用静电保护电路，其中，还包括，
第一传输门电路，可控制地导通一所述第三开关电路的控制端与一功能单元的第一信号输出端；
第二传输门电路，可控制地导通一所述第四开关电路的控制端与所述功能单元的第二信号输出端。
上述的一种3D芯片用静电保护电路，其中，所述静电保护支路具有第一工作模式和第二工作模式。
与现有技术相比，本发明的优点是：
无需增加电源钳位电路的数量，通过第一静电保护电路形成第一控制信号、第二控制信号，在静电保护过程中，通过第一控制信号、第二控制信号分别控制第一传输门电路、第二传输门电路均关断，同时第一三极管、第五开关电路、第三开关电路、第二开关电路、第四二极管均导通，可以形成至少三条放电电流回路，增加了电路的放电响应速度，提高了电路的静电保护能力，本发明中，采用的第一传输门电路、第二传输门电路均可由MOS管组合形成(由MOS管形成的第一传输门电路、第二传输门电路尺寸较小)，有益于电路的集成化，且降低电路的生产成本。
附图说明
图1为现有技术中3D处理芯片的静电电路保护连接示意图；
图2为现有技术中3D处理芯片的静电电路放电电流回路示意图；
图3为本发明中静电保护电路的结构及放电电流回路流向示意图；
图4为本发明中3D芯片用静电保护电路的电路连接示意图及放电电流回路流向示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1～3所示，尤其是在图3中展示了依照本发明精神所提供的一种静电保护电路(ESDprotectionincircuits)，主要包括的一个第一静电保护电路1在业界也被称为ESD保护电路(PowerClampCircuit)，第一静电保护电路1连接于一个较高电压水准的第一参考电压源VDD与一个较低电压水准的第二参考电压源VSS之间，这里所谓高低电压水准是指电压源VDD与VSS两者之间相比较而言，相当于VDD与VSS均为“相对”的电源和电源地(即VSS≠0是可选方式之一)。第一静电保护电路1具有第一控制信号TR_P输出端和第二控制信号TR_N输出端。进一步地，所述第一静电保护电路1包括：耦合电路11，连接于所述电源与所述电源地之间，由一个电阻R和一个电容C串联于VDD与VSS之间而形成，例如电容C的一端连接到VDD而电阻R的一端连接到VSS，并且电容C的相对另一端和电阻R的相对另一端在一个公共节点N1处连接在一起，所述电阻R与所述电容C的连接点也即节点N1形成一所述耦合电路11输出端。
第一静电保护电路1具有第一反相器12，用以产生第一控制信号，其输入端连接所述耦合电路11在图3中标识为节点N1的输出端UR，图中标识为节点N2的输出端是作为所述第一控制信号TR_P的输出端。进一步，第一反相器12可由第八开关电路M8、第九开关电路M9形成，第八开关电路M8可为PMOS晶体管，第九开关电路M9可为NMOS晶体管。第八开关电路M8的栅极、第九开关电路M9的栅极均连接耦合电路11输出端UR即节点N1处，第八开关电路M8的漏极与第九开关电路M9的漏极相连于节点N2处形成第一控制信号TR_P的输出端，第八开关电路M8的源极连接第一参考电压源VDD、第九开关电路M9的源极连接第二参考电压源VSS。
第一静电保护电路1具有第二反相器13，第二反相器13的输入端连接所述第一控制信号TR_P的输出端也即节点N2处，第二反相器13的输出端是作为所述第二控制信号TR_N的输出端。进一步，第二反相器13可由第十开关电路M10、第十一开关电路M11形成，第十开关电路M10为可以是PMOS晶体管，第十一开关电路M11可为NMOS晶体管，第十开关电路M10的栅极、第十一开关电路M11的栅极均连接耦合电路11输出端UR即节点N2处，第十开关M10的漏极与第十一开关M11的漏极相连于节点N3并形成第二控制信号TR_N的输出端，第十开关电路M10的源极连接电源VDD、第十一开关电路M11的源极连接电源地VSS。
第五开关电路M5是一个尺寸比较大的NMOS晶体管，例如NMOS晶体管M5相对该第8～11的晶体管而言的尺寸较大，主要用于在所述第二控制信号的触发作用下，于所述电源VDD与所述电源地VSS之间形成ESD泄放的放电电流支路。
第一开关电路M1，连接于信号输入端InputPad与所述电源VDD之间，控制端连接所述第一控制信号TR_P的输出端也即节点N2处，第一开关电路M1可以是一个PMOS晶体管。于所述第一开关电路M1的输入端与输出端之间反向并联一个第一二级管D1，这里所谓反向并联的意思是指第一二极管D1的阳极连接到PMOS晶体管M1的漏极而第一二极管D1的阴极连接到PMOS晶体管M1的源极，而且PMOS晶体管M1的源极和第一二极管D1的阴极还一并连接到第一参考电压源VDD。
第二开关电路M2，连接于所述信号输入端InputPad与所述电源地VSS之间，控制端连接所述第二控制信号TR_N的输出端也即连接到节点N3处，第二开关电路M2可以是一个NMOS晶体管。于所述第二开关电路M2的输入端与输出端之间反向并联一个第二二级管D2，这里所谓反向并联的意思是指第二二级管D2的阳极连接到NMOS晶体管M2的源极而第二二级管D2的阴极连接到NMOS晶体管M2的漏极，而且NMOS晶体管M2的源极和第二二级管D2的阳极还一并连接到第二参考电压源VSS。
第三开关电路M3，连接于信号输出端OutputPad与所述电源VDD之间，第三开关电路M3可以是一个PMOS晶体管，栅极控制端受到一个内部电路单元Internalcircuit的驱动，但是第一传输门电路2连接在内部电路单元和PMOS晶体管M3的控制端之间，内部电路单元如果试图利用驱动信号驱动PMOS晶体管M3在开关之间切换，只有第一传输门电路2导通的阶段驱动信号才可以耦合到PMOS晶体管M3的控制端。此外PMOS晶体管M3的控制端也还连接到一个第六开关电路M6的输出端如漏极，第六开关电路M6可以是一个NMOS晶体管，并且NMOS晶体管M6的源极连接到第二参考电压VSS，以及NMOS晶体管M6的栅极控制端连接到反相器13的输出节点N3并受到第二控制信号TR_N的控制。于所述的第三开关电路M3的输入端与输出端之间反向并联一个第三二级管D3，这里所谓反向并联的意思是指第三二极管D3的阳极连接到PMOS晶体管M3的漏极而第三二极管D3的阴极连接到PMOS晶体管M3的源极，而且PMOS晶体管M3的源极和第三二极管D3的阴极还一并连接到第一参考电压源VDD。
第一传输门电路2，可控制地于导通状态与断开状态之间切换，连接于所述第三开关电路M3的控制端与一个功能单元(功能单元是上文提及的内部电路单元Internalcircuit的另一种提法)的第一输出端之间。进一步地，其中所述第一传输门电路2，输入端连接一个功能单元第一输出端，第一控制端连接所述第一控制信号TR_P的输出端，第二控制端连接所述第二控制信号TR_N的输出端，输出端连接第三开关电路M3的控制端。进一步地，第一传输门电路2是一种CMOS互补开关，由第十二开关电路M12、第十三开关电路M13形成，所述第十二开关电路M12可以是一个PMOS晶体管并且其栅极连接到节点N3处第二控制信号TR_N的输出端，第十三开关电路M13可以是一个NMOS晶体管并且其栅极连接节点N2处的第一控制信号TR_P的输出端。在该CMOS互补开关中，作为可选项而非必须项，第十二开关电路M12的漏极连接所述第十三开关电路M13的源极和所述功能单元第一输出端，所述第十二开关电路M12的源极连接所述第十三开关电路M13的漏极和所述第三开关电路M3的控制端。所述第一传输门电路2工作于导通状态，所述功能单元输出端输出的信号被传输至所述信号输出端。
第四开关电路M4，连接于所述信号输出端OutputPad与所述电源地VSS之间，第四开关电路M4可以是一个NMOS晶体管，NMOS晶体管M4的栅极控制端受到一个内部电路单元Internalcircuit的驱动，但是第二传输门电路3连接在内部电路单元和NMOS晶体管M4的控制端之间，内部电路单元如果试图利用驱动信号驱动NMOS晶体管M4在开关之间切换，只有第二传输门电路3导通的阶段驱动信号才可以耦合到NMOS晶体管M4的控制端。此外NMOS晶体管M4的控制端也还连接到一个第七开关电路M7的输出端如漏极，第七开关电路M7可以是一个PMOS晶体管，并且PMOS晶体管M7的源极连接到第一参考电压VDD，以及NMOS晶体管M7的栅极控制端连接到反相器12的输出节点N2并受到第一控制信号TR_P的控制。于所述的第四开关电路M4的输入端与输出端之间反向并联一个第四二级管D4，这里所谓反向并联的意思是指第四二级管D4的阳极连接到NMOS晶体管M4的源极而第四二级管D4的阴极连接到NMOS晶体管M4的漏极，而且NMOS晶体管M4的源极和第四二级管D4的阳极还一并连接到第二参考电压源VSS。其中NMOS晶体管M4的漏极和PMOS晶体管M3的漏极互联的节点与上文提及的信号输出端OutputPad连接在一起。
第二传输门电路3，可控制地于导通状态与断开状态之间切换，连接于所述第四开关电路M4与所述功能单元的第二输出端之间。进一步地，所述第二传输门电路，输入端连接所述功能单元第二输出端，第一控制端连接所述第一控制信号TR_P的输出端，第二控制端连接所述第二控制信号TR_N的输出端，输出端连接第四开关电路M4的控制端。进一步地，第二传输门电路3由可以是PMOS晶体管的第十四开关电路M14和可以是NMOS晶体管M15的第十五开关电路M15形成，所述第十四开关电路M14的栅极连接节点N3处第二控制信号TR_N的输出端，第十五开关电路M15的栅极连接节点N2处第一控制信号TR_P的输出端。在该CMOS互补开关中，作为可选项而非必须项，第十四开关电路M14的漏极连接所述第十五开关电路M15的源极和所述功能单元第二输出端，所述第十四开关电路M14的源极连接所述第十五开关电路M15的漏极和所述第四开关电路M4的控制端。所述第二传输门电路3工作于导通状态，所述功能单元第二输出端输出的信号被传输至所述信号输出端。
进一步地，所述静电保护电路具有第一工作模式和第二工作模式：
于所述静电保护电路工作于第一工作模式状态下(电路正常工作状态下)，所述第一传输门电路2、所述第二传输门电路3工作于导通状态；
于所述静电保护电路工作于第二工作模式状态下(电路正常静电保护状态下)，所述第一传输门电路2、所述第二传输门电路3工作于断开状态。
上述的静电保护电路，其工作原理是：
静电保护电路工作于第一工作模式状态下，没有ESD脉冲状态下(例如ESD脉冲电压幅度极小而可以忽略或者是其脉冲电压幅度近乎VESD＝0)，耦合电路11中节点N1处的输出端UR为逻辑低电平0，第一反相器12在节点N2处形成的第一控制信号TR_P为逻辑高电平，第二反相器13在节点N3处形成的第二控制信号TR_N为逻辑低电平。则于第一控制信号TR_P为高电平、第二控制信号TR_N为低电平控制下，第一开关电路M1处于断开状态、第一传输门电路2处于导通状态，同时第二开关电路M2处于断开状态、第二传输门电路3处于导通状态，此阶段，功能单元能够顺利的驱动PMOS晶体管M3和NMOS晶体管M4，信号输出端OutputPad由所述功能单元的第一输出端和第二输出端决定。
静电保护电路工作于第二工作模式状态下，当有ESD(静电)脉冲(VESD≠0，信号输入端InputPad＝VESD,OutputpadPad＝0)，即电路正常静电保护下，第一二极管D1导通，电源VDD的电位被VESD瞬间拉升到高电平，在瞬态静电脉冲下电容C的耦合作用使电容C和电阻R分压将耦合电路11节点N1处的输出端UR触发为高电平，第一反相器12在节点N2处形成的第一控制信号TR_P为低电平，第二反相器13在节点N3处形成的第二控制信号TR_N为高电平，所以第一开关电路M1和第二开关电路M2导通，第五开关电路M5导通，第六开关电路M6导通，第七开关电路M7导通，但是则于TR_P为高电平且TR_N为低电平状态下的第一传输门电路2处于关断状态、第二传输门电路3处于关断状态。由于第六开关电路M6使得第三开关电路M3的栅极接近VSS的低电平进而使得第三开关电路M3导通，由于第七开关电路M7导通使得第四开关电路M4的栅极接近VDD的高电平进而使第四开关电路M4导通。第四二极管D4导通，静电电流的放电回路可以为：
第一类电路回路(虚线标示)：
第一放电电流支路，放电电流从inputpad依次经过导通的第二开关电路M2、再经过提供VSS的走线以及流经第四二极管D4和到信号输出端Outputpad，形成放电回路。
第二类电路回路(实线标示)：至少包括，
第二放电电流支路，放电电流从inputpad通过第一二级管D1，再经过提供VDD的走线并流经导通的第五开关电路M5、再经过提供VSS的走线以及流经第四二极管D4最后到信号输出端Outputpad，形成放电回路。
第三放电电流电路支路，放电电流从inputpad通过第一二级管D1，再经过提供VDD的走线和导通的第三开关电路M3、到达信号输出端Outputpad，形成放电回路。
本发明中，无需增加电源钳位电路的数量，通过第一静电保护电路1形成第一控制信号、第二控制信号，在静电保护过程中，通过第一控制信号、第二控制信号分别控制第一传输门电路、第二传输门电路，可以形成至少三条放电电流回路，增加了电路的放电响应速度，提高了电路的静电保护能力，本发明中，采用的第一传输门电路、第二传输门电路均可由MOS管组合形成(由MOS管形成的第一传输门电路、第二传输门电路尺寸较小)，有益于电路的集成化，且降低电路的生产成本。
如图4所示，本发明同时提供一种3D芯片用静电保护电路，其中：包括，
复数层IC芯片，每一层所述IC芯片接设置有用以连接其他层所述IC芯片的铜孔，通过所述通孔实现复数层所述IC芯片之间的电信号传输，
每个所述IC芯片包括复数个静电保护电路，信号输入端、信号输出端，其中任一层所述IC芯片的信号输入端连接一静电测试脉冲，其他任一层所述IC芯片的所述信号输出端接地。
本发明提供的一种3D芯片用静电保护电路，其工作原理为，通过复数个静电保护电路，在静电保护过程中，形成若干个电流放电回路，其工作原理与上述的静电保护电路工作原理相似，此处不做赘述。
作为进一步优选实施方案，上述的一种3D芯片用静电保护电路，其中，每个所述静电放电电路包括，
第一静电保护支路，连接于第一参考电压源与一第二参考电压源之间，用以于所述信号输入端口接受所述静电脉冲电压状态下分别产生第一控制信号和第二控制信号；
第一开关电路，于所述第一控制信号驱动下导通所述信号输入端口与所述第一参考电压源；
第二开关电路，于所述第二控制信号驱动下导通所述信号输入端口与所述第二参考电压源；
信号输出端口；
第三开关电路，输入输出端分别连接于所述信号输出端口与所述第一参考电压源之间；所述第三开关电路的控制端与所述第二参考电压源间连接有一个受第二控制信号驱动的第六开关电路，
第四开关电路，输入输出端分别连接于所述信号输出端口与所述第二参考电压源之间；所述第四开关电路的控制端与所述第一参考电压源间连接有一个受第一控制信号驱动的第六开关电路。
作为进一步优选实施方案，上述的一种3D芯片用静电保护电路，其中，还包括，
第一传输门电路，可控制地导通一所述第三开关电路的控制端与一功能单元的第一信号输出端；
第二传输门电路，可控制地导通一所述第四开关电路的控制端与所述功能单元的第二信号输出端。
作为进一步优选实施方案，所述静电保护支路具有第一工作模式和第二工作模式，
于所述静电保护支路工作于第一工作模式状态下，所述第一传输门电路、和/或所述第二传输门电路工作于导通状态；
于所述静电保护电支路作于第二工作模式状态下，所述第一传输门电路且所述第二传输门电路工作于断开状态。
列举一具体实施方式：
InputPad11连接有ESD(静电)脉冲，OutputPad22接地，根据上述的工作原理可知，
放电电流支路可以为：
第一类放电回路：电流经过二极管D1,电源VDD(或任意电源钳位电路)、二极管D3(或二极管D4)到接地端；此种电路回路可有若干条，采用若干条电流回路，使得整个放电过程中，放电电流较均匀。
第二类放电回路：电流经过二极管D2,电源VSS、二极管D4。
其中第一类放电回路可包括若干条放电回路，其第一静电保护支路越多，则放电回路的数量就越多，大大增加了电路的放电响应速度，提高了电路的静电保护能力。
上述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种静电保护电路，其特征在于，包括：
信号输入端口，用以接收一静电脉冲电压，
第一静电保护电路，连接于一第一参考电压源与一第二参考电压源之间，用以于所述信号输入端口接受所述静电脉冲电压状态下分别产生第一控制信号和第二控制信号；
第一开关电路，于所述第一控制信号驱动下导通所述信号输入端口与所述第一参考电压源；
第二开关电路，于所述第二控制信号驱动下导通所述信号输入端口与所述第二参考电压源；
信号输出端口；
第三开关电路，输入输出端分别连接于所述信号输出端口与所述第一参考电压源之间；所述第三开关电路的控制端与所述第二参考电压源间连接有一个受第二控制信号驱动的第六开关电路，
第四开关电路，输入输出端分别连接于所述信号输出端口与所述第二参考电压源之间；所述第四开关电路的控制端与所述第一参考电压源间连接有一个受第一控制信号驱动的第六开关电路。
2.根据权利要求1所述的静电保护电路，其特征在于，还包括
第一传输门电路，可控制地导通一所述第三开关电路的控制端与一功能单元的第一信号输出端；
第二传输门电路，可控制地导通一所述第四开关电路的控制端与所述功能单元的第二信号输出端。
3.根据权利要求1所述的静电保护电路，其特征在于，所述第一静电保护电路，包括：
耦合电路，由一电阻和一电容串联形成，所述电阻与所述电容的连接点形成一所述耦合电路输出端；
第一反相器，用以产生第一控制信号，输入端连接所述耦合电路输出端，输出端形成所述第一控制信号的输出端；
第二反相器，用以产生第二控制信号，输入端连接所述第一控制信号的输出端，输出端形成所述第二控制信号的输出端；
第五开关电路，用以于所述第二控制信号作用下，于所述电源与所述电源地之间形成放电电流支路。
4.根据权利要求2所述的静电保护电路，其特征在于，
所述第一传输门电路，输入端连接所述功能单元第一输出端，第一控制端连接所述第一控制信号的输出端，第二控制端连接所述第二控制信号上的输出端，输出端连接所述第三开关电路的控制端；
所述第二传输门电路，输入端连接所述功能单元第二输出端，第一控制端连接所述第一控制信号的输出端，第二控制端连接所述第二控制信号的输出端，输出端连接所述第四开关电路的控制端。
5.根据权利要求2所述的静电保护电路，其特征在于，
于所述第一开关电路的输入端与输出端之间反向并联第一二级管；
于所述第二开关电路的输入端与输出端之间反向并联第二二级管；
于所述第三开关电路的输入端与输出端之间反向并联第三二级管；
于所述第四开关电路的输入端与输出端之间反向并联第四二级管。
6.根据权利要求2所述的静电保护电路，其特征在于，所述静电保护电路具有第一工作模式和第二工作模式，
于所述静电保护电路工作于第一工作模式状态下，所述第一传输门电路、和/或所述第二传输门电路工作于导通状态；
于所述静电保护电路工作于第二工作模式状态下，所述第一传输门电路且所述第二传输门电路工作于断开状态。
7.一种3D芯片用静电保护电路，其特征在于：包括
复数层IC芯片，每一层所述IC芯片接设置有用以连接其他层所述IC芯片的铜孔，通过所述通孔实现复数层所述IC芯片之间的电信号传输，
每个所述IC芯片包括复数个静电保护电路，信号输入端、信号输出端，其中任一层所述IC芯片的信号输入端连接一静电测试脉冲，其他任一层所述IC芯片的所述信号输出端接地。
8.根据权利要求7所述的一种3D芯片用静电保护电路，其特征在于，每个所述静电保护电路包括，
第一静电保护支路，连接于第一参考电压源与一第二参考电压源之间，用以于所述信号输入端口接受所述静电脉冲电压状态下分别产生第一控制信号和第二控制信号；
第一开关电路，于所述第一控制信号驱动下导通所述信号输入端口与所述第一参考电压源；
第二开关电路，于所述第二控制信号驱动下导通所述信号输入端口与所述第二参考电压源；
信号输出端口；
第三开关电路，输入输出端分别连接于所述信号输出端口与所述第一参考电压源之间；所述第三开关电路的控制端与所述第二参考电压源间连接有一个受第二控制信号驱动的第六开关电路，
第四开关电路，输入输出端分别连接于所述信号输出端口与所述第二参考电压源之间；所述第四开关电路的控制端与所述第一参考电压源间连接有一个受第一控制信号驱动的第六开关电路。
9.根据权利要求7所述的3D芯片用静电保护电路，其特征在于，还包括，
第一传输门电路，可控制地导通一所述第三开关电路的控制端与一功能单元的第一信号输出端；
第二传输门电路，可控制地导通一所述第四开关电路的控制端与所述功能单元的第二信号输出端。
10.根据权利要求7所述的3D芯片用静电保护电路，其特征在于，
所述静电保护支路具有第一工作模式和第二工作模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510401741.5A CN105047664B (zh) | 2015-07-09 | 2015-07-09 | 静电保护电路及3d芯片用静电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510401741.5A CN105047664B (zh) | 2015-07-09 | 2015-07-09 | 静电保护电路及3d芯片用静电保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047664A true CN105047664A (zh) | 2015-11-11 |
| CN105047664B CN105047664B (zh) | 2018-06-29 |
Family
ID=54454075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510401741.5A Active CN105047664B (zh) | 2015-07-09 | 2015-07-09 | 静电保护电路及3d芯片用静电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047664B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109143018A (zh) * | 2018-10-08 | 2019-01-04 | 惠科股份有限公司 | 芯片异常检测电路及芯片异常检测装置 |
| CN110178041A (zh) * | 2016-11-09 | 2019-08-27 | 罗伯特·博世有限公司 | 用于探测静电放电的数量的设备和方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153571A1 (en) * | 2001-03-16 | 2002-10-24 | Mergens Markus Paul Josef | Electrostatic discharge protection structures having high holding current for latch-up immunity |
| CN103646945A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 集成电路电源esd保护电路 |
| CN104392989A (zh) * | 2014-11-06 | 2015-03-04 | 北京大学 | 一种基于可控硅的静电放电保护电路 |
-
2015
- 2015-07-09 CN CN201510401741.5A patent/CN105047664B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153571A1 (en) * | 2001-03-16 | 2002-10-24 | Mergens Markus Paul Josef | Electrostatic discharge protection structures having high holding current for latch-up immunity |
| CN103646945A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 集成电路电源esd保护电路 |
| CN104392989A (zh) * | 2014-11-06 | 2015-03-04 | 北京大学 | 一种基于可控硅的静电放电保护电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110178041A (zh) * | 2016-11-09 | 2019-08-27 | 罗伯特·博世有限公司 | 用于探测静电放电的数量的设备和方法 |
| CN109143018A (zh) * | 2018-10-08 | 2019-01-04 | 惠科股份有限公司 | 芯片异常检测电路及芯片异常检测装置 |
| US11099233B2 (en) | 2018-10-08 | 2021-08-24 | HKC Corporation Limited | Chip abnormality detecting circuit and chip abnormality detecting device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047664B (zh) | 2018-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI686882B (zh) | 靜電放電電路及其控制方法、電源開關電路 | |
| US7312634B2 (en) | Exclusive-or and/or exclusive-nor circuits including output switches and related methods | |
| US7723867B2 (en) | Power gating of circuits | |
| CN103091526B (zh) | 电压检测电路 | |
| JP2010524303A5 (zh) | ||
| CN102779479B (zh) | Led显示系统 | |
| US10355685B2 (en) | Output circuit | |
| CN102208909A (zh) | 电平转换电路 | |
| US7449940B2 (en) | Buffer circuit | |
| CN116208142B (zh) | 差分信号驱动电路及选择差分信号驱动电路的方法 | |
| US10291230B2 (en) | Level shifter and level shifting method | |
| CN102761325B (zh) | 一种具有确定输出状态的选择器电路 | |
| CN105047664A (zh) | 静电保护电路及3d芯片用静电保护电路 | |
| CN108712166B (zh) | 一种自适应电平转换电路 | |
| CN107888181B (zh) | 可编程电压偏置发生器及包含其的集成电路芯片 | |
| CN102638254B (zh) | 低泄漏功率检测器件、系统和方法 | |
| CN113114219B (zh) | 电平转换电路和电平转换方法 | |
| CN107306129B (zh) | 集成电路的输出级电路 | |
| CN108809285A (zh) | 一种隔离高压输入的传输门电路 | |
| CN205389201U (zh) | 一种带冗余结构的单片集成译码电路 | |
| CN108809295A (zh) | 电平移位电路 | |
| US9407255B2 (en) | Circuit | |
| US8228115B1 (en) | Circuit for biasing a well from three voltages | |
| CN205792240U (zh) | 多模式开关电容电路 | |
| CN101373770B (zh) | 一种芯片衬底电位隔离电路及其应用和应用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |