[go: up one dir, main page]

CN105047221A - 易失性存储器件、包括该器件的存储模块及其操作方法 - Google Patents

易失性存储器件、包括该器件的存储模块及其操作方法 Download PDF

Info

Publication number
CN105047221A
CN105047221A CN201410838224.XA CN201410838224A CN105047221A CN 105047221 A CN105047221 A CN 105047221A CN 201410838224 A CN201410838224 A CN 201410838224A CN 105047221 A CN105047221 A CN 105047221A
Authority
CN
China
Prior art keywords
refresh
memory device
volatile memory
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410838224.XA
Other languages
English (en)
Inventor
宋清基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105047221A publication Critical patent/CN105047221A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储模块，其包括：应急电源；易失性存储器件，其包括多个存储块；非易失性存储器件；以及模块控制块，其适于当电源发生故障时，通过使用所述应急电源来控制所述易失性存储器件的数据备份至所述非易失性存储器件，其中所述存储块的数据被顺序地备份至所述非易失性存储器件，并且禁止对完成备份的存储块进行刷新操作。

Description

易失性存储器件、包括该器件的存储模块及其操作方法
相关申请的交叉引用
本申请要求2014年4月17日提交的申请号为10-2014-0045920的韩国专利申请的优先权，其全文通过引证的方式并入本文。
技术领域
本发明的各实施方式涉及易失性存储器件和包括该易失性存储器件的存储模块。
背景技术
例如DRAM的易失性存储器的存储单元包括用作开关的晶体管和存储对应于数据的电荷的电容器。根据在存储单元的电容器中带电的电荷的数量(即，电容器的终端的电压是高或低)来确定数据是高(即，逻辑1)或低(即，逻辑0)。
由于数据的保持是以电荷在电容器中积聚的方式来实现，原则上不发生功率消耗。但是，因为由MOS晶体管等的PN结引起的电流泄露，在电容器中存储的电荷的初始量减少，数据可能会丢失。为了防止数据丢失，在存储单元中的数据应当被读取和再充电(recharge)以在数据丢失之前与读取的信息一致。只有当这样的操作被周期地重复时，数据的存储被保持。单元的这种再充电过程被称为刷新操作。
安装在绝大多数存储模块中的存储芯片是易失性存储器，该存储芯片用于例如个人计算机(PC)、工作站、服务器计算机或通信系统的数据处理系统中。尽管易失性存储器可以以高速操作，它们具有以下缺点，即由于不通电时刷新操作可能不执行，所以如果功率被阻断，则数据可能会丢失。近来，为了应对这样的缺点，采用了非易失性双列直插式存储模块(NVDIMM)方案。NVDIMM包括易失性存储器、非易失性存储器和应急电源。通过在主机的电源不稳定时使用应急电源将易失性存储器的数据备份至非易失性存储器的操作，NVDIMM可以防止由于主机电源故障而造成的数据丢失。
一般来说，电力电容器被用于安装在NVDIMM中的应急电源。但是，用作应急电源的电力电容器的电容升高与成本升高直接相关。因此，需要能够将易失性存储器的数据安全备份至非易失性存储器而使用小的功率量的技术。
发明内容
各实施例涉及可以减少将易失性存储器的数据备份至非易失性存储器的功率消耗的技术。
在一个实施例中，一种易失性存储器件可以包括：多个存储块，其适于分别响应于多个刷新信号而被刷新；命令解码器，其适于解码命令以生成内部刷新命令；以及刷新电路，其适于响应于内部刷新命令而生成刷新信号，其中刷新电路禁止激活对应于完成备份的存储块的刷新信号。
在一个实施例中，一种存储模块可以包括：应急电源；易失性存储器件，其包括多个存储块；非易失性存储器件；模块控制块，其适于当电源发生故障时，通过使用应急电源来控制将易失性存储器件的数据备份至非易失性存储器件，其中存储块的数据被顺序地备份至非易失性存储器件，并且禁止对完成备份的存储块进行刷新操作。
其中电源故障包括存储模块的主机电源的故障。
存储模块还可以包括电源故障感测块，其适于感测主机电源的故障。
应急电源可以包括至少一个电力电容器。
易失性存储器件可以包括：存储块，其适于分别响应于多个刷新信号而被刷新；命令解码器，其适于解码命令以生成内部刷新命令；以及刷新电路，其适于响应于内部刷新命令而生成刷新信号，其中刷新电路不激活在多个存储块中的对应于完成备份的存储块的刷新信号。
其中刷新电路可以包括：刷新控制单元，其适于当内部刷新命令被激活而对应于完成备份的存储块的刷新信号没有被激活时，根据设定的刷新模式来控制刷新信号以预定顺序激活；和地址生成单元，其适于生成在刷新操作中将要使用的刷新地址。
当刷新信号中的预定的一个被激活时，地址生成单元改变刷新地址的值。
在完成备份的存储块上的信息从模块控制块被传送至易失性存储器件。
存储块的每一个包括内存库组。
存储块的每一个包括内存库。
在一个实施例中，一种操作包括易失性存储器件和非易失性存储器件的存储模块的方法，该方法可以包括以下步骤：感测主机电源的故障；将由存储模块使用的电源从主机电源转变为应急电源；通过使用应急电源将存储在多个存储块中的数据顺序地备份至非易失性存储器件，其中多个存储块包括在易失性存储器件中；和一旦完成存储块的备份，则禁止刷新操作。
方法进一步可以包括：当主机电源被恢复时，将备份至非易失性存储器件的数据恢复至易失性存储器件的存储块。
其中即使刷新命令被应用于易失性存储器件时，不对禁止刷新操作的存储块执行刷新操作。
方法进一步可以包括：在除了完成备份的存储块以外的存储块上执行刷新操作。
附图说明
图1是根据本发明的实施例的存储模块的框图。
图2是在图1中示出的易失性存储器的细节图。
图3A和3B是用于描述图2中的刷新控制单元处于第一刷新模式的操作的图。
图4A和4B是用于描述图2中的刷新控制单元处于第二刷新模式的操作的图。
图5A和5B是用于描述图2中的刷新控制单元处于第三刷新模式的操作的图。
图6是用于描述图1中的存储模块的操作的流程图。
具体实施方式
下文将参照附图更详细地描述各实施例。但是，本发明可以以不同的形式实现，而不应被理解为限制于本文所提出的实施例。而是，提供这些实施例来使本文全面和完整，并且将向本领域技术人员完整地表达本发明的范围。贯穿全文，相同的附图标记指的是本发明各个附图和实施例中的相同部件。
图1是例示根据本发明的实施例的存储模块100的框图。
参照图1，存储模块100可以包括模块控制块110、易失性存储器件120_0至120_7、非易失性存储控制器130、非易失性存储器件140、应急电源供给块150和电源故障感测块160。
即使电源故障，在主机的功率不稳定时通过将存储在易失性存储器件(或芯片)120_0至120_7中的数据备份至非易失性存储器件(或芯片)140，存储模块100仍然可以防止数据丢失。为了解释方便，存储模块100与存储控制器1一起示出在主机(未示出)上，该主机发送和接收数据DATA并且提供命令CMD、地址ADD和时钟CLK来控制存储模块100。
易失性存储器件120_0至120_7的每一个可以是动态随机访问存储器(DRAM)，并且非易失性存储器件140可以是闪速存储器。但是，易失性存储器件120_0至120_7中的每一个可以是和DRAM不同种类的易失性存储器，并且非易失性存储器件140可以是与闪速存储器不同种类的非易失性存储器。
当主机的电源HOST_VDD和HOST_VSS正常时，模块控制块110可以缓冲从存储控制器1提供的命令CMD、地址ADD和时钟CLK，并且可以将它们提供至易失性存储器件120_0至120_7。模块控制块110可以缓冲从存储控制器1提供的数据DATA并且将它们提供至易失性存储器件120_0至120_7，或可以缓冲从易失性存储器件120_0至120_7提供的数据DATA并且将它们提供至存储控制器1。也就是说，当主机的电源HOST_VDD和HOST_VSS正常时，模块控制块110可以执行在易失性存储器件120_0至120_7和存储控制器1之间的中继通信功能。
如果电源故障感测块160感测到主机电源HOST_VDD和HOST_VSS发生故障，也就是，如果感测到主机提供的电源电压HOST_VDD和接地电压HOST_VSS不稳定，电源故障感测块160可以中断将主机电源HOST_VDD和HOST_VSS供给至存储模块100，并且可以控制存储模块100以使用应急电源供给块150的电源操作。应急电源供给块150可以使用一个或更多个电力电容器来实现，例如，具有大电容的超级电容器，当易失性存储器件120_0至120_7的数据被备份至非易失性存储器件140时可以提供应急电源。同时，如果感测到主机电源HOST_VDD和HOST_VSS发生故障，电源故障感测块160可以将主机电源HOST_VDD和HOST_VSS的故障告知模块控制块110。
如果主机电源HOST_VDD和HOST_VSS的故障得到告知，模块控制块110可以控制存储在易失性存储器件120_0至120_7中的数据被备份至非易失性存储器件140。具体来说，模块控制块110可以通过将其自身生成的命令CMD、地址ADD和时钟CLK应用于易失性存储器件120_0至120_7来控制存储在易失性存储器件120_0至120_7中的数据被读取，并且可以以下列方式控制非易失性存储控制器130，即从易失性存储器件120_0至120_7读取的数据可以在非易失性存储器件140中被编程(或写入)的方式。非易失性存储控制器130可以以下列方式控制非易失性存储器件140，即从模块控制块110传送的数据，也就是从易失性存储器件120_0至120_7读取的数据可以在非易失性存储器件140中被编程的方式。
模块控制块110可以以下列方式执行控制任务，即当执行备份易失性存储器件120_0至120_7的数据的操作时，被完全备份在易失性存储器件120_0至120_7中的区域不进行刷新操作以减少电流消耗的方式。这将在下文中参照附图详细描述。
在主机电源HOST_VDD和HOST_VSS回到正常状态后，因主机电源HOST_VDD和HOST_VSS发生故障而备份至非易失性存储器件140的易失性存储器件120_0至120_7中的数据可以被发送至易失性存储器件120_0至120_7并且在易失性存储器件120_0至120_7中被恢复。
尽管在图1中示出的是，在存储模块100中提供8个易失性存储器件120_0至120_7以及1个非易失性存储器件140，这只是一个示例，并且可以提供任何数量的易失性和非易失性存储器件，只要存在易失性和非易失性存储器件中的至少一个。同样，尽管在图1中示出的是，易失性存储器件120_0至120_7的数据经由模块控制块110和非易失性存储控制器130被传输至非易失性存储器件140，当易失性存储器件120_0至120_7和非易失性存储器件140的数据传输协议被设计为彼此兼容时，数据可以在易失性存储器件120_0至120_7和非易失性存储器件140之间直接传输。此外，应注意，在图1中示出的部件表示功能分类，而不表示物理区别。例如，尽管图1中示出的部件的每一个可以用一个半导体芯片实现，但是在图1中示出的两个或更多个部件可以集成在单个半导体芯片中。
图2是在图1中示出的易失性存储器件120_0的细节图。其它易失性存储器件120_1至120_7可以具有和图2中相同的结构。
参照图2，易失性存储器件120_0可以包括命令接收单元201、地址接收单元202、时钟接收单元203、数据发送/接收单元204、命令解码器210、设置电路220、刷新电路230和存储块BG0至BG3。
命令接收单元201可以接收通过多位信号配置的命令CMD。命令CMD可以包括行地址选通脉冲(RAS)信号、列地址选通脉冲(CAS)信号、激活(ACT)信号和芯片选择(CS)信号。地址接收单元202可以接收通过多位信号配置的地址ADD。时钟接收单元203可以接收时钟CLK。由时钟接收单元203接收的时钟CLK可以包括时钟和互补时钟。由时钟接收单元203接收的时钟CLK可以用于易失性存储器件120_0的同步操作。数据发送/接收单元204可以接收从外部输入的数据并且将接收的数据传输至存储块BG0至BG3，或可以将从存储块BG0至BG3输出的数据传送至外部。通过数据传送/接收单元204接收的数据可以是写数据，并且经由数据发送/接收单元204发送的数据可以是读数据。
命令解码器210可以解码经由命令接收单元201接收的命令CMD，并且可以生成各种内部命令REF、MRS、ACT、PCG、RD和WT。由命令解码器210生成的内部命令可以包括用于引导刷新操作的内部刷新命令REF、用于引导设置操作的内部设置命令MRS(模式登记组)、用于引导激活操作的内部激活命令ACT、用于引导预充电操作的内部预充电命令PCG、用于引导读取操作的内部读取命令RD和用于引导写操作的内部写命令WT。
当内部设置命令MRS被激活时，设置电路220可以解码经由地址接收单元202接收的地址ADD，并且可以生成各信号。由设置电路220生成的信号可以包括用于设置刷新信号的刷新模式信号MODE1、MODE2和MODE3，和表示对存储块BG0至BG3的备份操作完成的备份完成信号BG0_COMPLETE至BG3_COMPLETE。设置电路220可以生成用于设置各内部电压电平、设置各延迟值以及设置各模式的信号(未示出)。
刷新电路230可以响应于内部刷新命令REF控制存储块BG0至BG3的刷新操作。控制存储块BG0至BG3的刷新操作的刷新电路230的方案可以根据设置的刷新模式而不同。刷新电路230可以以下列方式执行控制操作，即对存储块BG0至BG3中被完全备份的存储块不执行刷新操作的方式。例如，当完成存储块BG0和BG1的备份时，可以只对存储块BG2和BG3执行刷新操作，并且对存储块BG0和BG1不执行刷新操作。
刷新电路230可以包括刷新控制单元231和地址生成单元232。每一次内部刷新命令REF被激活时，刷新控制单元231可以根据设定的刷新模式顺序地生成多个刷新信号REF_BG0至REF_BG3。下文将参照附图3A至5B描述刷新控制单元231根据设定的刷新模式激活刷新信号REF_BG0至REF_BG3的方案。各刷新信号REF_BG0至REF_BG3对应于各存储块BG0至BG3。如果刷新信号REF_BG0至REF_BG3被激活，在相对应的存储块BG0至BG3中可以执行刷新操作。例如，如果刷新信号REF_BG1被激活，可以在存储块BG1中执行刷新操作，如果刷新信号REF_BG3被激活，可以在存储块BG3中执行刷新操作。刷新控制单元231可以不激活对应于在存储块BG0至BG3中完全被备份的存储块的刷新信号。尽管存储块的备份完成时相对应的备份完成信号被激活，但是当备份完成信号被激活时，刷新控制单元231可以不激活相对应的存储块的刷新信号。例如，如果备份完成信号BG1_COMPLETE被激活，即使内部刷新命令REF被激活，也可以不激活刷新信号REF_BG1。在每一次刷新信号REF_BG0至REF_BG3中预定的刷新信号REF_BG3被激活时，地址生成单元232改变被传送至存储块BG0_BG3的刷新地址R_ADD的值。例如，每一次刷新信号REF_BG3被激活时，地址生成单元232可以给刷新地址R_ADD的值加1。预定的刷新信号可以是在刷新信号REF_BG0至REF_BG3中的任何一个刷新信号。但是，由于当所有存储块BG0至BG3被刷新一次后，刷新地址R_ADD被改变时可以确保稳定的操作，所以在刷新信号REF_BG0至REF_BG3中最后激活的刷新信号可以是输入至地址生成单元232的刷新信号。在任何刷新模式中，在其它刷新信号REF_BG0至REF_BG2前，不激活刷新信号REF_BG3。也就是，刷新信号REF_BG3至少与其它刷新信号同时被激活或最后被激活，因此刷新信号REF_BG3可以是在刷新信号REF_BG0至REF_BG3中最后被激活的刷新信号。
存储块BG0至BG3的每一个可以包括至少一个内存库。尽管示出的是，在易失性存储器件120_0中存在16个内存库(bank)BK0至BK15，4个库被划分为一个存储块，并且总共形成4个存储块BG0至BG3，存储块的数量和内存库可以根据设计随意改变。存储块BG0至BG3可以响应于各刷新信号REF_BG0至REF_BG3被刷新。例如，如果刷新信号REF_BG0被激活，在存储块BG0的所有内存库BK0至BK3中由刷新地址R_ADD选择的行可以被刷新。类似地，如果刷新信号REF_BG2被激活，在存储块BG2的所有内存库BK8至BK11中由刷新地址R_ADD选择的行可以被刷新。存储块BG0至BG3可以响应于地址ADD和内部命令ACT、PCG、RD和WT执行激活的、预充电的读操作和写操作。
尽管在图2中示出的是，刷新操作在内存库组的单元中被控制，但是控制刷新操作以及禁止刷新操作的单元可以是内存库。换句话说，刷新信号，例如REF_BK0至REF_BK15可以根据内存库的单元而存在，并且备份完成信号，例如BK0_COMPLETE至BK15_COMPLETE，也可以根据内存库的单元而存在。
图3A和3B是用于描述刷新控制单元231处于激活刷新模式信号MODE1的第一刷新模式的操作的图。图3A示出了刷新控制单元231在不存在被完全备份的存储块的情况下的操作，图3B示出了刷新控制单元231在完成存储块BG0的备份的情况下的操作。
在第一刷新模式下，每一次刷新命令REF被激活时，刷新控制单元231可以激活对应于整个存储块BG0至BG3的刷新信号REF_BG0至REF_BG3。参照图3A，可以看出对应于整个存储块BG0至BG3的刷新信号REF_BG0至REF_BG3响应于刷新命令301的应用被激活。并且，可以看出，刷新信号REF_BG0至REF_BG3响应于刷新命令302的应用被激活。在应用刷新命令302时，可以刷新靠近在应用刷新命令301时已经被刷新的行的行。例如，如果在存储块BG0至BG3中第100行已经被刷新，一旦应用刷新命令301时，可以刷新在存储块BG0至BG3中的第101行。在第一刷新模式下，由于每一次刷新命令REF被应用一次时，所有存储块BG0至BG3被刷新，刷新操作期，即刷新周期tRFC，可以被设置为相对长。供参考，尽管能够看出刷新信号REF_BG0至REF_BG3以短时间间隔被激活，这防止了峰值电流由于刷新操作而升高。和图3A不同，刷新信号REF_BG0至REF_BG3可以同时被激活。
图3B示出了在第一刷新模式下当备份完成信号BG0_COMPLETE被激活时刷新控制单元231的操作。参照图3A，能够看出，尽管刷新信号REF_BG1至REF_BG3响应于刷新命令301和302的应用被激活，刷新信号REF_BG0没有被激活。类似地，当备份完成信号BG1_COMPLETE至BG3_COMPLETE被激活时，相对应的刷新信号REF_BG1至REF_BG3没有被激活。
图4A和图4B是描述在激活刷新模式信号MODE2的第二刷新模式下刷新控制单元231的操作的图。图4A示出了刷新控制单元231在不存在被完全备份的存储块的情况下的操作，并且图4B示出了刷新控制单元231在完成存储块BG0和BG1的备份的情况下的操作。
在第二刷新模式中，每一次刷新命令REF被激活时，刷新控制单元231可以激活对应于在整个存储块BG0至BG3中的一半存储块的刷新信号。参照图4A，可以看出，对应于存储块BG0和BG1的刷新信号REF_BG0至REF_BG1响应于刷新命令401的应用被激活，并且对应于存储块BG2和BG3的刷新信号REF_BG2至REF_BG3可以响应于刷新命令402的应用被激活。当紧接刷新命令402应用刷新命令403时，存储块BG0和BG1可以再次被刷新。此时，一旦应用刷新命令401，在存储块BG0和BG1中刷新的行可以是靠近已经被刷新的行的行。在第二刷新模式下，每一次刷新命令REF被应用一次时，由于存储块BG0至BG3的一半被刷新，刷新操作期，即刷新周期tRFC，可以被设置为比在第一刷新模式中更短。
图4B示出了当备份完成信号BG0_COMPLETE和BG1_COMPLETE在第二刷新模式下被激活时刷新控制单元231的操作。参照图4B，可以看出，尽管应用了刷新命令401和403，刷新信号REF_BG0至REF_BG1没有被激活。
图5A和5B是用于描述刷新控制单元231处于激活刷新模式信号MODE3的第三刷新模式的操作的图。图5A示出了刷新控制单元231在不存在被完全备份的存储块的情况下的操作，并且图5B示出了刷新控制单元231在存储块BG0的备份完成的情况下的操作。
在第三刷新模式下，每一次刷新命令REF被激活时，刷新控制单元231可以激活对应于存储块BG0至BG3的四分之一(1/4)的刷新信号。参照图5A，刷新信号REF_BG0可以响应于刷新命令501的应用被激活，刷新信号REF_BG1可以响应于刷新命令502的应用被激活，刷新信号REF_BG2可以响应于刷新命令503的应用被激活，刷新信号REF_BG3可以响应于刷新命令504的应用被激活。如果紧接刷新命令504而应用刷新命令(未示出)，那么刷新信号REF_BG0可以再次被应用。此时，一旦应用刷新命令501，在存储块BG0中刷新的行可以是靠近已经被刷新的行的行。在第三刷新模式下，由于每一次刷新命令REF被应用一次时，存储块BG0至BG3的四分之一被激活，所以刷新操作期，即刷新周期tRFC，可以被设置为比在第二刷新模式下更短。
图5B示出了在第三刷新模式下当备份完成信号BG0_COMPLETE被激活时，刷新控制单元231的操作。参照图5B，可以看出，尽管应用了刷新命令501，刷新信号REF_BG0没有被激活。
图6是用于描述图1中的存储模块100的操作的流程图。图6示出了当主机电源发生故障时将存储在易失性存储器件120_0中的数据备份至非易失性存储器件140的过程。其它易失性存储器件120_1至120_7的数据可以以相同的方式备份为易失性存储器件120_0的数据。
参照图6，首先，主机电源HOST_VDD和HOST_VSS的故障可以在步骤S601被感测。主机电源HOST_VDD和HOST_VSS的故障可以通过电源故障感测块160被感测。主机电源HOST_VDD和HOST_VSS的故障可以表示主机电源HOST_VDD和/或HOST_VSS不稳定以致于存储模块100的操作可能不正确。
在主机电源HOST_VDD和HOST_VSS的故障被感测后，在步骤S603，存储模块100可以转变要使用的电源，从不稳定的主机电源HOST_VDD和HOST_VSS转变为通过应急电源供给块150提供的应急电源。
然后，开始备份操作。
首先，易失性存储器件120_0的存储块BG0的数据可以在步骤S605被备份至非易失性存储器件140。也就是，读取存储块BG0的数据的操作在易失性存储器件120_0中操作，并且编程(或写入)从存储块BG0读取的数据的操作在非易失性存储器件140中执行。为了防止在易失性存储器件120_0中的数据备份时，存储在易失性存储器件120_0中的数据丢失，所以可以周期性地执行刷新操作。
在将存储块BG0的数据备份至非易失性存储器件140之后，存储块BG0的刷新操作可以在步骤S607被禁止。可以通过应用命令CMD来激活在易失性存储器件120_0中的内置命令MRS，应用特定组合的地址ADD并由此激活备份完成信号BG0_COMPLETE，来禁止存储块BG0的刷新操作。
在存储块BG0的刷新操作被禁止之后，在步骤S609，存储块BG1的数据可以被备份至非易失性存储器件140。即使存储块BG1的数据被备份，也可以在非易失性存储器件140中周期性地执行刷新操作。但是，在存储块BG0中不执行刷新操作。因为存储块BG0的数据已经被完全备份至非易失性存储器件140，所以即使存储块BG0的数据丢失也不用担心。
在存储块BG1的数据被备份至非易失性存储器件140后，可以在步骤S611禁止存储块BG1的刷新操作。可以通过应用命令CMD以激活在易失性存储器件120_0中的内置命令MRS、应用特定组合的地址ADD并由此激活备份完成信号BG1_COMPLETE来禁止存储块BG1的刷新操作。
在存储块BG1的刷新操作被禁止后，存储块BG2的数据可以在步骤S613被备份至非易失性存储器件140。即使存储块BG2的数据被备份，在非易失性存储器件140中仍然可以周期性地执行刷新操作。但是，在存储块BG0和BG1中不执行刷新操作。因为存储块BG0和BG1的数据已经被完全备份至非易失性存储器件140，所以即使存储块BG0和BG1的数据丢失也不用担心。
在存储块BG2的数据被备份至非易失性存储器件140后，存储块BG2的刷新操作在步骤S615被禁止。可以通过应用命令CMD以激活在易失性存储器件120_0中的内置命令MRS、应用特定组合的地址ADD并由此激活备份完成信号BG2_COMPLETE来禁止存储块BG2的刷新操作。
在存储块BG2的刷新操作被禁止后，存储块BG3的数据可以在步骤S617被备份至非易失性存储器件140。即使存储块BG3的数据被备份，在非易失性存储器件140中也可以周期性地执行刷新操作。但是，在存储块BG0、BG1和BG2中不执行刷新操作。因为存储块BG0、BG1和BG2的数据已经被完全备份至非易失性存储器件140，所以即使存储块BG0、BG1和BG2的数据丢失也不用担心。
在存储块BG3的数据被备份至非易失性存储器件140后，存储块BG3的刷新操作在步骤S619被禁止。然后，由于所有存储块BG0至BG3的刷新操作被禁止，所以即使当刷新命令REF被应用于易失性存储器件120_0时，在易失性存储器件120_0中也不执行刷新操作。
在主机电源HOST_VDD和HOST_VSS恢复后，以这种方式备份至非易失性存储器件140的数据可以被发送回易失性存储器件120_0并且被存储在易失性存储器件120_0中。
根据图6的备份方案，当存储块的备份完成时，立刻禁止存储块的刷新操作。由于不需要保存被完全备份的存储块的数据，所以不用担心数据损失，并且由于被完全备份的存储块不执行刷新操作，所以能够减少在刷新操作中消耗的功率量。因此，可以将存储块100备份数据所消耗的功率量降为最小。因此，可以减小安装至存储模块100的应急电源供给块150的容量，因此可以降低存储模块100的制造成本。
根据实施例，易失性存储器的数据可以被备份至非易失性存储器，同时使用最小的功率量。
尽管出于例示的目的描述了各实施例，但是对本领域技术人员明显的是，在不偏离由随附权利要求书限定的本发明的精神和范围的情况下，可以进行各种修改和变型。

Claims (8)

1.一种易失性存储器件，其包括：
多个存储块，其适于分别响应于多个刷新信号而被刷新；
命令解码器，其适于解码命令以生成内部刷新命令；以及
刷新电路，其适于响应于所述内部刷新命令而生成所述刷新信号，其中所述刷新电路禁止激活对应于完成备份的存储块的刷新信号。
2.根据权利要求1所述的易失性存储器件，其中所述刷新电路包括：
刷新控制单元，其适于当所述内部刷新命令被激活而对应于完成备份的所述存储块的所述刷新信号没有被激活时，根据设定刷新模式来控制所述刷新信号以预定顺序激活；和
地址生成单元，其适于生成在刷新操作中将要使用的刷新地址。
3.根据权利要求2所述的易失性存储器件，其中当所述刷新信号中的预定一个被激活时，所述地址生成单元改变所述刷新地址的值。
4.根据权利要求1所述的易失性存储器件，其中在完成备份的所述存储块上的信息从所述易失性存储器件的外部输入。
5.根据权利要求1所述的易失性存储器件，其中所述存储块的每一个包括内存库组。
6.根据权利要求1所述的易失性存储器件，其中所述存储块的每一个包括内存库。
7.一种存储模块，其包括：
应急电源；
易失性存储器件，其包括多个存储块；
非易失性存储器件；以及
模块控制块，其适于当电源故障发生时，通过使用所述应急电源来控制所述易失性存储器件的数据备份至所述非易失性存储器件，
其中所述存储块的数据被顺序地备份至所述非易失性存储器件，并且禁止对完成备份的存储块进行刷新操作。
8.一种操作包括易失性存储器件和非易失性存储器件的存储模块的方法，所述方法包括：
感测主机电源的故障；
将由所述存储模块使用的电源从所述主机电源转变为应急电源；
通过使用所述应急电源将存储在多个存储块中的数据顺序地备份至所述非易失性存储器件，所述多个存储块包括在所述易失性存储器件中；以及
一旦完成所述存储块的备份，则禁止刷新操作。
CN201410838224.XA 2014-04-17 2014-12-29 易失性存储器件、包括该器件的存储模块及其操作方法 Pending CN105047221A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140045920A KR20150120558A (ko) 2014-04-17 2014-04-17 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
KR10-2014-0045920 2014-04-17

Publications (1)

Publication Number Publication Date
CN105047221A true CN105047221A (zh) 2015-11-11

Family

ID=54322565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410838224.XA Pending CN105047221A (zh) 2014-04-17 2014-12-29 易失性存储器件、包括该器件的存储模块及其操作方法

Country Status (3)

Country Link
US (1) US20150302913A1 (zh)
KR (1) KR20150120558A (zh)
CN (1) CN105047221A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816180A (zh) * 2015-11-27 2017-06-09 爱思开海力士有限公司 存储器件及其操作方法
CN106815092A (zh) * 2015-11-27 2017-06-09 宇瞻科技股份有限公司 具挥发性的数据还原装置、数据储存装置及其控制方法
CN107239368A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN107239408A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN107885670A (zh) * 2016-09-30 2018-04-06 美超微电脑股份有限公司 计算机系统及计算机执行方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102407437B1 (ko) * 2015-12-30 2022-06-10 삼성전자주식회사 불휘발성 메모리 모듈을 포함하는 메모리 시스템 및 전자 장치
KR102535738B1 (ko) * 2016-03-28 2023-05-25 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템, 메모리 모듈, 및 메모리 모듈의 동작 방법
KR102567279B1 (ko) * 2016-03-28 2023-08-17 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템의 파워 다운 인터럽트
JP6697360B2 (ja) * 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
US10528292B2 (en) * 2018-05-22 2020-01-07 Luca De Santis Power down/power-loss memory controller
KR102106234B1 (ko) * 2019-01-30 2020-05-04 윈본드 일렉트로닉스 코포레이션 휘발성 메모리 장치 및 휘발성 메모리 장치에서의 효율적인 벌크 데이터 이동과 백업 동작을 위한 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677890A (en) * 1996-03-08 1997-10-14 Mylex Corporation Modular cache memory battery backup system
JP4327798B2 (ja) * 2003-08-28 2009-09-09 富士通マイクロエレクトロニクス株式会社 半導体メモリ
US8074034B2 (en) * 2007-07-25 2011-12-06 Agiga Tech Inc. Hybrid nonvolatile ram
US9465426B2 (en) * 2013-09-18 2016-10-11 Huawei Technologies Co., Ltd. Method for backing up data in a case of power failure of storage system, and storage system controller

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816180A (zh) * 2015-11-27 2017-06-09 爱思开海力士有限公司 存储器件及其操作方法
CN106815092A (zh) * 2015-11-27 2017-06-09 宇瞻科技股份有限公司 具挥发性的数据还原装置、数据储存装置及其控制方法
CN106816180B (zh) * 2015-11-27 2020-11-10 爱思开海力士有限公司 存储器件及其操作方法
CN107239368A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN107239408A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN107239408B (zh) * 2016-03-28 2020-10-23 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN107239368B (zh) * 2016-03-28 2020-11-24 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN107885670A (zh) * 2016-09-30 2018-04-06 美超微电脑股份有限公司 计算机系统及计算机执行方法
CN107885670B (zh) * 2016-09-30 2021-07-06 美超微电脑股份有限公司 计算机系统及计算机执行方法

Also Published As

Publication number Publication date
KR20150120558A (ko) 2015-10-28
US20150302913A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
CN105047221A (zh) 易失性存储器件、包括该器件的存储模块及其操作方法
CN104978993B (zh) 易失性存储器、存储模块及其操作方法
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
US9892779B2 (en) Memory device performing hammer refresh operation and memory system including the same
US8923084B1 (en) Memory and memory system including the same
US9336852B2 (en) Memory and memory system including the same
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US9298558B2 (en) Memory and memory module including the same
US10083090B2 (en) Nonvolatile dual in-line memory module and method for operating the same
KR20170057704A (ko) 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US10073744B2 (en) Power-down interrupt of nonvolatile dual in-line memory system
US20180122442A1 (en) Semiconductor memory devices and memory systems including the same
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US9502095B1 (en) Memory system
US9607679B1 (en) Refresh control device
US20170169879A1 (en) Semiconductor devices and semiconductor systems including the same
CN104700885A (zh) 存储器、包括存储器的存储系统及操作存储系统的方法
US12032838B2 (en) Memory device and operation method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151111

WD01 Invention patent application deemed withdrawn after publication