CN104980150A - 一种基于fpga的时钟频率调整锁相方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的时钟频率调整锁相方法，包括了外部标准参考信号输入模块，本地时钟模块，输入信号处理及系统时钟频率调整模块，本地标准时钟信号产生模块，外部标准参考信号输入模块为系统提供标准的参考时钟信号；本地时钟模块为系统提供本地参考时钟；输入信号处理及系统时钟频率调整模块对本地时钟模块提供的时钟信号进行处理，对输入的外部参考信号进行频率、相位的测量，产生时钟频率调整所需的数据；本地标准时钟信号产生模块使用经时钟频率调整模块调整后的时钟来产生本地标志时钟信号，并反馈回时钟频率调整模块，时钟频率调整模块将其与外部参考信号进行比较、计算后，又继续调整系统时钟频率，并最终使本地标准时钟产生模块产生的本地标准信号锁定到外部输入的标准参考信号上。

Description

一种基于FPGA的时钟频率调整锁相方法

技术领域

本发明涉及时钟调整技术，具体涉及基于基于FPGA的时钟调频、锁相技术。 

背景技术

目前的各种时钟服务系统在各种行业有着广泛的应用，如地铁系统、高铁系统、电力系统、智能医院、智能交通等。 

 随着信息技术和电子产品的发展和在各行各业的广泛应用，对时间同步的要求和需求也发生了深刻的转变。如在电力系统中，电力通信调度网、电厂和变电站等场所都需要非常精确的时间同步控制。毫秒或微秒级的时间同步偏差会造成系统的中断，甚至电网的瘫痪，给客户和电力公司带来巨大的损失。因此，高精度的时间同步系统是保障电厂、变电站和电力通信畅通的必备条件。要实现高精度的时间同步系统必须使时间同步系统能准确的锁定到标准参考源（如GPS或北斗卫星信号接收模块提供的标准信号）上，并在标准参考源丢失时，时间同步系统还能够继续保持稳定和精确的输出时间信号。为了保持系统时钟的高精度和高稳定度，人们不得不使用价格昂贵的高稳定度的晶振，甚至使用铷原子钟等作为时间同步系统的本地参考时钟来源，使得时间同步系统的研发、使用成本大大增加，不利于推广使用。有鉴于此，上述各种系统的急需一种使用普通高稳晶振，在标准参考信号下对其进行时钟的调整锁相后就可输出满足要求的高精度、高稳定度、费用低的时间同步系统。 

发明内容

本发明所要解决的技术问题是解决时间同步装置的频率校准问题，以提高本地时钟的稳定度，开发了一种时钟调整锁相方法。 

 本发明所采用的技术方案是提供一种基于FPGA的时钟频率调整锁相方法，其中包括了外部标准参考信号输入模块，本地时钟模块，输入信号处理及系统时钟频率调整模块，本地标准时钟信号产生模块。外部标准参考信号输入模块（如GPS或北斗卫星信号接收模块提供的标准信号）为系统提供标准的参考时钟信号；本地时钟模块为系统提供本地参考时钟，是系统精度的基础；输入信号处理及系统时钟频率调整模块对本地时钟模块提供的时钟信号进行处理，并对输入的外部标准参考信号进行频率、相位的测量，产生时钟频率调整所需的数据，并自动记录系统时钟频率调整所需的数据；本地标准时钟信号产生模块使用经时钟频率调整模块调整后的时钟来产生本地标准时钟信号，并将这个本地标准时钟信号反馈回时钟频率调整模块，时钟频率调整模块将其与外部标准参考信号进行比较、计算后，又继续调整系统时钟频率，并最终使本地标准时钟产生整模块产生的本地标准信号锁定到外部输入的标准参考信号上。在外部标准参考信号丢失后，系统自动学习历史数据，继续对系统时钟频率及相位进行调整，从而使系统还能继续提供稳定和精确本地时钟信号。 

 在上述方案中，外部标准参考信号为系统提供调频锁相的对象；本地时钟模块为系统提供本地参考时钟，是系统精度的基础，通过配置不同精度的本地时钟模块可以获得不同精度的标准信号；而在现场可编程门阵列（FPGA）中对输入信号的频率、相位和时间进行测量，最终产生本地标准时钟信号，并且系统还会学习历史频率、相位和温度等数据，使当外部标准参考输入信号丢失后，系统还能保持良好的性能，如图1。 

附图说明

图1是本发明的结构示意图。 

具体实施方式

本发明一种基于FPGA的时钟调整锁相技术，满足了地铁系统、高铁系统、电力系统和交通系统系统等系统的时间同装置对时钟精度的要求。下面结合图1对本发明做出详细的说明。 

如图1所示，其中包括本地时钟模块，输入信号处理及系统时钟频率调整模块，本地标准时钟信号产生模块。本地时钟模块为系统提供本地参考时钟，是系统精度的基础，通过配置不同精度的本地时钟振荡器可以获得不同精度的时间信号。输入信号处理及系统时钟频率调整模块及本地标准信号产生模块由现场可编程门阵列（FPGA）来实现，主要是用于测量计算外部输入的标准信号的频率、相位、时间等参数，从而对本地晶振进行驯服，使系统在失去外部输入的标准参考源的情况下，还能提供稳定和精确的本地标准时钟信号。本地标志时钟信号产生模块产生系统使用的本地标准时钟信号，并将这个信号反馈给系统时钟频率调整模块，系统时钟频率调整模块再将这个信号和外部输入的标准信号进行比较、计算，调整本地时钟的频率，使本地标准时钟信号产生模块产生的时钟信号锁定到外部输人的标准参考信号上。在外部标准参考信号丢失的情况下，系统还能通过历史学习数据来调整系统的时钟，从而提高系统时钟的稳定度。标准信号输入模块用于接收外部标准参考信号（如：GPS或北斗卫星信号），并将这个标准参考信号提供给现场可编程门阵列（FPGA），在FPGA中实现对时钟信号的调整锁相。FPGA中主要有一下功能模块：输入信号频率、相位处理模块，频率、相位调整控制信息产生模块，历史频率相位等信息调用模块，频率合成、相位调整模块，本地标准信号产生模块。在FPGA外还有外部数据存储模块，FPGA程序存放模块，本地高稳振荡器模块。 

    时钟调整锁相的功能主要用FPGA来实现，其中输入信号频率、相位处理模块主要用来处理外部输入的标准参考信号，从外部标准参考信号中提取出频率、相位等系统时钟调整所需的参考信息。历史频率、相位等信息调用模块主要用于将由输入信号频率、相位处理模块提取出的频率、相位等系统时钟调整所需的信息进行一定的处理，然后写入外部数据存储模块，以使FPAG在掉电后历史数据不丢失，并且当系统需要历史数据时，又可从外部数据存储模块中读出历史数据。如果不需要掉电后保存历史数据，或所需保存的历史数据不多，也可将外部数据存储模块移到FPGA内部，用FPGA内部的资源来实现历史数据的存储。频率、相位调整控制信息产生模块主要实现将参考信号的频率、相位等信息转换成频率、相位调整的控制信息，从而控制系统频率、相位的调整。参考信号的频率、相位等信息可以由输入信号频率、相位处理模块提供，或者在外部标准参考信号丢失时，通过读取、处理历史数据来提供。频率合成、相位调整模块和本地标准信号产生模块组成闭环系统，以提高系统时钟频率的稳定度。频率合成、相位调整模块实现对本地高稳振荡器模块提供的本地参考时钟信号进行处理，合成系统所需的时钟频率，并结合本地标准信号产生模块产生的本地标准信号对最终的系统使用的本地标准进行频率、相位的调整，使其锁定到外部标准参考信号上。最终系统提供输出的本地标准信号是已锁定到外部标准参考信号上的，且在外部标准参考信号丢失时还可以学习利用历史数据，从而在相当长的、满足要求的时间内还能保持本地标准信号的精度和稳定度。 

综上所述，本发明具有以下优点： 

（1）、灵活选择配置外部标准参考信号。

（2）、通过选择不同精度的本地参考时钟，可配置成不同时钟精度时钟信号。

（3）、提供了时间相位测量和保持算法的电路，提供了卓越的保持特性。

Claims (2)

1.在基于FPGA的时钟调整锁相技术，其特征在于，包括：

输入信号处理及系统时钟频率调整模块，负载处理外部输入的标准参考信号，包括完成对外部输入的标准参考信号进行测量并处理、保存性能数据，并调整系统时钟信号的频率；

本地时钟模块为系统提供本地参考时钟；

本地标准时钟信号产生模块，负责产生锁定到外部输入标准参考信号上的本地时钟信号，并反馈回系统时钟频率调整模块进行闭环控制，提高系统的稳定度。

2.如权利要求1所述的基于FPGA的时钟系统调整锁相技术，其特征在于，通过对系统时钟频率调整可以快速的将本地标准时钟信号锁定到外部输入的标准参考信号上，在失去外部标准信号后，还能通过学习历史数据，继续提供稳定的本地标准信号；而且可以根据实际需求，选用不同精度和稳定度的本地时钟振荡器，可达成不同精度和稳定度的本地标准时钟信号，以达成成本效益最大化。