[go: up one dir, main page]

CN104954007A - 半导体电路、半导体装置以及电位供给电路 - Google Patents

半导体电路、半导体装置以及电位供给电路 Download PDF

Info

Publication number
CN104954007A
CN104954007A CN201510131370.3A CN201510131370A CN104954007A CN 104954007 A CN104954007 A CN 104954007A CN 201510131370 A CN201510131370 A CN 201510131370A CN 104954007 A CN104954007 A CN 104954007A
Authority
CN
China
Prior art keywords
potential
circuit
power supply
pmos transistor
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510131370.3A
Other languages
English (en)
Other versions
CN104954007B (zh
Inventor
岩佐洋助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN104954007A publication Critical patent/CN104954007A/zh
Application granted granted Critical
Publication of CN104954007B publication Critical patent/CN104954007B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种能够防止电平移位器的输出成为不稳定状态，并且切断漏电电流的半导体电路、半导体装置以及电位供给电路。半导体电路具备电平移位器、判定电路、以及偏置电路。偏置电路与复位信号porn相应地供给偏置电压bias。判定电路的PMOS晶体管与复位信号porn相应地导通/截止，PMOS晶体管与偏置电压bias相应地导通/截止。判定电路的NMOS晶体管与电源电压LV相应地导通/截止。PMOS晶体管与NMOS晶体管间的电位作为控制信号node1被供给至HV系电路。HV系电路的PMOS晶体管以及NMOS晶体管被与控制信号node1相应地控制导通/截止。

Description

半导体电路、半导体装置以及电位供给电路
技术领域
本发明涉及半导体电路、半导体装置、以及电位供给电路。
背景技术
一般已知将输入信号的电位转换为高电位，并输出转换后的信号的电平移位器电路。
在电平移位器电路中，存在输出在电源接通时等变得不稳定的情况。若输出变成不稳定状态，则有可能产生消耗电流的增加、起动的不良状况等。因此，已知有用于避免输出的不稳定状态的技术。
例如，在专利文献1中记载有如下的技术，即，具备复位电路，该复位电路从开启电源至电源电压超过规定值的期间，对电平移位器的输出输出信号的节点的电位进行固定。另外，例如在专利文献2中记载有如下的技术，即，在接通了比恒定电压的电源高的电压的电源的情况下，通过设定向电平移位器的输入用晶体管输入的输入信号的电压状态来防止电源接通时的不稳定动作。
专利文献1：日本特开2004－72434号公报
专利文献2：日本特开2009－10802号公报
在上述以往的技术中，能够防止电平移位器电路的输出在电源接通时等变得不稳定，但另一方面，有产生漏电电流的担忧。
发明内容
本发明是为了解决上述的问题而提出的，目的在于提供一种能够防止电平移位器的输出变为不稳定状态，并且切断漏电电流的半导体电路、半导体装置、以及电位供给电路。
为了实现上述目的，本发明的半导体电路具备：电平移位器电路，其与电源电压的供给相应地将输入信号的电位从第一电位转换为比上述第一电位高的第二电位并经由输出节点输出；电位供给电路，其被供给与上述电源电压相应的电平的复位信号，其供给与上述复位信号的电平相应的规定的电位；以及控制电路，其与从上述电位供给电路供给的上述规定的电位的电平相应地控制上述电平移位器电路的上述输出节点的电位。
另外，本发明的半导体装置具备：本发明的半导体电路；负载电路，其被供给从上述半导体电路的电平移位器电路的输出节点输出的输出信号；以及上电复位电路，其供给与电源电压相应的复位信号。
另外，本发明的电位供给电路被供给与电平移位器电路的电源电压相应的电平的复位信号，其供给基于上述复位信号的规定的电位。
根据本发明，起到能够防止电平移位器的输出成为不稳定状态，并且切断漏电电流的效果。
附图说明
图1是表示第一实施方式的半导体装置的一个例子的概要的概要结构图。
图2是表示第一实施方式的半导体电路的一个例子的电路图。
图3表示第一实施方式的半导体电路的便于说明的动作波形的具体的一个例子。
图4表示第一实施方式的半导体电路的实际的动作波形的具体的一个例子。
图5是表示第二实施方式的半导体电路的一个例子的电路图。
图6是表示第三实施方式的半导体电路的一个例子的电路图。
图7是表示以往的半导体电路的一个例子的电路图。
具体实施方式
[第一实施方式]
以下，参照附图对本实施方式进行详细说明。
首先，对本实施方式的半导体装置的结构进行说明。在图1中示出本实施方式的半导体装置的一个例子的概要结构图。如图1所示，本实施方式的半导体装置10具备POR(上电复位电路)12、半导体电路11、负载电路15、LV系稳定器20、以及其他电平移位器22。
本实施方式的POR12是检测向LV电源线81(参照图2，后述详细内容)供给的电源电压的电位(电源电压LV)的电路，在电源电压LV为规定的电位以下的情况下进行复位，并且向电平移位器14输出信号porn＿lv。另外，POR12在上电复位状态下供给L电平(在本实施方式中为0V)的复位信号porn，在上电复位解除状态下供给H电平(在本实施方式中为电源电压HV的电位)的复位信号porn。复位信号porn被供给至电平移位器14、判定电路16、以及偏置电路18。
此外，在本实施方式中，将低电位称为“LV”，将比LV高的高电位称为“HV”。作为LV的具体的一个例子，举出与一个电池的电压相应的1～1.5V。另外，作为HV的具体的一个例子，举出LV的2倍左右～5V。
半导体电路11具备电平移位器14、判定电路16、以及偏置电路18。
偏置电路18具有基于从POR12供给的复位信号porn来生成偏置电压并供给至判定电路16的功能(后述详细内容)。判定电路16具有基于复位信号porn以及偏置电压来供给控制信号node1的功能(后述详细内容)。
电平移位器14将从POR12输入的信号porn＿lv作为输入信号，并具有将输入信号的电位从LV电位转换为HV电位且将输出信号out供给至负载电路15的功能。负载电路15是半导体装置10内部的电气电路，并不对其进行特别限定。
本实施方式的电平移位器14基于控制信号node1来控制输出节点(参照图2、输出节点87)的电位。
LV系稳定器20是以LV电位动作的稳定器，具有生成电源电压LV并输出的功能。
其他电平移位器22是与电平移位器14独立设置的电平移位器。其他电平移位器22的结构也可以与电平移位器14相同。
接下来，对本实施方式的半导体电路11进行详细说明。在图2中示出本实施方式的半导体电路11的一个例子的电路图。
如上所述，本实施方式的半导体电路11具备电平移位器14、判定电路16、以及偏置电路18。
如图2所示，电平移位器14具有LV系电路30以及HV系电路32。电平移位器14具备反转元件40。从POR12向反转元件40输入信号porn＿lv作为输入信号。反转元件40与LV电源线81以及电源线85连接，并通过电源电压LV动作。从反转元件40输出的信号(信号porn＿lv的反转信号)经由输入端子41A被供给至HV系电路32。另外，输入至LV系电路30的信号porn＿lv经由输入端子41B被供给至HV系电路32。
HV系电路32具备PMOS晶体管42、44、48、50、52以及NMOS晶体管46、54、56。PMOS晶体管42的一方的主端子(源极端子)与HV电源线83连接。另外，PMOS晶体管42的控制端子与PMOS晶体管52的另一方的主端子(漏极端子)连接。PMOS晶体管44的一方的主端子(源极端子)与PMOS晶体管42的另一方的主端子(漏极端子)连接。另外，经由输入端子41A从LV系电路30向PMOS晶体管44的控制端子供给信号porn＿lv的反转信号。NMOS晶体管46的一方的主端子(漏极端子)与PMOS晶体管44的另一方的主端子(漏极端子)连接，NMOS晶体管46的另一方的主端子(源极端子)与电源线85连接。另外，经由输入端子41A从LV系电路30向NMOS晶体管46的控制端子供给信号porn＿lv的反转信号。
PMOS晶体管48的一方的主端子(源极端子)与HV电源线83连接。另外，向PMOS晶体管48的控制端子供给控制信号node1。PMOS晶体管50的一方的主端子(源极端子)与PMOS晶体管48的另一方的主端子(漏极端子)连接。另外，在PMOS晶体管50的控制端子连接PMOS晶体管44的另一方的主端子(漏极端子)。PMOS晶体管52的一方的主端子(源极端子)与PMOS晶体管50的另一方的主端子(漏极端子)连接。另外，经由输入端子41B从LV系电路30向PMOS晶体管52的控制端子供给信号porn＿lv。NMOS晶体管54的一方的主端子(漏极端子)与PMOS晶体管52的另一方的主端子(漏极端子)连接，NMOS晶体管54的另一方的主端子(源极端子)与电源线85连接。另外，经由输入端子41B从LV系电路30向NMOS晶体管54的控制端子供给信号porn＿lv。
在PMOS晶体管52与NMOS晶体管54之间连接有输出节点87。从输出节点87输出电位转换为了HV的输出信号out。
NMOS晶体管56的一方的主端子(漏极端子)与输出节点87连接，另一方的主端子(源极端子)与电源线85连接。向NMOS晶体管56的控制端子供给控制信号node1。
另外，判定电路16具备PMOS晶体管58、60、以及NMOS晶体管62。PMOS晶体管58、60、以及NMOS晶体管62是通常阈值(normalVt)的晶体管。
PMOS晶体管58的一方的主端子(源极端子)与HV电源线83连接。另外，向PMOS晶体管58的控制端子供给复位信号porn。PMOS晶体管60的一方的主端子(源极端子)与PMOS晶体管58的另一方的主端子(漏极端子)连接。另外，向PMOS晶体管60的控制端子供给偏置电压。NMOS晶体管62的一方的主端子(漏极端子)与PMOS晶体管60的另一方的主端子(漏极端子)连接，NMOS晶体管62的另一方的主端子(源极端子)与电源线85连接。另外，向NMOS晶体管62的控制端子供给电源电压LV。
从判定电路16供给PMOS晶体管60与NMOS晶体管62之间的电位来作为控制信号node1。
另外，偏置电路18具备PMOS晶体管64、66、68、72、74、NMOS晶体管70、76、以及电阻元件78。PMOS晶体管64、66、68、72以及NMOS晶体管70、76是通常阈值(normalVt)的晶体管。
PMOS晶体管64的主端子(源极端子)与HV电源线83连接。另外，向PMOS晶体管64的控制端子供给复位信号porn。PMOS晶体管66的一方的主端子(源极端子)与PMOS晶体管64的另一方的主端子(漏极端子)连接。另外，PMOS晶体管66的控制端子与电源线85连接。PMOS晶体管68的一方的主端子(源极端子)与PMOS晶体管66的另一方的主端子(漏极端子)连接。另外，PMOS晶体管68的控制端子与电源线85连接。NMOS晶体管70的一方的主端子(漏极端子)与PMOS晶体管68的另一方的主端子(漏极端子)连接，NMOS晶体管70的另一方的主端子(源极端子)与电源线85连接。另外，NMOS晶体管70的控制端子与NMOS晶体管76的另一方的主端子(源极端子)连接。
PMOS晶体管72的一方的主端子(源极端子)与HV电源线83连接。另外，PMOS晶体管72的控制端子与另一方的主端子(漏极端子)连接。向PMOS晶体管72的控制端子供给的电位，即PMOS晶体管72的另一方的主端子(漏极端子)的电位作为偏置电压bias而被供给。PMOS晶体管74的一方的主端子(源极端子)与PMOS晶体管72的另一方的主端子(漏极端子)连接。另外，向PMOS晶体管74的控制端子供给复位信号porn。NMOS晶体管76的一方的主端子(漏极端子)与PMOS晶体管74的另一方的主端子(漏极端子)连接，NMOS晶体管76的另一方的主端子(源极端子)与电阻元件78的一端连接。另外，NMOS晶体管76的控制端子与PMOS晶体管68的另一方的主端子(漏极端子)连接。电阻元件78的另一端与电源线85连接。
接下来，对本实施方式的半导体电路11的动作进行说明。
在电源接通时等，电源电压LV为0V，LV系电路30未起动的情况下，处于上电复位状态，复位信号porn是0V(低电平)。
本实施方式的偏置电路18是通过复位信号porn起动的自动起动电路，所以与低电平的复位信号porn相应地起动，并通过电源电压HV的上升将从PMOS晶体管72生成的偏置电压bias供给至判定电路16。
在判定电路16中，PMOS晶体管58与低电平的复位信号porn相应地成为导通状态。另外，PMOS晶体管60与偏置电压bias相应地成为导通状态。另一方面，NMOS晶体管62与0V(低电平)的电源电压LV相应地成为截止状态。因此，控制信号node1的电位成为高电位即HV电位(高电平)。
在HV系电路32中，PMOS晶体管48与高电平的控制信号node1相应地成为截止状态。另外，NMOS晶体管56与高电平的控制信号node1相应地成为导通状态。由此，输出节点87的电位被固定成电源线85的电位(在本实施方式中为0V)，避免不稳定状态。
另外，虽然电源电压LV具有电位，LV系电路30开始了起动，但在仍处于上电复位状态的情况下，复位信号porn为0V(低电平)。
判定电路16的NMOS晶体管62与电源电压LV相应地成为导通状态。由此，控制信号node1的电位成为电源线85的电位(在本实施方式中为0V，低电平)。
在HV系电路32中，PMOS晶体管48与低电平的控制信号node1相应地成为导通状态。另外，NMOS晶体管56与低电平的控制信号node1相应地成为截止状态。由此，输出节点87的电位的固定被解除，输出由HV系电路32转换后的电位(HV电位)的输出信号out。
并且，若在LV系电路30起动后，上电复位状态被解除，则复位信号porn成为高电平。
偏置电路18的PMOS晶体管64、74与高电平的复位信号porn相应地成为截止状态。另外，判定电路16的PMOS晶体管58与高电平的复位信号porn相应地成为截止状态。由此，能够切断判定电路16以及偏置电路18的漏电电流。
在图3以及图4中示出半导体电路11的动作波形的具体的一个例子。图3以及图4示出电源电压LV、电源电压HV、控制信号node1、复位信号porn(信号porn＿lv)、以及判定电路16内部的消耗电流的波形。
应予说明，图3是为便于说明而容易理解地表示动作定时的动作波形，图4表示实际的动作波形。图3表示电源电压LV起动后经过一段时间上电复位状态被解除了的情况，但如图4所示那样，电源电压LV的起动和上电复位状态的解除几乎为相同的定时。
如图3所示，在电源电压LV尚未起动时，控制信号node1为电源电压HV(在本实施方式中为5V)。然后，在电源电压LV起动后，控制信号node1为0V。
另外，判定电路16内的消耗电流在上电复位状态解除后成为0A。
[第二实施方式]
本实施方式的半导体装置10整体的结构是与第一实施方式的半导体装置10(图1)相同的结构，所以对于半导体装置10整体的结构，省略说明。在本实施方式中，半导体电路11与第一实施方式的半导体电路11不同，所以对本实施方式的半导体电路11的结构进行说明。
在图5中示出本实施方式的半导体电路11的一个例子的电路图。
在图5所示的半导体电路11中，偏置电路18与第一实施方式的半导体电路11不同。本实施方式的偏置电路18具备PMOS晶体管72、74、以及DMOS晶体管90。
PMOS晶体管72的一方的主端子(源极端子)与HV电源线83连接。另外，PMOS晶体管72的控制端子与另一方的主端子(漏极端子)连接。向PMOS晶体管72的控制端子供给的电位，即PMOS晶体管72的另一方的主端子(漏极端子)的电位作为偏置电压bias而被供给。PMOS晶体管74的一方的主端子(源极端子)与PMOS晶体管72的另一方的主端子(漏极端子)连接。另外，向PMOS晶体管74的控制端子供给复位信号porn。
DMOS晶体管90的一方的主端子与PMOS晶体管74的另一方的主端子(漏极端子)连接，DMOS晶体管90的另一方的主端子与电阻元件78的一端连接。另外，DMOS晶体管90的控制端子与电源线85连接。电阻元件78的另一端与电源线85连接。
通过像这样构成，本实施方式的偏置电路18与第一实施方式的偏置电路18相同，能够为不另行需要起动信号而通过复位信号porn起动的自动起动电路。因此，偏置电路18能够与电源电压HV的起动相应地供给偏置电压bias。
因此，本实施方式的半导体电路11也与第一方式的半导体电路11同样地动作(参照图3、4)。
[第三实施方式]
在上述各实施方式的半导体电路11中，对具备偏置电路18的情况进行了说明，但即使不具备偏置电路18，也能够防止电平移位器14的输出成为不稳定状态，并且切断漏电电流。
在图6中示出本实施方式的半导体电路11的一个例子的电路图。在半导体电路11中，代替上述各实施方式的判定电路16以及偏置电路18而具备判定电路92。此外，其他的结构与上述各实施方式相同。
判定电路92具备低阈值(lowVt)的PMOS晶体管94、通常阈值(normalVt)的PMOS晶体管96、以及通常阈值(normalVt)的NMOS晶体管98。
PMOS晶体管94的一方的主端子(源极端子)与HV电源线83连接。另外，PMOS晶体管94的控制端子与HV电源线83连接。PMOS晶体管96的一方的主端子(源极端子)与PMOS晶体管94的另一方的主端子(漏极端子)连接。另外，向PMOS晶体管96的控制端子供给复位信号porn。
NMOS晶体管98的一方的主端子(源极端子)与PMOS晶体管96的另一方的主端子(漏极端子)连接，NMOS晶体管98的另一方的主端子(源极端子)与电源线85连接。另外，向NMOS晶体管98的控制端子供给电源电压LV。
从判定电路92供给PMOS晶体管96与NMOS晶体管98之间的电位来作为控制信号node1。
接下来，对本实施方式的半导体电路11的动作进行说明。
在电源接通时等，电源电压LV为0V，LV系电路30未起动的情况下，处于上电复位状态，复位信号porn是0V(低电平)。
由于PMOS晶体管94是lowVt，且控制端子和源极端子连接，所以虽然基本上处于截止状态，但产生比normalVt(PMOS晶体管96)多的漏电电流(数百pA～数十nA)。另外，NMOS晶体管98与低电平的电源电压LV相应地为截止状态。
因此，控制信号node1的电位成为高电位，即HV电位(高电平)。
在HV系电路32中，PMOS晶体管48与高电平的控制信号node1相应地成为截止状态。另外，NMOS晶体管56与高电平的控制信号node1相应地成为导通状态。由此，输出节点87的电位被固定成电源线85的电位(在本实施方式中为0V)，避免不稳定状态。
另外，虽然电源电压LV具有电位，LV系电路30开始了起动，但在仍处于上电复位状态的情况下，复位信号porn是0V(低电平)。
判定电路92的NMOS晶体管98与电源电压LV相应地成为导通状态。由此，控制信号node1的电位成为电源线85的电位(在本实施方式中为0V，低电平)。此时，流过PMOS晶体管94的漏电电流。
在HV系电路32中，PMOS晶体管48与低电平的控制信号node1相应地成为导通状态。另外，NMOS晶体管56与低电平的控制信号node1相应地成为截止状态。由此，输出节点87的电位的固定被解除，能够输出由HV系电路32转换后的电位(HV电位)的输出信号out。
并且，若在LV系电路30起动后，上电复位状态被解除，则复位信号porn成为高电平。
判定电路92的PMOS晶体管96与高电平的复位信号porn相应地成为截止状态。由此，能够切断判定电路92(PMOS晶体管94)的漏电电流。
即，在本实施方式的判定电路92中，虽然通过PMOS晶体管94的漏电电流起动，但在电源电压LV起动，LV系电路30起动后，漏电电流被切断。
如以上说明的那样，上述第一以及第二实施方式的半导体装置10所具备的半导体电路11具备电平移位器14、判定电路16、以及偏置电路18。偏置电路18与复位信号porn相应地自动起动并供给偏置电压bias。判定电路16具备以串联的方式连接的PMOS晶体管58、60。PMOS晶体管58与复位信号porn相应地导通/截止，PMOS晶体管60与偏置电压bias相应地导通/截止。另外，判定电路16具备以串联的方式与PMOS晶体管60连接的NMOS晶体管62，NMOS晶体管62与电源电压LV相应地导通/截止。PMOS晶体管60与NMOS晶体管62之间的电位作为控制信号node1被供给至电平移位器14的HV系电路32。向HV系电路32的PMOS晶体管48以及NMOS晶体管56的控制端子供给控制信号node1，与控制信号node1相应地控制导通/截止。
一般地，在电平移位器14中，用于LV系电路30的电源电压LV的起动与用于HV系电路32的电源电压HV的起动相比产生延迟，虽然HV系电路32具有电源电压HV的电位，但在LV系电路30中没有电源电压LV的电位(0V)，或具有极低的电位。因此，输入端子41A、41B中的电位均为0V，或均为极低的电位。通常，需要向电平移位器14的输入端子41A、41B输入任意一方为“1”(高电平)、另一方为“0”(低电平)的信号，但在双方为“0”(低电平)的情况下，电平移位器14的输出信号out变得不稳定。此外，在电平移位器14的输入端子41A、41B的双方为“1”(高电平)的情况下，电平移位器14的输出信号out也变得不稳定。
作为比较例，在图7中示出以往的半导体电路111的一个例子的电路图。以往的半导体电路111与上述第一以及第二实施方式不同，未设置与判定电路16以及偏置电路18对应的电路，为电平移位器114本身。另外，以往的电平移位器114的HV系电路132与上述第一以及第二实施方式不同，不具备PMOS晶体管48以及NMOS晶体管56。在以往的电平移位器114中具备反转元件112、113，经由输出节点87、反转元件112、113输出输出信号out。
在比较例的半导体电路111(电平移位器114)中，在如上述那样，用于LV系电路30的电源电压LV的起动与用于HV系电路32的电源电压HV的起动相比产生延迟的情况下，输入端子41A、41B的双方成为“0”(低电平)，电平移位器114的输出信号out变得不稳定。
另一方面，在上述第一以及第二实施方式的半导体电路11中，在电源接通时等，电源电压LV为0V，LV系电路30未起动，处于上电复位状态，复位信号porn为0V(低电平)的情况下，从判定电路16供给的控制信号node1的电位成为高电位，即HV电位(高电平)。在HV系电路32中，输出节点87的电位与控制信号node1相应地被固定成电源线85的电位(在本实施方式中为0V)，避免不稳定状态。
另外，虽然电源电压LV具有电位，LV系电路30开始了起动，但在复位信号porn为0V(低电平)的情况下，从判定电路16供给的控制信号node1的电位成为电源线85的电位(在本实施方式中为0V，低电平)。在HV系电路32中，输出节点87的电位的固定与控制信号node1相应地被解除，能够输出由HV系电路32转换后的电位(HV电位)的输出信号out。
并且，若在LV系电路30起动后，上电复位状态被解除，则复位信号porn成为高电平，偏置电路18的PMOS晶体管64、74以及判定电路16的PMOS晶体管58成为截止状态。由此，能够切断判定电路16以及偏置电路18的漏电电流。
因此，在上述第一以及第二实施方式的半导体电路11中，能够防止电平移位器的输出成为不稳定状态，并且切断漏电电流。
另外，在第三实施方式的半导体电路11中，与上述第一以及第二实施方式的半导体电路11相同，也能够防止电平移位器的输出成为不稳定状态，并且切断漏电电流。
此外，在上述第一以及第二实施方式的半导体电路11中，使判定电路16以及偏置电路18的PMOS晶体管以及NMOS晶体管全部为通常阈值(normalVt)，所以能够使制造工序简单化。
另外，在上述第一以及第二实施方式的半导体电路11中，即使在产生了如输入端子41A、41B的电位电平相等这样的电源电压LV的电位降低的情况下，POR12检测电位的降低，判定电路16以及偏置电路18自动地动作。因此，在上述第一以及第二实施方式的半导体电路11中，能够适当地防止电平移位器的输出成为不稳定状态。
另外，在上述各实施方式的半导体电路11中，在HV系电路32中使用电源电压HV，所以与使用电源电压LV的情况相比，能够抑制贯通电流。
另外，在上述各实施方式的半导体电路11中，与复位信号porn相应地动作，所以能够抑制由LV系电路30的起动时的误动作带来的影响。
另外，在上述各实施方式的半导体电路11中，通过控制信号node1控制电平移位器14的PMOS晶体管48以及NMOS晶体管56的双方，使电位固定化，从而与HV系电路32的输出无关，使电位固定化，能够抑制贯通电流。
另外，在上述各实施方式的半导体电路11中，对LV系电路30的一个设置一个判定电路16即可，所以能够抑制电路面积以及消耗电流。
另外，不优选将复位信号porn直接供给至电平移位器14，但在上述各实施方式的半导体电路11中代替复位信号porn而供给控制信号node1，所以优选。
此外，对于偏置电路18，也可以与LV系稳定器20等其他电路的偏置电流源共用化。
另外，向上述第一以及第二实施方式的半导体电路11中的判定电路16的NMOS晶体管62的控制端子、以及第三实施方式的半导体电路11中的判定电路16的NMOS晶体管98供给电源电压LV，但并不局限于此，也可以不是电源电压LV本身。例如，也可以是电源电压LV的分压电压，或者利用LV系电路30生成偏置电压来供给。通过供给比电源电压LV低的电位的电压，能够使NMOS晶体管62、98切换为导通状态的定时延迟，能够待机至LV系稳定器20充分起动。
另外，在上述各实施方式中说明的半导体装置10、以及半导体电路11等的结构、动作是一个例子，当然除此而外能够在不脱离本发明的主旨的范围内根据状况进行变更。
符号说明：10…半导体装置；11…半导体电路；12…POR；14…电平移位器；15…负载电路；16…判定电路(控制电路)；18…偏置电路(电位供给电路)；30…LV系电路(第一电路部)；32…HV系电路(第二电路部)；58…PMOS晶体管(第一PMOS晶体管)；60…PMOS晶体管(第二PMOS晶体管)；62…NMOS晶体管；72…PMOS晶体管(第三PMOS晶体管)；74…PMOS晶体管(第四PMOS晶体管)；81…LV电源线；83…HV电源线(第一电源线)；85…电源线(第二电源线)；90…DMOS晶体管。

Claims (10)

1.一种半导体电路，其特征在于，具备：
电平移位器电路，其与电源电压的供给相应地将输入信号的电位从第一电位转换为比所述第一电位高的第二电位并经由输出节点输出；
电位供给电路，其被供给与所述电源电压相应的电平的复位信号，其供给与所述复位信号的电平相应的规定的电位；以及
控制电路，其与从所述电位供给电路供给的所述规定的电位的电平相应地控制所述电平移位器电路的所述输出节点的电位。
2.根据权利要求1所述的半导体电路，其特征在于，
向所述控制电路供给所述复位信号，所述控制电路与所述复位信号的电平以及所述规定的电位的电平相应地控制所述电平移位器电路的所述输出节点的电位。
3.根据权利要求2所述的半导体电路，其特征在于，
所述控制电路具备：
第一PMOS晶体管，其一方的主端子与供给所述第二电位的电源电压的第一电源线连接，向所述第一PMOS晶体管的控制端子供给所述复位信号；
第二PMOS晶体管，其一方的主端子与所述第一PMOS晶体管的另一方的主端子连接，向所述第二PMOS晶体管的控制端子供给所述规定的电位；以及
NMOS晶体管，其一方的主端子与所述第二PMOS晶体管连接，其另一方的主端子与供给比所述第一电位低的电源电压的第二电源线连接，向所述NMOS晶体管的控制端子供给所述第一电位，
通过所述第二PMOS晶体管与所述NMOS晶体管的中间的节点的电位来控制所述电平移位器电路的所述输出节点的电位。
4.根据权利要求1至3中任意一项所述的半导体电路，其特征在于，
所述电平移位器电路具备：
第一电路部，其被输入所述输入信号，并基于所述第一电位的电源电压动作；以及
第二电路部，其将从所述第一电路部供给的所述输入信号的电位转换为所述第二电位并经由所述输出节点输出，并基于所述第二电位的电源电压动作。
5.根据权利要求4所述的半导体电路，其特征在于，
所述电位供给电路以及所述控制电路与所述第二电路部连接，并基于所述第二电位的电源电压动作。
6.根据权利要求3至5中任意一项所述的半导体电路，其特征在于，
所述电位供给电路具备：
第三PMOS晶体管，其一方的主端子与供给所述第二电位的电源电压的第一电源线连接，其控制端子与其另一方的主端子连接；
第四PMOS晶体管，其一方的主端子与所述第三PMOS晶体管的另一方的主端子连接，向所述第四PMOS晶体管的控制端子供给所述复位信号；以及
DMOS晶体管，其一方的主端子与所述第四PMOS晶体管的另一方的主端子连接，其另一方的主端子以及控制端子与供给比所述第一电位以及所述第二电位低的第三电位的第二电源线连接。
7.根据权利要求1至6中任意一项所述的半导体电路，其特征在于，
所述电位供给电路被供给与所述第一电位的电源电压相应的电平的复位信号。
8.一种半导体装置，其特征在于，具备：
所述权利要求1至7中任意一项所述的半导体电路；
负载电路，其被供给从所述半导体电路的电平移位器电路的输出节点输出的输出信号；以及
上电复位电路，其供给与电源电压相应的复位信号。
9.一种电位供给电路，其特征在于，
其被供给与电平移位器电路的电源电压相应的电平的复位信号，其供给基于所述复位信号的规定的电位。
10.根据权利要求9所述的电位供给电路，其特征在于，
所述电源电压是被供给至将输入信号的电位从第一电位转换为比所述第一电位高的第二电位并经由输出节点输出的电平移位器电路的电源电压，
所述电位供给电路向控制所述电平移位器电路的所述输出节点的电位的控制电路供给。
CN201510131370.3A 2014-03-28 2015-03-24 半导体电路、半导体装置以及电位供给电路 Expired - Fee Related CN104954007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-069848 2014-03-28
JP2014069848A JP6298683B2 (ja) 2014-03-28 2014-03-28 半導体回路、半導体装置、及び電位供給回路

Publications (2)

Publication Number Publication Date
CN104954007A true CN104954007A (zh) 2015-09-30
CN104954007B CN104954007B (zh) 2019-06-18

Family

ID=54168402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510131370.3A Expired - Fee Related CN104954007B (zh) 2014-03-28 2015-03-24 半导体电路、半导体装置以及电位供给电路

Country Status (3)

Country Link
US (1) US9634663B2 (zh)
JP (1) JP6298683B2 (zh)
CN (1) CN104954007B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400784B (zh) * 2017-02-06 2022-02-25 晶豪科技股份有限公司 位准移位电路及整合电路
WO2020100681A1 (ja) 2018-11-14 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 レベルシフト回路、及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010480A1 (en) * 2000-01-27 2001-08-02 Fujitsu Limited Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit
US20050237099A1 (en) * 2004-04-21 2005-10-27 Fujitsu Limited Level conversion circuit
CN1744439A (zh) * 2004-09-01 2006-03-08 冲电气工业株式会社 电平移位器电路、显示装置及其驱动电路和应力测试方法
US20080018381A1 (en) * 2006-07-18 2008-01-24 Chang-Ho Shin Voltage booster for semiconductor device and semiconductor memory device using same
US20120313686A1 (en) * 2010-01-25 2012-12-13 Renesas Electronics Corporation Level shift circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848106B2 (ja) * 1992-03-30 1999-01-20 日本電気株式会社 リセット回路
JP3068580B2 (ja) * 1998-12-18 2000-07-24 日本電気株式会社 バイアス回路及びリセット回路
JP2001144600A (ja) * 1999-11-17 2001-05-25 Nec Corp 多電源対応の半導体集積回路用入出力バッファ
JP2003036676A (ja) * 2001-07-19 2003-02-07 Mitsubishi Electric Corp 半導体記憶装置
JP3988572B2 (ja) 2002-08-06 2007-10-10 ソニー株式会社 データ出力回路とそれを備えた集積回路
JP3888464B2 (ja) * 2004-05-10 2007-03-07 日本テキサス・インスツルメンツ株式会社 半導体集積回路
JP5090083B2 (ja) 2007-06-29 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6048289B2 (ja) * 2013-04-11 2016-12-21 富士通株式会社 バイアス回路
JP6205163B2 (ja) * 2013-04-15 2017-09-27 ラピスセミコンダクタ株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010480A1 (en) * 2000-01-27 2001-08-02 Fujitsu Limited Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit
US20050237099A1 (en) * 2004-04-21 2005-10-27 Fujitsu Limited Level conversion circuit
CN1744439A (zh) * 2004-09-01 2006-03-08 冲电气工业株式会社 电平移位器电路、显示装置及其驱动电路和应力测试方法
US20080018381A1 (en) * 2006-07-18 2008-01-24 Chang-Ho Shin Voltage booster for semiconductor device and semiconductor memory device using same
US20120313686A1 (en) * 2010-01-25 2012-12-13 Renesas Electronics Corporation Level shift circuit

Also Published As

Publication number Publication date
JP6298683B2 (ja) 2018-03-20
US20150280711A1 (en) 2015-10-01
JP2015192402A (ja) 2015-11-02
US9634663B2 (en) 2017-04-25
CN104954007B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
JP6082356B2 (ja) 半導体装置
CN101188412B (zh) 通电复位电路
US9148056B2 (en) Voltage regulation system for integrated circuit
JP5174515B2 (ja) 半導体集積回路装置
US20110115533A1 (en) Power-on-reset circuit with brown-out reset for multiple power supplies
US9917573B2 (en) Voltage detection circuit
JP2008220056A (ja) 突入電流防止回路と方法
US9660651B2 (en) Level shift circuit
JP6205163B2 (ja) 半導体装置
CN104954007A (zh) 半导体电路、半导体装置以及电位供给电路
CN110574273A (zh) 控制电路以及理想二极管电路
US20170117888A1 (en) Voltage comparison circuit
JP6783758B2 (ja) 負荷スイッチのための出力放電技法
JP6543133B2 (ja) 電力供給装置及びその制御方法
JP7451654B2 (ja) 半導体装置及びパワーオンリセット信号の生成方法
JP2008177755A (ja) レベルシフト回路およびそれを用いた半導体装置
JP2016127480A (ja) パワーオンリセット回路、半導体装置、及びパワーオンリセット回路の制御方法
JP6123689B2 (ja) 集積回路装置
JP2017022684A (ja) 負荷駆動回路
JP2010035119A (ja) 初期化信号出力回路、初期化信号出力制御方法
JP2007336744A (ja) 電源回路および電源供給装置
KR20230071755A (ko) 파워-온 리셋 장치
JP2010218360A (ja) 電源装置
JP2014138280A (ja) パワーオンリセット回路および半導体装置
JP2008283292A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190618