[go: up one dir, main page]

CN104946149A - 带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法 - Google Patents

带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN104946149A
CN104946149A CN201510145546.0A CN201510145546A CN104946149A CN 104946149 A CN104946149 A CN 104946149A CN 201510145546 A CN201510145546 A CN 201510145546A CN 104946149 A CN104946149 A CN 104946149A
Authority
CN
China
Prior art keywords
chip join
cutting blade
join film
film
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510145546.0A
Other languages
English (en)
Other versions
CN104946149B (zh
Inventor
大西谦司
三隅贞仁
村田修平
宍户雄一郎
木村雄大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN104946149A publication Critical patent/CN104946149A/zh
Application granted granted Critical
Publication of CN104946149B publication Critical patent/CN104946149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法。本发明提供在低温状态下运送时能够抑制产生裂纹、伤痕、并且能够抑制切割片与芯片接合膜剥离的带有切割片的芯片接合膜。一种带有切割片的芯片接合膜，其为在切割片上设置有芯片接合膜的带有切割片的芯片接合膜，其特征在于，所述芯片接合膜在0℃下的损失弹性模量为20MPa以上且500MPa以下。

Description

带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
技术领域
本发明涉及带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法。
背景技术
以往，在半导体装置的制造过程中有时使用在切割片上设置有芯片接合膜的带有切割片的芯片接合膜(例如参照专利文献1)。
芯片接合膜在放置于高温、高湿的环境并且在施加有载荷的状态下长期保存时，有时发生固化。而且，由此会导致流动性的降低、对半导体晶片的保持力降低、切割后剥离性的降低。因此，带有切割片的芯片接合膜多在-30～-10℃的冷冻、或-5～10℃的冷藏状态下保存的同时进行运送，由此，能够实现膜特性的长期保存。
现有技术文献
专利文献
专利文献1：日本特开平05-179211号公报
发明内容
发明要解决的课题
但是，在低温状态下运送时，存在芯片接合膜产生裂纹、伤痕的问题。另外，存在切割片与芯片接合膜剥离的问题。
本发明鉴于所述问题而进行，其目的在于提供在低温状态下运送时能够抑制产生裂纹、伤痕、并且能够抑制切割片与芯片接合膜剥离的带有切割片的芯片接合膜。另外，其目的在于提供使用该带有切割片的芯片接合膜制造的半导体装置。另外，其目的在于提供使用了该带有切割片的芯片接合膜的半导体装置的制造方法。
解决课题的方法
本发明人为了解决所述问题，进行了深入研究。结果发现，通过采用下述构成的带有切割片的芯片接合膜，由此在低温状态下运送时能够抑制产生裂纹、伤痕，并且能够抑制切割片与芯片接合膜剥离，并且完成了本发明。
即，本发明所涉及的带有切割片的芯片接合膜，其为在切割片上设置有芯片接合膜的带有切割片的芯片接合膜，其特征在于，所述芯片接合膜在0℃下的损失弹性模量为20MPa以上且500MPa以下。
根据所述构成，芯片接合膜在0℃下的损失弹性模量为500MPa以下，因此在低温状态下具有某种程度的柔软性。因此，在低温状态下运送时，能够抑制芯片接合膜产生裂纹、伤痕。另外，由于芯片接合膜在低温状态下具有某种程度的柔软性，因此与切割片的密合性提高。结果，在低温运送等时，能够抑制切割片与芯片接合膜剥离。
另外，芯片接合膜在0℃下的损失弹性模量为20MPa以上，因此能够保持作为膜的形状。
所述构成中，优选所述切割片在0℃下的损失弹性模量为10MPa以上且500MPa以下。
所述切割片在0℃下的损失弹性模量为500MPa以下时，在低温状态下具有某种程度的柔软性。因此，在低温状态下运送时，能够抑制切割片产生裂纹、伤痕。另外，由于切割片在低温状态下具有某种程度的柔软性，因此与芯片接合膜的密合性提高。结果，在低温状态下，能够进一步抑制切割片与芯片接合膜剥离。
另外，切割片在0℃下的损失弹性模量为10MPa以上，因此能够保持作为膜的形状。
所述构成中，优选在测定温度0℃、拉伸速度300mm/分钟、T型剥离试验的条件下从所述切割片剥离所述芯片接合膜时的剥离力为0.01N/20mm以上且2N/20mm以下。
在测定温度0℃、拉伸速度300mm/分钟、T型剥离试验的条件下从所述切割片剥离所述芯片接合膜时的剥离力为0.01N/20mm以上时，在低温状态下运送时，能够进一步抑制切割片与芯片接合膜剥离。另外，所述剥离力为2N/20mm以下时，在拾取时能够适合地进行剥离。
所述构成中，优选在测定温度0℃、拉伸速度300mm/分钟、T型剥离试验的条件下从所述切割片剥离所述芯片接合膜时的剥离力在0℃下放置72小时前后的变化率在-75％～75％的范围。
所述变化率为-75％～75％的范围时，可以说在0℃下保存时膜特性的变化少。因此，能够实现长期保存。
需要说明的是，所述变化率由下述式得到。
[(放置后的剥离力)-(放置前的剥离力)]/(放置前的剥离力)×100(％)
所述构成中，优选所述芯片接合膜在0℃下的拉伸断裂伸长率为10％以上且500％以下。
所述芯片接合膜在0℃下的拉伸断裂伸长率为10％以上时，在低温运送中能够进一步不易断裂。另外，所述芯片接合膜在0℃下的拉伸断裂伸长率为500％以下时，能够防止芯片接合膜与切割片的剥离。
所述构成中，优选相对于全部有机树脂成分，所述芯片接合膜含有85重量％以上的丙烯酸系共聚物。
相对于全部有机树脂成分，所述芯片接合膜含有85重量％以上的丙烯酸系共聚物时，在低温状态下运送时，能够进一步抑制产生裂纹、伤痕。
所述构成中，所述芯片接合膜优选含有丙烯酸系共聚物，所述丙烯酸系共聚物通过将含有丙烯酸丁酯及丙烯腈的单体原料聚合而得到，并且具有环氧基或羧基作为官能团。
若含有具有作为官能团的环氧基、或羧基的丙烯酸系共聚物，则能够利用交联形成工序中的加热通过所述官能团而形成交联。另外，若所述丙烯酸系共聚物为通过将含有丙烯腈的单体原料聚合而得到的共聚物，则能够提高交联形成工序中的凝聚力。结果，能够提高交联形成工序后的粘接力。
所述构成中，所述芯片接合膜优选含有软化点为0℃以下的热交联剂。
若含有软化点为0℃以下的热交联剂，则在低温状态下也能够抑制固定成分的含量，因此在低温状态下运送时，能够得到不易因冲击等造成开裂的芯片接合膜。
另外，本发明所涉及的半导体装置的特征在于使用所述所述的带有切割片的芯片接合膜而制造。
另外，本发明所涉及的半导体装置的制造方法的特征在于包括：
准备工序，准备上述的带有切割片的芯片接合膜；
贴合工序，将所述带有切割片的芯片接合膜的芯片接合膜与半导体晶片的背面贴合；
切割工序，将所述半导体晶片与所述芯片接合膜一起切割，形成芯片状的半导体芯片；
拾取工序，将所述半导体芯片与所述芯片接合膜一起从所述带有切割片的芯片接合膜拾取；和
芯片接合工序，通过所述芯片接合膜在被粘物上芯片接合所述半导体芯片。
根据所述构成，通过使用所述带有切割片的芯片接合膜，由此能够抑制芯片接合膜、切割片产生裂纹、伤痕。另外，在低温运送等时，能够抑制切割片与芯片接合膜剥离。结果，使用该带有切割片的芯片接合膜制造的半导体装置的成品率提高。
附图说明
图1为示出本发明的一个实施方式所涉及的带有切割片的芯片接合膜的剖面示意图。
图2为用于说明本实施方式所涉及的半导体装置的一个制造方法的剖面示意图。
符号说明
10 带有切割片的芯片接合膜
11 切割片
12 基材
14 粘合剂层
16 芯片接合膜
4  半导体晶片
5  半导体芯片
6  被粘物
7  焊线
8  密封树脂
具体实施方式
(带有切割片的芯片接合膜)
以下对本发明的一个实施方式所涉及的带有切割片的芯片接合膜进行说明。图1为示出本发明的一个实施方式所涉及的带有切割片的芯片接合膜的剖面示意图。
如图1所示，带有切割片的芯片接合膜10具有在切割片11上层叠有芯片接合膜16的构成。切割片11通过在基材12上层叠粘合剂层14而构成，芯片接合膜16设置在粘合剂层14上。
需要说明的是，本实施方式中，对切割片11存在未被芯片接合膜16覆盖的部分14b的情况进行说明，但本发明所涉及的带有切割片的芯片接合膜并不限定于该例，也可以以覆盖整个切割片的方式在切割片层叠芯片接合膜。
芯片接合膜16在0℃下的损失弹性模量为20MPa以上且500MPa以下，优选18MPa以上且400MPa以下，更优选15MPa以上且300MPa以下。芯片接合膜16在0℃下的损失弹性模量为500MPa以下，因此在低温状态下具有某种程度的柔软性。因此，在低温状态下运送时，能够抑制芯片接合膜16产生裂纹、伤痕。另外，芯片接合膜16在低温状态下具有某种程度的柔软性，因此与切割片11的密合性提高。结果，在低温运送等时，能够抑制切割片11与芯片接合膜16剥离。
另外，芯片接合膜16在0℃下的损失弹性模量为20MPa以上，因此能够保持作为膜的形状。
需要说明的是，芯片接合膜在0℃下的损失弹性模量通过实施例记载的方法得到。
所述损失弹性模量可以通过构成芯片接合膜16的材料进行控制。例如，可以通过适当选择构成芯片接合膜16的热塑性树脂的种类、含量，填料的平均粒径、含量来进行控制。
芯片接合膜16在0℃下的拉伸断裂伸长率优选为10％以上且500％以下，更优选为12％以上且400％以下，进一步优选为15％以上且300％以下。芯片接合膜16在0℃下的拉伸断裂伸长率为10％以上时，在低温运送中能够进一步不易断裂。另外，芯片接合膜16在0℃下的拉伸断裂伸长率为500％以下时，能够防止芯片接合膜与切割片的剥离。
所述拉伸断裂伸长率可以通过构成芯片接合膜16的材料进行控制。例如，可以通过适当选择构成芯片接合膜16的热塑性树脂的种类、含量，填料的平均粒径、含量来进行控制。
作为构成芯片接合膜16的材料，可举出热塑性树脂。
作为所述热塑性树脂，可举出：天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙、6,6-尼龙等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET、PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂或氟树脂等。这些热塑性树脂可以单独使用，或者组合使用2种以上。这些热塑性树脂中，特别优选离子性杂质少、耐热性高、能够确保半导体元件的可靠性的丙烯酸类树脂。
作为所述丙烯酸类树脂，没有特别限定，可举出以1种或2种以上具有碳原子数30以下、特别是碳原子数4～18的直链或支链烷基的丙烯酸的酯或甲基丙烯酸的酯(丙烯酸烷基酯、或甲基丙烯酸烷基酯)为成分的聚合物(丙烯酸类共聚物)等。作为所述烷基，可举出例如：甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、环己基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、月桂基、十三烷基、十四烷基、硬脂基、十八烷基、或十二烷基等。
另外，作为形成所述聚合物的其他单体，没有特别限制，可举出例如：丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸或巴豆酸等含羧基单体；马来酸酐或衣康酸酐等酸酐单体；(甲基)丙烯酸2-羟基乙酯、(甲基)丙烯酸2-羟基丙酯、(甲基)丙烯酸4-羟基丁酯、(甲基)丙烯酸6-羟基己酯、(甲基)丙烯酸8-羟基辛酯、(甲基)丙烯酸10-羟基癸酯、(甲基)丙烯酸12-羟基月桂酯或丙烯酸(4-羟基甲基环己基)甲酯等含羟基单体；苯乙烯磺酸、烯丙磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯或(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；丙烯酰磷酸-2-羟基乙酯等含磷酸基单体；丙烯腈。
其中，芯片接合膜16优选含有丙烯酸系共聚物，所述丙烯酸系共聚物通过将含有丙烯酸丁酯及丙烯腈的单体原料聚合而得到，并且具有环氧基或羧基作为官能团。若含有具有作为官能团的环氧基、或羧基的丙烯酸系共聚物，则能够利用交联形成工序中的加热通过所述官能团而形成交联。另外，若所述丙烯酸系共聚物为通过将含有丙烯腈的单体原料聚合而得到的共聚物，则能够提高交联形成工序中的凝聚力。结果，能够提高交联形成工序后的粘接力。
作为所述热塑性树脂的配合比例，没有特别限定，但从赋予柔软性的观点出发，相对于芯片接合膜16整体，优选为35重量％以上，更优选为40重量％以上。另外，从耐热性的观点出发，相对于芯片接合膜16整体，优选为100重量％以下，更优选为98重量％以下。
其中，相对于全部有机树脂成分，芯片接合膜16优选含有85重量％以上的丙烯酸系共聚物，更优选含有88重量％以上，进一步优选含有90重量％以上。若相对于全部有机树脂成分，若芯片接合膜16含有85重量％以上的丙烯酸系共聚物，则在低温状态下运送时，能够进一步抑制产生裂纹、伤痕。
另外，芯片接合膜16优选含有软化点为0℃以下的热交联剂。若含有软化点为0℃以下的热交联剂，在低温状态下也能够抑制固定成分的含量，因此在低温状态下运送时，能够得到不易因冲击等造成开裂的芯片接合膜。另外，若含有软化点为0℃以下的热交联剂，则能够通过加热与热塑性树脂所具有的官能团形成交联结构。本说明书中，热交联剂是指，与热塑性树脂所具有的官能团形成交联结构的物质。
需要说明的是，本说明书中，软化点定义为根据JIS K 5902和JIS K2207规定的软化点试验方法(环球法)所测定的值。具体而言，使试样尽可能在低温下迅速熔融，将熔融物小心地充满放置于平坦金属板上的环中，注意不要起泡。冷却后，使用稍微加热的小刀切去从包含环的上端的平面上突出的部分。接着，在直径85mm以上、高度127mm以上的玻璃容器(加热浴)中放入支撑器(环台)，注入甘油直到深度达到90mm以上。接着，将钢球(直径9.5mm、重量3.5g)和装满试样的环以相互不接触的方式浸入甘油中，并将甘油的温度在20℃±5℃保持15分钟。接着，将钢球放置到环中的试样的表面中央，并将其置于支撑器上的规定位置。接着，使环的上端至甘油面的距离保持50mm，放置温度计，将温度计的水银球的中心位置设定为与环的中心相同的高度，并加热容器。加热时使用的本生灯的火焰，使火焰接触容器的底部的中心与边缘的中间，均匀地进行加热。需要说明的是，加热开始后达到40℃后的浴温上升比例必须为每分钟5.0±0.5℃。试样逐渐软化而从环中流下，读取最终接触底板时的温度，将其作为软化点。软化点的测定同时进行两次以上，并采用其平均值。
作为软化点为23℃以下的热交联剂的具体例，可举出软化点为23℃以下的环氧树脂、软化点为23℃以下的酚醛树脂。其中，在添加多种热交联剂的情况下，热交联剂优选以适合与热塑性树脂所具有的官能团形成交联结构的方式进行选择，优选以热交联剂之间不发生反应的方式进行选择。
所述热交联剂的含量相对于全部有机树脂成分优选为0.5～35重量％，更优选为0.5～20重量％，进一步优选为0.5～15重量％。所述热交联剂的含量相对于有机树脂成分为0.5重量％以上时，能够适合与热塑性树脂所具有的官能团形成交联结构。另一方面，为35重量％以下时，在成形时通过其热和压力，能够填埋被粘物与芯片接合膜的间隙。
所述环氧树脂的软化点若为0℃以下，则没有特别限制，可使用例如：双酚A型、双酚F型、双酚S型、溴化双酚A型、氢化双酚A型、双酚AF型、联苯型、萘型、芴型、苯酚线性酚醛型、邻甲酚线性酚醛型、三羟苯基甲烷型、四(羟苯基)乙烷型等双官能环氧树脂或多官能环氧树脂、或者乙内酰脲型、异氰脲酸三缩水甘油酯型或缩水甘油胺型等环氧树脂。它们可以单独使用，或者组合使用2种以上。
所述酚醛树脂的软化点若为0℃以下，则没有特别限制，可举出例如：苯酚线性酚醛树脂、苯酚芳烷基树脂、甲酚线性酚醛树脂、叔丁基苯酚线性酚醛树脂、壬基苯酚线性酚醛树脂等线性酚醛型酚醛树脂、甲阶酚醛树脂型酚醛树脂、聚对羟基苯乙烯等聚羟基苯乙烯等。它们可以单独使用，或者组合使用2种以上。
另外，芯片接合膜16中可以根据其用途适当配合填料。所述填料的配合能够赋予导电性、提高导热性、调节弹性模量、等。作为所述填料，可举出无机填料及有机填料，但从操作性的提高、热导电性的提高、熔融粘度的调整、触变性性的赋予等特性的观点出发，优选无机填料。作为所述填料的形状，没有特别限制，但优选球状。作为所述无机填料，没有特别限制，可举出例如，氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝晶须、氮化硼、结晶二氧化硅、非晶二氧化硅等。它们可以单独使用，也可以并用2种以上。从提高热导电性的观点出发，优选氧化铝、氮化铝、氮化硼、结晶二氧化硅、非晶二氧化硅。另外，从上述各特性的平衡性高的观点出发，优选结晶二氧化硅或非晶二氧化硅。另外，为了实现导电性的赋予、热导电性的提高等目的，作为无机填料，也可以使用导电性物质(导电填料)。作为导电填料，可举出：将银、铝、金、铜、镍、导电性合金等制成球状、针状、薄片状后的金属粉、氧化铝等金属氧化物、无定形碳黑、石墨等。
所述填料的平均粒径优选为0.001～1μm，更优选为0.01～0.6μm。通过使所述填料的平均粒径为0.001μm以上，由此能够防止芯片接合膜的高粘度化。另外，通过使所述填料的平均粒径为1μm以下，能够抑制填料从芯片接合膜飞出，从而能够抑制对被粘物的损害。需要说明的是，填料的平均粒径是通过光度式粒度分布计(HORIBA制，装置名；LA-910)求出的值。。
作为所述填料的添加量，相对于芯片接合膜16整体，优选0～60重量％，更优选0～50重量％。
需要说明的是，芯片接合膜16中除所述填料以外还可以根据根据需要适当配合其他添加剂。其他添加剂作为，可举出例如：阻燃剂、硅烷偶联剂或离子捕捉剂等。作为所述阻燃剂，可举出例如：溴化环氧树脂等。这些物质可以单独使用或者两种以上组合使用。作为所述硅烷偶联剂，可以列举例如：β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。这些化合物可以单独使用或者两种以上组合使用。作为所述离子捕捉剂，可以列举螯合剂等。这些物质可以单独使用或者两种以上组合使用。
芯片接合膜16的厚度(在层叠体的情况下为总厚度)没有特别限定，优选3～200μm，更优选5～100μm，进一步优选5～30μm。
如上所述，切割片11具有在基材12上层叠有粘合剂层14的构成。
切割片11在0℃下的损失弹性模量优选为10MPa以上且500MPa以下，更优选8MPa以上且400MPa以下，进一步优选5MPa以上且300MPa以下。切割片11在0℃下的损失弹性模量为500MPa以下时，在低温状态下具有某种程度的柔软性。因此，在低温状态下运送时，能够抑制切割片11产生裂纹、伤痕。另外，切割片11在低温状态下具有某种程度的柔软性，因此与芯片接合膜16的密合性提高。结果，低温状态下，能够进一步抑制切割片11与芯片接合膜16剥离。
另外，切割片11在0℃下的损失弹性模量为10MPa以上，因此能够保持作为膜的形状。
需要说明的是，切割片在0℃下的损失弹性模量通过实施例记载的方法得到。
所述损失弹性模量可以通过构成切割片11的材料进行控制。例如，可以通过构成切割片11的热塑性树脂的种类、含量进行控制。
基材12成为带有切割片的芯片接合膜10的强度母体。可举出例如：低密度聚乙烯、线性聚乙烯、中密度聚乙烯、高密度聚乙烯、超低密度聚乙烯、聚丙烯无规共聚物、聚丙烯嵌段共聚物、聚丙烯均聚物、聚丁烯、聚甲基戊烯等聚烯烃、乙烯-乙酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(无规、交替)共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物、聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚碳酸酯、聚酰亚胺、聚醚醚酮、聚醚酰亚胺、聚酰胺、全芳香族聚酰胺、聚苯硫醚、芳族聚酰胺(纸)、玻璃、玻璃布、含氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素类树脂、聚硅氧烷树脂、金属(箔)等。基材12在后述的粘合剂层14由辐射线固化型粘合剂形成的情况下，优选由透射该辐射线的材料形成。
为了提高与邻接层的密合性和保持性等，基材12的表面可以进行惯用的表面处理，例如铬酸处理、臭氧暴露、火焰暴露、高压电击暴露、电离射线处理等化学或物理处理、底涂剂(例如，后述的粘合物质)涂敷处理。所述基材12可以适当选择使用同种或异种材料，根据需要也可以将多种材料混合使用。
基材12的厚度可以没有特别限制地适当确定，但一般为5～200μm左右。
作为粘合剂层14的形成中使用的粘合剂，没有特别限制，例如，可以使用丙烯酸系粘合剂、橡胶系粘合剂等一般的压敏性胶粘剂。作为所述压敏性胶粘剂，从半导体晶片或玻璃等避忌污染的电子部件的、利用超纯水或醇等有机溶剂的清洁洗涤性等观点出发，优选以丙烯酸系聚合物为基础聚合物的丙烯酸系粘合剂。
作为所述丙烯酸系聚合物，可举出例如使用(甲基)丙烯酸烷基酯(例如，甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷基酯、十二烷基酯、十三烷基酯、十四烷基酯、十六烷基酯、十八烷基酯、二十烷基酯等烷基的碳原子数1～30、特别是碳原子数4～18的直链状或支链状的烷基酯等)以及(甲基)丙烯酸环烷基酯(例如，环戊酯、环己酯等)中的一种或两种以上作为单体成分的丙烯酸系聚合物等。需要说明的是，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，本发明的“(甲基)”全部具有同样的含义。
为了改善凝聚力、耐热性等，所述丙烯酸系聚合物可以根据需要而含有能够与上述(甲基)丙烯酸烷基酯或环烷基酯共聚的其他单体成分所对应的单元。作为这样的单体成分，可以列举例如：丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等含羧基单体；马来酸酐、衣康酸酐等酸酐单体；(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基月桂酯、(甲基)丙烯酸-(4-羟甲基环己基)甲酯等含羟基单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；2-羟基乙基丙烯酰基磷酸酯等含磷酸基单体；丙烯酰胺；丙烯腈等。这些可共聚单体成分可以使用一种或两种以上。这些可共聚单体的使用量优选为全部单体成分的40重量％以下。
另外，为了进行交联，所述丙烯酸系聚合物也可以根据需要含有多官能性单体等作为共聚用单体成分。作为这样的多官能性单体，可举出例如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、氨基甲酸酯(甲基)丙烯酸酯等。这些多官能性单体也可以使用一种或者两种以上。从粘合特性等观点出发，多官能性单体的使用量优选为全部单体成分的30重量％以下。
所述丙烯酸系聚合物可以通过将单一单体或者两种以上单体混合物聚合而得到。聚合可以通过溶液聚合、乳液聚合、本体聚合、悬浮聚合等任意方式进行。从防止污染洁净的被粘物等方面考虑，优选低分子量物质的含量小。从该观点出发，丙烯酸系聚合物的数均分子量优选为10万以上，进一步优选20万～300万左右，特别优选30万～100万左右。
另外，为了提高作为基础聚合物的丙烯酸系聚合物等的数均分子量，所述粘合剂中可以适当使用外部交联剂。作为外部交联方法的具体方法，可举出：添加多异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺系交联剂等所谓的交联剂进行反应的方法。在使用外部交联剂的情况下，其使用量可以根据与应交联的基础聚合物的平衡、以及作为粘合剂的使用用途来适当确定。一般而言，相对于所述基础聚合物100重量份，优选配合5重量份左右以下，更优选配合0.1～5重量份。另外，根据需要，除所述成分之外，在粘合剂中还可以使用现有公知的各种增粘剂、抗老化剂等添加剂。
粘合剂层14可以利用辐射线固化型粘合剂形成。辐射线固化型粘合剂可以通过照射紫外线等辐射线使交联度增大，从而容易地使其粘合力下降。
例如，通过与图1所示的芯片接合膜16的晶片粘贴部分16a相符地使射线固化型粘合剂层14固化，可以容易地形成粘合力显著下降的所述部分14a。由于固化而粘合力下降的所述部分14a上粘贴有芯片接合膜16，因此粘合剂层14的所述部分14a与芯片接合膜16的界面具有在拾取时容易剥离的性质。另一方面，未照射辐射线的部分具有充分的粘合力，形成所述部分14b。所述部分14b可以牢固地固定晶片环。
需要说明的是，在以覆盖整个切割片的方式在切割片上层叠芯片接合膜的情况下，可以在芯片接合膜的外周部分固定晶片环。
辐射线固化型粘合剂可以没有特别限制地使用具有碳-碳双键等辐射线固化性官能团、并且显示出粘合性的粘合剂。作为辐射线固化型粘合剂，可例示例如：在所述丙烯酸系粘合剂、橡胶系粘合剂等通常的压敏性粘合剂中配合有辐射线固化性的单体成分、低聚物成分的添加型的辐射线固化型粘合剂。
作为所配合的辐射线固化性的单体成分，可以列举例如：氨基甲酸酯低聚物、氨基甲酸酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯等。另外，辐射线固化性的低聚物成分可举出氨基甲酸酯系、聚醚系、聚酯系、聚碳酸酯系、聚丁二烯系等各种低聚物，其分子量在100～30000左右的范围内是适当的。辐射线固化性的单体成分或低聚物成分的配合量，可以根据所述粘合剂层的种类来适当确定能够使粘合剂层的粘合力下降的量。一般而言，相对于构成粘合剂的丙烯酸系聚合物等基础聚合物100重量份，例如为5～500重量份、优选40～150重量份左右。
另外，作为辐射线固化型粘合剂，除所述说明过的添加型的辐射线固化型粘合剂以外，还可举出：使用在聚合物侧链或者主链中或主链末端具有碳-碳双键的聚合物作为基础聚合物的内在型的辐射线固化型粘合剂。就内在型的辐射线固化型粘合剂而言，其不需要含有或者不大量含有作为低分子成分的低聚物成分等，因此低聚物成分等不会经时地在粘合剂中移动，从而可以形成稳定的层结构的粘合剂层，因此优选。
所述具有碳-碳双键的基础聚合物可以没有特别限制地使用具有碳-碳双键、并且具有粘合性的基础聚合物。作为这样的基础聚合物，优选以丙烯酸系聚合物作为基本骨架的聚合物。作为丙烯酸系聚合物的基本骨架，可举出所述例示的丙烯酸系聚合物。
在所述丙烯酸系聚合物中引入碳-碳双键的方法没有特别限制，可以采用各种方法，但在聚合物侧链上引入碳-碳双键在分子设计方面比较容易。例如可举出下述方法：预先使具有官能团的单体与丙烯酸系聚合物共聚后，使具有能够与该官能团反应的官能团、及碳-碳双键的化合物，在保持碳-碳双键的辐射线固化性的状态下进行缩合或加成反应。
作为这些官能团的组合例，可以列举：羧基与环氧基、羧基与氮丙啶基、羟基与异氰酸酯基等。这些官能团的组合中，从容易追踪反应的观点出发，优选羟基与异氰酸酯基的组合。另外，只要是通过这些官能团的组合而生成所述具有碳-碳双键的丙烯酸系聚合物的组合，则官能团可以在丙烯酸系聚合物和所述化合物中的任意一侧，就所述优选组合而言，优选丙烯酸系聚合物具有羟基、所述化合物具有异氰酸酯基的情形。此时，作为具有碳-碳双键的异氰酸酯化合物，可举出例如甲基丙烯酰异氰酸酯、2-甲基丙烯酰氧乙基异氰酸酯、间异丙烯基-α,α-二甲基苄基异氰酸酯等。另外，作为丙烯酸系聚合物，可以使用将所述例示的含羟基单体、2-羟基乙基乙烯基醚、4-羟基丁基乙烯基醚、二乙二醇单乙烯基醚的醚系化合物等共聚而得到的丙烯酸系聚合物。
所述内在型的辐射线固化型粘合剂，可以单独使用所述具有碳-碳双键的基础聚合物(特别是丙烯酸系聚合物)，也可以在不损害特性的程度下配合所述辐射线固化性的单体成分、低聚物成分。辐射线固化性的低聚物成分等通常相对于基础聚合物100重量份在30重量份的范围内，优选0～10重量份的范围。
所述辐射线固化型粘合剂中，在通过紫外线等而固化的情况下含有光聚合引发剂。作为光聚合引发剂，可举出例如：4-(2-羟基乙氧基)苯基(2-羟基-2-丙基)酮、α-羟基-α,α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮、1-羟基环己基苯基酮等α-酮醇系化合物；甲氧基苯乙酮、2,2’-二甲氧基-2-苯基苯乙酮、2,2’-二乙氧基苯乙酮、2-甲基-1-[4-(甲硫基)苯基]-2-吗啉代丙烷-1-酮等苯乙酮系化合物；苯偶姻乙醚、苯偶姻异丙醚、茴香偶姻甲醚等苯偶姻醚系化合物；苯偶酰二甲基缩酮等缩酮系化合物；2-萘磺酰氯等芳香族磺酰氯系化合物；1-苯酮-1,1-丙二酮-2-(邻乙氧基羰基)肟等光活性肟系化合物；二苯甲酮、苯甲酰基苯甲酸、3,3’-二甲基-4-甲氧基二苯甲酮等二苯甲酮系化合物；噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2,4-二甲基噻吨酮、异丙基噻吨酮、2,4-二氯噻吨酮、2,4-二乙基噻吨酮、2,4-二异丙基噻吨酮等噻吨酮系化合物；樟脑醌；卤代酮；酰基氧化膦；酰基膦酸酯等。相对于构成粘合剂的丙烯酸系聚合物等基础聚合物100重量份，光聚合引发剂的配合量例如为0.05重量份～20重量份左右。
另外，作为辐射线固化型粘合剂，可举出例如日本特开昭60-196956号公报中公开的橡胶系粘合剂、丙烯酸系粘合剂等，所述橡胶系粘合剂、丙烯酸系粘合剂等包含：具有两个以上不饱和键的加聚性化合物、具有环氧基的烷氧基硅烷等光聚合性化合物；和羰基化合物、有机硫化合物、过氧化物、胺、鎓盐系化合物等光聚合引发剂。
辐射线固化型的粘合剂层14中，可以根据需要含有通过辐射线照射而着色的化合物。通过在粘合剂层14中含有通过辐射线照射而着色的化合物，可以仅使被辐射线照射后的部分着色。即，可以将图1所示的与晶片粘贴部分16a对应的部分14a着色。由此，可以通过目视直接判断粘合剂层14是否被照射了辐射线，可以容易识别晶片粘贴部分16a，工件的粘贴也容易。另外，在利用光传感器等检测半导体芯片时，其检测精度高，从而在半导体芯片的拾取时不产生误操作。
通过照射辐射线而着色的化合物，为在照射辐射线前无色或浅色、但是通过照射辐射线而有色的化合物。作为所述化合物的优选具体例，可以列举隐色染料(ロイコ染料)。作为隐色染料，可以优选使用惯用的三苯基甲烷类、荧烷类、吩噻嗪类、金胺类、螺吡喃类隐色染料。具体地可以列举：3-[N-(对甲苯基氨基)]-7-苯胺基荧烷、3-[N-(对甲苯基)-N-甲基氨基]-7-苯胺基荧烷、3-[N-(对甲苯基)-N-乙基氨基]-7-苯胺基荧烷、3-二乙氨基-6-甲基-7-苯胺基荧烷、结晶紫内酯、4,4’,4”-三(二甲氨基)三苯基甲醇、4,4’,4”-三(二甲氨基)三苯基甲烷等。
作为优选与这些隐色染料一起使用的显色剂，可以列举一直以来使用的酚醛树脂的预聚物、芳香族羧酸衍生物、活性白土等电子受体，另外，在要使色调变化时，可以将各种发色剂组合使用。
这样的通过照射辐射线而着色的化合物，可以先溶解于有机溶剂等中后再包含到辐射线固化型粘合剂中，另外，也可以以细粉末形式包含在该粘合剂中。该化合物的使用比例期望在粘合剂层14中为10重量％以下，优选0.01～10重量％，更优选0.5～5重量％。若该化合物的比例超过10重量％，则照射到粘合剂层14的辐射线被该化合物过度吸收，因此粘合剂层14的所述部分14a的固化不充分，有时粘合力下降不充分。另一方面，为了充分地着色，优选使该化合物的比例为0.01重量％以上。
在由辐射线固化型粘合剂形成粘合剂层14的情况下，可以以粘合剂层14中所述部分14a的粘合力<其他部分14b的粘合力的方式对粘合剂层14的一部分进行辐射线照射。
作为在粘合剂层14形成所述部分14a的方法，可举出：在基材12上形成辐射线固化型粘合剂层14后，对所述部分14a局部地照射辐射线使其固化的方法。局部的辐射线照射可以通过形成有与芯片接合膜16晶片粘贴部分16a以外的部分对应的图案的光掩模来进行。另外，可举出点状照射紫外线进行固化的方法等。辐射线固化型的粘合剂层14的形成可以通过将设置在隔片上的辐射线固化型的粘合剂层转印到基材12上来进行。局部的辐射线固化也可以对设置在隔片上的辐射线固化型的粘合剂层14进行。
另外，通过辐射线固化型粘合剂形成粘合剂层14的情况下，可以使用对基材12的至少单面的、与晶片粘贴部分16a对应的部分以外的部分的全部或局部进行遮光的基材，并在该基材上形成辐射线固化型粘合剂层14后进行辐射线照射，使与晶片粘贴部分16a对应的部分固化，从而形成粘合力下降的所述部分14a。作为遮光材料，可以通过印刷或蒸镀等在支撑薄膜上制作能够成为光掩模的材料。通过所述制造方法，可以有效地制造带有切割片的芯片接合膜10。
需要说明的是，进行辐射线照射时因氧产生固化障碍的情况下，优选利用任意方法从辐射线固化型粘合剂层14的表面隔绝氧(空气)。作为隔绝氧的方法，可举出例如：用隔片将粘合剂层14的表面覆盖的方法或者在氮气氛围中进行紫外线等辐射线的照射的方法等。
粘合剂层14的厚度没有特别限定，但从兼具防止芯片切割面的缺损、芯片接合膜16的固定保持等方面考虑，优选为1μm～50μm左右。更优选2μm～30μm、进一步优选5μm～25μm。
带有切割片的芯片接合膜10中，在测定温度0℃、拉伸速度300mm/分钟、T型剥离试验的条件下从所述切割片11剥离所述芯片接合膜16时的剥离力优选为0.01N/20mm以上且2N/20mm以下，更优选为0.02N/20mm以上且1.5N/20mm以下，进一步优选为0.03N/20mm以上且1.0N/20mm以下。若所述剥离力为0.01N/20mm以上，则在低温状态下运送时，能够进一步抑制切割片11与芯片接合膜16剥离。另外，所述剥离力为2N/20mm以下时，在拾取时能够适合地进行剥离。
带有切割片的芯片接合膜10中，在测定温度0℃、拉伸速度300mm/分钟、T型剥离试验的条件下从所述切割片11剥离所述芯片接合膜16时的剥离力在0℃下放置72小时前后的变化率优选为-75％～75％的范围，更优选为-50％～50％的范围，进一步优选为-40％～40％的范围。所述变化率为-75％～75％的范围时，可以说在0℃下保存时膜特性的变化少。因此，能够实现长期保存。
带有切割片的芯片接合膜10的芯片接合膜16优选由隔片保护(未图示)。隔片具有在供给实际应用之前作为保护芯片接合膜16的保护材料的功能。另外，隔片还可以作为向粘合剂层14转印芯片接合膜16时的支撑基材使用。隔片在向带有切割片的芯片接合膜10的芯片接合膜16上粘贴工件(半导体晶片)时剥离。作为隔片，可以使用聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯，也可以使用由含氟剥离剂、长链烷基丙烯酸酯类剥离剂等剥离剂进行了表面涂敷的塑料膜或纸等。
本实施方式所涉及的带有切割片的芯片接合膜10例如如下所述地进行制作。
首先，基材12可以通过现有公知的成膜方法成膜。作为该成膜方法，可以例示例如：压延成膜法、有机溶剂中的浇铸法、密闭体系中的吹塑挤出法、T形模头挤出法、共挤出法、干式层压法等。
然后，通过在基材12上涂敷粘合剂组合物溶液形成涂膜后，将该涂膜在预定条件下进行干燥(根据需要进行加热交联)，形成粘合剂层14。作为涂敷方法，没有特别限制，可举出例如：辊涂、丝网涂敷、凹版涂敷等。另外，作为干燥条件，可以为例如在干燥温度80℃～150℃、干燥时间0.5分钟～5分钟的范围内进行。另外，也可以在隔片上涂敷粘合剂组合物形成涂膜后，在所述干燥条件下使涂膜干燥而形成粘合剂层14。之后，将粘合剂层14与隔片一起粘贴到基材12上。由此，制作切割片11。
芯片接合膜16例如如下所述制作。
首先，制作作为芯片接合膜16的形成材料的胶粘剂组合物溶液。该胶粘剂组合物溶液如前所述配合有所述树脂、其他根据需要的各种添加剂等。
然后，将胶粘剂组合物溶液涂布到基材隔片上达到预定的厚度而形成涂膜，然后在预定条件下使该涂膜干燥，形成芯片接合膜16。作为涂布方法，没有特别限制，可举出例如：辊涂、丝网涂敷、凹版涂敷等。另外，作为干燥条件，可以为例如在干燥温度70℃～160℃、干燥时间1分钟～5分钟的范围内进行。另外，也可以在隔片上涂布粘合剂组合物溶液形成涂膜后，在所述干燥条件下使涂膜干燥而形成芯片接合膜16。之后，将胶粘剂层与隔片一起粘贴到基材隔片上。
接着，从切割片11和芯片接合膜16上分别剥离隔片，以胶粘剂层14与芯片接合膜16成为贴合面的方式将两者贴合。贴合可以通过例如压接来进行。此时，层压温度没有特别限制，例如优选30℃～50℃，更优选35℃～45℃。另外，线压没有特别限制，例如优选0.1kgf/cm～20kgf/cm，更优选1kgf/cm～10kgf/cm。由此，可得到带有切割片的芯片接合膜10。
(半导体装置的制造方法)
然后，对半导体装置的制造方法进行说明。
以下，对使用了带有切割片的芯片接合膜10的半导体装置的制造方法进行说明。
本实施方式所涉及的半导体装置的制造方法包括：
准备工序，准备所述的带有切割片的芯片接合膜；
贴合工序，将所述带有切割片的芯片接合膜的芯片接合膜与半导体晶片的背面贴合；
切割工序，将所述半导体晶片与所述芯片接合膜一起切割，形成芯片状的半导体芯片；
拾取工序，将所述半导体芯片与所述芯片接合膜一起从所述带有切割片的芯片接合膜拾取；和
芯片接合工序，通过所述芯片接合膜在被粘物上芯片接合所述半导体芯片。
本实施方式所涉及的半导体装置的制造方法中，首先，准备带有切割片的芯片接合膜10(准备工序)。对于带有切割片的芯片接合膜10而言，将任意设置在芯片接合膜16上的隔片适当剥离后，如下所述地使用。以下，参照图1及图2，以使用带有切割片的芯片接合膜10的情况为例进行说明。
首先，将半导体晶片4压接在带有切割片的芯片接合膜10中的芯片接合膜16的半导体晶片粘贴部分16a上，使其粘接保持而固定(粘贴工序)。本工序在用压接辊等挤压手段挤压的同时进行。安装时的粘贴温度没有特别限制，例如优选在40～90℃的范围内。
然后，进行半导体晶片4的切割(切割工序)。由此，将半导体晶片4切割为预定的尺寸而单片化，制造半导体芯片5。切割的方法没有特别限制，例如从半导体晶片4的电路面一侧按照常规方法来进行。另外，本工序中，例如可以采用切入至带有切割片的芯片接合膜10处的、称为全切的切割方式等。本工序中使用的切割装置没有特别限制，可以使用现有公知的切割装置。另外，由于半导体晶片4通过带有切割片的芯片接合膜10粘接固定，因此可以抑制芯片缺损或芯片飞散，同时也可以抑制半导体晶片4的破损。
然后，为了将粘接固定在带有切割片的芯片接合膜10的半导体芯片5剥离，进行半导体芯片5的拾取(拾取工序)。拾取方法没有特别限制，可以使用现有公知的各种方法。例如，可举出用针从带有切割片的芯片接合膜10一侧将各个半导体芯片5上推，通过拾取装置拾取被上推的半导体芯片5的方法等。
作为拾取条件，从防止碎片的观点出发，优选使针上推速度为5～100mm/秒，更优选5～10mm/秒。
在此，粘合剂层14为辐射线固化型时，拾取在对该粘合剂层14照射辐射线后进行。由此，粘合剂层14对芯片接合膜16的粘合力降低，半导体芯片5的剥离变得容易。结果，可以在不损伤半导体芯片5的情况下进行拾取。辐射线照射时的照射强度、照射时间等条件没有特别限制，可以根据需要适当设定。另外，作为用于辐射线照射的光源，可以使用公知的光源。需要说明的是，预先对粘合剂层照射辐射线使其固化，并将该固化后的粘合剂层与芯片接合膜贴合的情况下，不需要此处的辐射线照射。
然后，拾取的半导体芯片5通过芯片接合膜16粘接固定到被粘物6上(芯片接合工序)。作为被粘物6，可举出引线框、TAB膜、基板或另外制作的半导体芯片等。被粘物6例如可以为容易变形的变形型被粘物，也可以为不易变形的非变形型被粘物(半导体晶片等)。
作为所述基板，可以使用现有公知的基板。另外，作为所述引线框，可以使用Cu引线框、42合金引线框等金属引线框、或者由玻璃环氧、BT(双马来酰亚胺-三嗪)、聚酰亚胺等制成的有机基板。但是，本发明不限于这些，也包括在安装半导体元件并与半导体元件电连接后可以使用的电路板。
然后，通过加热芯片接合膜16而形成交联结构，将半导体芯片5粘接固定于被粘物6，使耐热强度提高(交联形成工序)。可以在80～200℃、优选100～175℃、更优选120～160℃的加热温度下进行。另外，可以在0.1～24小时、优选0.1～3小时、更优选0.2～1小时的加热时间下进行。另外，交联形成可以在加压条件下进行。作为加压条件，优选1～20kg/cm2的范围内，更优选3～15kg/cm2的范围内。加压下的交联形成例如可以在填充有不活泼气体的腔室内进行。需要说明的是，通过芯片接合膜16将半导体芯片5粘接固定于基板等而得到的物体可以供于回流焊工序。
关于热处理后的芯片接合膜16的剪切粘接力，相对于被粘物6，优选为0.2MPa以上，更优选0.2～10MPa。若芯片接合膜16的剪切粘接力为至少0.2MPa以上，则在丝焊工序时，不会由于该工序中的超声波振动、加热而使芯片接合膜16与半导体芯片5或被粘物6的粘接面产生剪切变形。即，半导体芯片不会因丝焊时的超声波振动而移动，由此可防止丝焊成功率降低。
然后，如图2所示，根据需要用焊线7将被粘物6的端子部(内部引线)的前端与半导体芯片5上的电极焊盘(未图示)电连接(丝焊工序)。作为所述焊线7，可以使用例如金线、铝线或铜线等。进行丝焊时的温度为80℃～250℃，优选80℃～220℃的范围内。另外，其加热时间为几秒～几分钟。接线在加热至所述温度范围内的状态下，通过组合使用超声波的振动能与加压的压接能来进行。本工序也可以在不进行芯片接合膜16的交联形成的情况下实行。
然后，如图2所示，根据需要，利用密封树脂8将半导体芯片5密封(密封工序)。本工序是为了保护搭载在被粘物6上的半导体芯片5和焊线7等而进行的。本工序通过用模具将密封用树脂成形来进行。作为密封树脂8，例如使用环氧树脂。树脂密封时的加热温度通常在175℃下进行60秒～90秒，但是，本发明不限于此，例如也可以在165℃～185℃下进行几分钟固化。由此，使密封树脂8固化，并且通过芯片接合膜16将半导体芯片5与被粘物6固着。即，本发明中，即使在不进行后述的后固化工序的情况下，在本工序中也可以通过芯片接合膜16进行固着，从而可以有助于减少制造工序数以及缩短半导体装置的制造时间。另外，本密封工序中，也可以采用在片状的密封用片中埋入半导体芯片5的方法(例如，参照日本特开2013-7028号公报)。
然后，根据需要进行加热，将在所述密封工序中固化不充分的密封树脂8进行完全固化(后固化工序)。即使在密封工序中芯片接合膜16没有进行完全的交联形成的情况下，在本工序中芯片接合膜16也可以与密封树脂8一起进行完全的交联形成。本工序中的加热温度根据密封树脂的种类的不同而不同，例如在165℃～185℃的范围内，加热时间为0.5小时～8小时左右。
需要说明的是，本实施方式所涉及的半导体装置的制造方法中，也可以在基于芯片接合工序的临时固着之后，不经过基于芯片接合膜16的加热处理的交联形成工序而进行丝焊，然后利用密封树脂8将半导体芯片5密封，使该密封树脂8固化(后固化)。此时，关于芯片接合膜16的临时固着时的剪切粘接力，相对于被粘物6优选为0.2MPa以上，更优选0.2～10MPa。若芯片接合膜16的临时固着时的剪切粘接力为至少0.2MPa以上，则即使在不经过加热工序的情况下进行丝焊工序，也不会由于该工序中的超声波振动、加热而使芯片接合膜16与半导体芯片5或被粘物6的粘接面产生剪切变形。即，半导体芯片不会因丝焊时的超声波振动而移动，由此可防止丝焊成功率降低。需要说明的是，临时固着是指，为了在以后的工序中不产生障碍，以不达到使芯片接合膜的交联反应完全进行的状态的程度加热该芯片接合膜而固定半导体芯片5的状态。需要说明的是，在不经过基于芯片接合膜的加热处理的交联形成工序的情况下进行丝焊时，上述后固化的工序相当于本说明书中的交联形成工序。
需要说明的是，对于本发明的带有切割片的芯片接合膜而言，也适合用于将多个半导体芯片层叠进行三维安装的情况。此时，半导体芯片间可以层叠芯片接合膜和隔离件，也可以在半导体芯片间不层叠隔离件而仅层叠芯片接合膜，可以根据制造条件、用途等进行适当变更。
实施例
以下，例示性地详细说明本发明优选的实施例。但是，该实施例中记载的材料、配合量等只要没有特别限定性的记载，就不将本发明的要旨仅限定在该范围内。需要说明的是，以下中，份是指重量份。
<芯片接合膜的制作>
(实施例1)
在甲乙酮中溶解下述(a)～(b)，得到浓度23重量％的胶粘剂组合物溶液。
(a)以丙烯酸乙酯、丙烯酸丁酯及丙烯腈为主单体的丙烯酸酯共聚物(长濑化成(株)公司制，商品名：SG-708-6，各主单体的含量：丙烯酸乙酯51重量％，丙烯酸丁酯26重量％，丙烯腈19重量％)
97份
(b)填料(Admatechs公司制，制品名：SO-E1，平均粒径：0.25μm)
100份
将该胶粘剂组合物溶液涂布到硅酮脱模处理后的厚度为38μm的聚对苯二甲酸乙二醇酯膜形成的脱模处理膜(剥离衬垫)上后，在130℃下干燥2分钟。由此，制作厚度20μm的芯片接合膜A。
(实施例2)
在甲乙酮中溶解下述(a)～(b)，得到浓度23重量％的胶粘剂组合物溶液。
(a)以丙烯酸乙酯、丙烯酸丁酯及丙烯腈为主单体的丙烯酸酯共聚物(长濑化成(株)公司制，商品名：SG-708-6，各主单体的含量：丙烯酸乙酯51重量％，丙烯酸丁酯26重量％，丙烯腈19重量％)
83份
(b)热交联剂(液状环氧树脂(软化点：0℃以下)，三菱化学公司制，制品名：JER828)
12份
将该胶粘剂组合物溶液涂布到硅酮脱模处理后的厚度为38μm的聚对苯二甲酸乙二醇酯膜形成的脱模处理膜(剥离衬垫)上后，在130℃下干燥2分钟。由此，制作厚度20μm的芯片接合膜B。
(实施例3)
在甲乙酮中溶解下述(a)～(b)，得到浓度23重量％的胶粘剂组合物溶液。
(a)以丙烯酸乙酯、丙烯酸丁酯及丙烯腈为主单体的丙烯酸酯共聚物(长濑化成(株)公司制，商品名：SG-P3，各主单体的含量：丙烯酸乙酯30重量％，丙烯酸丁酯39重量％，丙烯腈28重量％)
90份
(b)热交联剂(液状酚醛树脂(软化点：0℃以下)，明和化成公司制，制品名：MEH-8000H)
5份
将该胶粘剂组合物溶液涂布到硅酮脱模处理后的厚度为38μm的聚对苯二甲酸乙二醇酯膜形成的脱模处理膜(剥离衬垫)上后，在130℃下干燥2分钟。由此，制作厚度20μm的芯片接合膜C。
(比较例1)
在甲乙酮中溶解下述(a)～(c)，得到浓度23重量％的胶粘剂组合物溶液。
(a)以丙烯酸乙酯、丙烯酸丁酯及丙烯腈为主单体的丙烯酸酯共聚物(长濑化成(株)公司制，商品名：SG-708-6，各主单体的含量：丙烯酸乙酯51重量％，丙烯酸丁酯26重量％，丙烯腈19重量％)
80份
(b)常温(23℃)下为固形的环氧树脂(DIC公司制，制品名：HP-7200L)
80份
(c)填料(Admatechs公司制，制品名：SO-E1，平均粒径：0.25μm)
300份
将该胶粘剂组合物溶液涂布到硅酮脱模处理后的厚度为38μm的聚对苯二甲酸乙二醇酯膜形成的脱模处理膜(剥离衬垫)上后，在130℃下干燥2分钟。由此，制作厚度20μm的芯片接合膜D。
(比较例2)
在甲乙酮中溶解下述(a)～(b)，得到浓度23重量％的胶粘剂组合物溶液。
(a)以丙烯酸丁酯及丙烯腈为主单体的丙烯酸酯共聚物(长濑化成(株)公司制，商品名：SG-28GM，各主单体的含量：丙烯酸丁酯86重量％，丙烯腈7重量％)
90份
(b)常温(23℃)下为固形的酚醛树脂(明和化成公司制，制品名：MEH-7500)
5份
将该胶粘剂组合物溶液涂布到硅酮脱模处理后的厚度为38μm的聚对苯二甲酸乙二醇酯膜形成的脱模处理膜(剥离衬垫)上后，在130℃下干燥2分钟。由此，制作厚度20μm的芯片接合膜E。
(芯片接合膜在0℃下的损失弹性模量的测定)
测定实施例及比较例所涉及的芯片接合膜在0℃下的损失弹性模量。具体地，对于实施例、比较例的芯片接合膜，分别层叠至厚度200μm，得到宽度10mm、长度40mm的测定样品。然后，使用动态粘弹性测定装置(RSA(III)，Rheometrics科技公司制)，在卡盘间距22.5mm、频率1Hz、升温速度10℃/分钟的条件下测定-20～300℃下的损失弹性模量，使用此时的0℃下的损失弹性模量。
(芯片接合膜在0℃下的拉伸断裂伸长率的测定)
测定实施例及比较例所涉及的芯片接合膜在0℃下的拉伸断裂伸长率。具体地，对于实施例、比较例的芯片接合膜，层叠至厚度200μm，分别进行切割使得成为初始长度40mm、宽度10mm的短条状的测定片。然后，使用万能拉力试验机(オートグラフ，岛津制作所公司制)在拉伸速度50mm/分钟，卡盘间距10mm的条件下，测定0℃下的拉伸断裂伸长率。结果如表1所示。
<切割片>
实施例1～3及比较例1～2所涉及的切割片A(实施例1～3及比较例1～2中共通)如下所述地准备。
在具备冷凝管、氮导入管、温度计及搅拌装置的反应容器中，加入丙烯酸2-乙基己酯(2EHA)70份、丙烯酸2-羟基乙酯(HEA)25份、过酸化苯甲酰0.2份及甲苯60份，在氮气流中在61℃聚合处理6小时，得到丙烯酸系聚合物A。
在该丙烯酸系聚合物A中加入2-甲基丙烯酰氧基乙基异氰酸酯(MOI)8份，在空气气流中在50℃进行48小时加成反应处理，得到丙烯酸系聚合物A’。
然后，相对于丙烯酸系聚合物A’100份加入异氰酸酯系交联剂(商品名“Coronate L”，日本聚氨酯(株)制)1份及光聚合引发剂(商品名「Irgacure 651」，汽巴精化公司制)4份，制作粘合剂溶液。
将所述中制备的粘合剂溶液涂布到PET剥离衬垫的实施了硅酮处理的面上，在120℃下加热交联2分钟，形成厚度30μm的粘合剂层前体。然后，准备具有聚丙烯层(厚度40μm)和聚乙烯层(厚度40μm)的2层构造的厚度80μm的基材膜，在该粘合剂前体表面以聚丙烯层为贴合面的方式贴合基材膜。之后，在50℃保存24小时。仅对粘合剂层前体的与半导体晶片粘贴部分(直径200mm)相当的部分(直径220mm)照射500mJ紫外线，形成粘合剂层。由此，得到切割片A。
需要说明的是，基材的宽度为390mm、长度为200000mm。另外，紫外线以各圆形照射间的中心间距为380mm的方式进行照射。
(切割片在0℃下的损失弹性模量的测定)
测定实施例及比较例所涉及的切割片在0℃下的损失弹性模量。具体地，对于实施例、比较例的切割片，分别层叠至厚度200μm，得到宽度10mm、长度40mm的测定样品。然后，使用动态粘弹性测定装置(RSA(III)，Rheometrics科技公司制)，在卡盘间距22.5mm、频率1Hz、升温速度10℃/分钟的条件下测定在-20～300℃下的损失弹性模量，使用此时在0℃下的损失弹性模量。
<带有切割片的芯片接合膜的制作>
(实施例1)
芯片接合膜A以直径330mm冲裁300片，间隔50mm将所得物在长的切割片A上贴合1列。由此，得到实施例1所涉及的带有切割片的芯片接合膜A。贴合条件为40℃、10mm/秒、线压30kgf/cm。
(实施例2)
芯片接合膜B以直径330mm冲裁300片，间隔50mm将所得物在长的切割片A上贴合1列。由此，得到实施例1所涉及的带有切割片的芯片接合膜A。贴合条件为40℃、10mm/秒、线压30kgf/cm。
(实施例3)
芯片接合膜C以直径330mm冲裁300片，间隔50mm将所得物在长的切割片A上贴合1列。由此，得到实施例1所涉及的带有切割片的芯片接合膜A。贴合条件为40℃、10mm/秒、线压30kgf/cm。
(比较例1)
芯片接合膜D以直径330mm冲裁300片，间隔50mm将所得物在长的切割片A上贴合1列。由此，得到实施例1所涉及的带有切割片的芯片接合膜A。贴合条件为40℃、10mm/秒、线压30kgf/cm。
(比较例2)
芯片接合膜E以直径330mm冲裁300片，间隔50mm将所得物在长的切割片A上贴合1列。由此，得到实施例1所涉及的带有切割片的芯片接合膜A。贴合条件为40℃、10mm/秒、线压30kgf/cm。
(从切割片剥离芯片接合膜时的剥离力的测定)
使用拉伸试验机((株)岛津制作所制，商品名「AGS-J」)，在测定温度0℃、拉伸速度300mm/分钟、T型剥离试验的条件下从切割片剥离芯片接合膜，测定此时的剥离力。此时，作为芯片接合膜的加衬胶带，使用了日东电工制的BT-315。结果如表1所示。
另外，在0℃下放置72小时后进行同样的试验，求出在0℃下放置72小时前后的变化率。结果如表1所示。
需要说明的是，所述变化率由下述式求出。
[(放置后的剥离力)-(放置前的剥离力)]/(放置前的剥离力)×100(％)
(冷藏保存后的外观评价)
将制成的带有切割片的芯片接合膜卷绕为直径5cm的卷芯。此时施加于带有切割片的芯片接合膜的卷绕张力为12N/m。之后，在0℃的冷暗处保存72小时后，在23℃的冷暗处保存72小时。再次在0℃的冷暗处保存72小时后，在23℃的冷暗处取出带有切割片的芯片接合膜，目视确认芯片接合膜是否产生了裂纹、伤痕。另外，确认切割片与芯片接合膜是否产生了剥离。
芯片接合膜未产生裂纹、伤痕、并且切割片与芯片接合膜未产生剥离的情况评价为〇，芯片接合膜产生裂纹、伤痕、或者切割片与芯片接合膜产生剥离的情况评价为×。结果如表1所示。
【表1】

Claims (10)

1.一种带有切割片的芯片接合膜，其为在切割片上设置有芯片接合膜的带有切割片的芯片接合膜，其特征在于，
所述芯片接合膜在0℃下的损失弹性模量为20MPa以上且500MPa以下。
2.如权利要求1所述的带有切割片的芯片接合膜，其特征在于，
所述切割片在0℃下的损失弹性模量为10MPa以上且500MPa以下。
3.如权利要求1所述的带有切割片的芯片接合膜，其特征在于，
在测定温度0℃、拉伸速度300mm/分钟、T型剥离试验的条件下从所述切割片剥离所述芯片接合膜时的剥离力为0.01N/20mm以上且2N/20mm以下。
4.如权利要求1所述的带有切割片的芯片接合膜，其特征在于，
在测定温度0℃、拉伸速度300mm/分钟、T型剥离试验的条件下从所述切割片剥离所述芯片接合膜时的剥离力在0℃下放置72小时前后的变化率在-75％～75％的范围。
5.如权利要求1所述的带有切割片的芯片接合膜，其特征在于，
所述芯片接合膜在0℃下的拉伸断裂伸长率为10％以上且500％以下。
6.如权利要求1所述的带有切割片的芯片接合膜，其特征在于，
相对于全部有机树脂成分，所述芯片接合膜含有85重量％以上的丙烯酸系共聚物。
7.如权利要求1所述的带有切割片的芯片接合膜，其特征在于，
所述芯片接合膜含有丙烯酸系共聚物，
所述丙烯酸系共聚物通过将含有丙烯酸丁酯及丙烯腈的单体原料聚合而得到，并且具有环氧基或羧基作为官能团。
8.如权利要求1所述的带有切割片的芯片接合膜，其特征在于，
所述芯片接合膜含有软化点为0℃以下的热交联剂。
9.一种半导体装置，其特征在于，
使用权利要求1～8中任一项所述的带有切割片的芯片接合膜而制造。
10.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备权利要求1～8中任一项所述的带有切割片的芯片接合膜；
贴合工序，将所述带有切割片的芯片接合膜的芯片接合膜与半导体晶片的背面贴合；
切割工序，将所述半导体晶片与所述芯片接合膜一起切割，形成芯片状的半导体芯片；
拾取工序，将所述半导体芯片与所述芯片接合膜一起从所述带有切割片的芯片接合膜拾取；和
芯片接合工序，通过所述芯片接合膜在被粘物上芯片接合所述半导体芯片。
CN201510145546.0A 2014-03-31 2015-03-30 带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法 Active CN104946149B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-072175 2014-03-31
JP2014072175A JP6073263B2 (ja) 2014-03-31 2014-03-31 ダイシングシート付きダイボンドフィルム、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104946149A true CN104946149A (zh) 2015-09-30
CN104946149B CN104946149B (zh) 2020-12-01

Family

ID=54161228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510145546.0A Active CN104946149B (zh) 2014-03-31 2015-03-30 带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP6073263B2 (zh)
KR (1) KR102326099B1 (zh)
CN (1) CN104946149B (zh)
TW (1) TWI643269B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309039A (zh) * 2017-07-28 2019-02-05 日东电工株式会社 芯片接合薄膜、切割芯片接合薄膜以及半导体装置制造方法
CN109863428A (zh) * 2016-12-28 2019-06-07 日本瑞翁株式会社 光学膜的制造方法、偏振片及显示装置
CN113348533A (zh) * 2019-05-10 2021-09-03 昭和电工材料株式会社 拾取性的评价方法、切晶粘晶一体型膜、切晶粘晶一体型膜的评价方法及分选方法、以及半导体装置的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6791701B2 (ja) * 2016-09-28 2020-11-25 日東電工株式会社 ダイシングダイボンディングテープおよび半導体装置の製造方法
CN109037124B (zh) * 2018-09-30 2023-10-20 汕头大学 一种大尺寸超薄芯片阶段化高速剥离装置及其方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
CN117321744A (zh) * 2021-06-16 2023-12-29 日东电工株式会社 导电性片材和切割芯片接合薄膜

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100867A (ja) * 1998-09-18 2000-04-07 Lintec Corp 半導体素子を実装した回路基板および導電性粘弾性体
JP2006245352A (ja) * 2005-03-04 2006-09-14 Nitta Ind Corp ウエハのダイシング用テープ、半導体チップのピックアップ方法
CN102222633A (zh) * 2010-04-16 2011-10-19 日东电工株式会社 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法
US20130183520A1 (en) * 2010-12-01 2013-07-18 Dexerials Corporation Heat-curing resin composition, heat-curing adhesive sheet, and method for producing heat-curing adhesive sheet
WO2014021450A1 (ja) * 2012-08-02 2014-02-06 リンテック株式会社 フィルム状接着剤、半導体接合用接着シート、および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05179211A (ja) 1991-12-30 1993-07-20 Nitto Denko Corp ダイシング・ダイボンドフイルム
JP4780828B2 (ja) * 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
JP2010129700A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP2010262973A (ja) * 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置
JP5398083B2 (ja) * 2011-03-11 2014-01-29 日東電工株式会社 ダイボンドフィルム及びその用途
JP5976326B2 (ja) * 2012-01-25 2016-08-23 日東電工株式会社 半導体装置の製造方法、及び、当該半導体装置の製造方法に用いられる接着フィルム
JP6128970B2 (ja) * 2012-08-13 2017-05-17 東京応化工業株式会社 接着剤組成物、接着フィルム、貼付方法、および処理方法
JP6264126B2 (ja) * 2014-03-20 2018-01-24 日立化成株式会社 ウエハ加工用テープ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100867A (ja) * 1998-09-18 2000-04-07 Lintec Corp 半導体素子を実装した回路基板および導電性粘弾性体
JP2006245352A (ja) * 2005-03-04 2006-09-14 Nitta Ind Corp ウエハのダイシング用テープ、半導体チップのピックアップ方法
CN102222633A (zh) * 2010-04-16 2011-10-19 日东电工株式会社 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法
US20130183520A1 (en) * 2010-12-01 2013-07-18 Dexerials Corporation Heat-curing resin composition, heat-curing adhesive sheet, and method for producing heat-curing adhesive sheet
WO2014021450A1 (ja) * 2012-08-02 2014-02-06 リンテック株式会社 フィルム状接着剤、半導体接合用接着シート、および半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAIKI，N，ET.AL: ""Ultraviolet/Heat Dual-curable film adhesives with pendant0caryloyl-functional-group-modified epoxy resin"", 《JOURNAL OF APPLIED POLYMER SCIENCE》 *
李世荣等: ""丙烯酸型光敏酚醛环氧树脂合成条件的优化"", 《现代化工》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109863428A (zh) * 2016-12-28 2019-06-07 日本瑞翁株式会社 光学膜的制造方法、偏振片及显示装置
CN109863428B (zh) * 2016-12-28 2021-07-30 日本瑞翁株式会社 光学膜的制造方法、偏振片及显示装置
CN109309039A (zh) * 2017-07-28 2019-02-05 日东电工株式会社 芯片接合薄膜、切割芯片接合薄膜以及半导体装置制造方法
CN109309039B (zh) * 2017-07-28 2023-09-08 日东电工株式会社 芯片接合薄膜、切割芯片接合薄膜以及半导体装置制造方法
CN113348533A (zh) * 2019-05-10 2021-09-03 昭和电工材料株式会社 拾取性的评价方法、切晶粘晶一体型膜、切晶粘晶一体型膜的评价方法及分选方法、以及半导体装置的制造方法
CN113348533B (zh) * 2019-05-10 2022-06-03 昭和电工材料株式会社 拾取性的评价方法、切晶粘晶一体型膜及其评价方法及分选方法、半导体装置的制造方法

Also Published As

Publication number Publication date
TWI643269B (zh) 2018-12-01
CN104946149B (zh) 2020-12-01
KR102326099B1 (ko) 2021-11-12
KR20150113853A (ko) 2015-10-08
TW201608649A (zh) 2016-03-01
JP2015195266A (ja) 2015-11-05
JP6073263B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
KR102493750B1 (ko) 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
CN102399505B (zh) 切割/芯片接合薄膜
KR102397666B1 (ko) 다이 본드 필름, 다이싱 시트 부착 다이 본드 필름, 반도체 장치 및 반도체 장치의 제조 방법
CN104946149A (zh) 带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
KR101038626B1 (ko) 반도체 장치용 필름
CN102010677B (zh) 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置
TWI521578B (zh) 切晶黏晶膜
KR101144415B1 (ko) 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법
KR101183730B1 (ko) 반도체 장치용 필름 및 반도체 장치
CN104946150A (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
JP4976481B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP4927187B2 (ja) ダイシング・ダイボンドフィルム
CN102190977A (zh) 切割/芯片接合薄膜
JP2012222002A (ja) ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
CN104212375A (zh) 粘接片、及切割/芯片接合薄膜
CN104946146A (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
CN104342047A (zh) 带有切割胶带的芯片接合薄膜以及半导体装置的制造方法
CN102911616B (zh) 芯片接合薄膜、切割/芯片接合薄膜及半导体装置
JP2015008307A (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
KR101168561B1 (ko) 반도체 장치용 필름의 제조 방법
TW202045660A (zh) 切晶帶、及附接著膜之切晶帶
CN104040697B (zh) 半导体装置的制造方法以及用于该半导体装置的制造方法的胶粘薄膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant