CN104882165B - Flash芯片及flash芯片的擦除方法 - Google Patents

Abstract

本发明涉及存储器技术领域，尤其涉及一种FLASH芯片及FLASH芯片的擦除方法。所述FLASH芯片，包括：存储阵列，存储阵列包括m个子存储阵列和冗余单元区域；m个子存储阵列形成于同一阱区；冗余单元区域形成于相邻两个子存储阵列之间；擦除时冗余单元区域中存储单元的漏极悬空；m个子字线驱动电路，m个子字线驱动电路分别连接于m个子存储阵列；每一子字线驱动电路对与其相连接的子存储阵列提供驱动信号；位线选择电路，位线选择电路提供多根位线，连接于存储阵列每列中子存储阵列存储单元的漏极，用于选择子存储阵列中存储单元。本发明实施例提供的FLASH芯片提高了擦除性能，减少了FLASH芯片的擦除时间，进而提升了擦除效率。

Description

FLASH芯片及FLASH芯片的擦除方法

技术领域

本发明涉及存储器技术领域，尤其涉及一种FLASH芯片及应用此FLASH芯片的擦除方法。

背景技术

现有技术中闪存（Flash Memory）擦除时，预擦除区域中存储单元所在阱区及预擦除存储单元的源极（S）施加正高压，控制栅极（CG）施加负高压，并悬空漏极（D）；以此，所施加的正高压和负高压在存储单元的浮动栅极（FG）和源极之间形成电压差，产生隧道效应，使得浮动栅极中电荷流向源极，进而改变存储单元的阈值电压，实现对预擦除存储单元的擦除。同时，在擦除时，同一阱区中的非擦除区域的存储单元，源极也施加相同的正高压，控制栅极施加正低压，并悬空漏极；以此，在非擦除区域存储单元的控制栅极施加的正低压和源极施加的正高压不会使浮动栅极和源极之间产生隧道效应。

在控制栅极和源极产生电压差的方式进行擦除时，虽对闪存中电介质要求较少，但这种方式会对同一阱区中非擦除区域存储单元有较强的擦除干扰。擦除干扰是指擦除时，预擦除区域预擦除存储单元控制栅极施加的正高压和阱区所施加的正高压对非擦除区域存储单元阈值电压产生的影响。例如，因在擦除时阱区施加了正高压，同时因非擦除区域存储单元控制栅极施加的是正低压，会使得非擦除区域中存储单元的控制栅极和阱区存在一个应力作用，引起非擦除区域存储单元的浮动栅极中电荷的变化，进而改变非擦除区域中存储单元的阈值电压，影响存储单元数据读取时的正确性等。

为了消除擦除时擦除干扰的影响，现有技术中在擦除结束后需对非擦除区域中存储单元进行一次擦除修复操作，即对非擦除区进行验证和写（编程），也即是通过验证操作确定受擦除干扰影响的存储单元，通过编程操作消除受擦除干扰影响存储单元的阈值电压变化，以消除擦除干扰所引起的非擦除区域中存储单元的阈值电压的变化。但现有技术中，为消除擦除干扰而进行的擦除修复操作，延长了擦除时间，增大了擦除操作的时间开销，进而降低了擦除效率。

发明内容

本发明的目的在于提出一种FLASH芯片及应用此FLASH芯片的擦除方法，以提高擦除性能，进而提高FLASH芯片的擦除效率。

在第一方面，本发明实施例提供了一种FLASH芯片，包括：

存储阵列，所述存储阵列包括m个子存储阵列和冗余单元区域；

所述m个子存储阵列形成于同一阱区；

所述冗余单元区域形成于相邻两个子存储阵列之间；擦除时，所述冗余单元区域中存储单元的漏极悬空；

m个子字线驱动电路，所述m个子字线驱动电路分别连接于所述m个子存储阵列；所述每一子字线驱动电路对与其相连接的子存储阵列提供驱动信号；

位线选择电路，所述位线选择电路提供多根位线，连接于所述存储阵列每列中子存储阵列存储单元的漏极，用于选择子存储阵列中存储单元；

其中，m为正整数，2≤m。

进一步的，所述的FLASH芯片，所述FLASH芯片擦除时，所述FLASH芯片配置为：

悬空与存储阵列相连接的位线，并施加一正高压至所述阱区；

施加所述正高压至存储阵列的非擦除子存储阵列中存储单元的控制栅极和源极；

施加所述正高压至冗余单元区域中存储单元的源极，并施加一正低压至冗余单元区域中存储单元的控制栅极；

施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的非擦除区域中存储单元的源极；

施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的差值以使所述预擦除区域中存储单元产生隧道效应，实现擦除。

进一步的，所述的FLASH芯片，当FLASH芯片擦除完成后，执行：

对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作以修复擦除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阈值电压的变化。

进一步的，所述的FLAHS芯片，所述冗余单元区域中存储单元的源极电连接于所述阱区。

进一步的，所述的FLASH芯片，所述冗余单元区域，包括一行存储单元。

进一步的，所述的FLASH芯片，所述阱区为P阱。

进一步的，所述的FLASH芯片，还包括逻辑控制单元；

所述逻辑控制单元电连接于所述m个子字线驱动电路和所述位线选择电路；以提供逻辑控制。

在第二方面，本发明实施例还提供了一种FLASH芯片的擦除方法，所述方法应用于第一方面的FLASH芯片，包括：

FLASH芯片接收擦除指令；

悬空与存储阵列相连接的位线，并施加一正高压至阱区；

施加所述正高压至存储阵列的非擦除子阵列中存储单元的控制栅极和源极；

施加所述正高压至冗余单元区域中存储单元的源极，并施加一正低压至冗余单元区域中存储单元的控制栅极；

施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的非擦除区域中存储单元的源极；

施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的差值以使所述预擦除区域中存储单元产生隧道效应，实现擦除。

进一步的，所述的FLASH芯片擦除方法，还包括：

对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作以修复擦除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阈值电压的变化。

本发明实施例提供的FLASH芯片及FLASH芯片的擦除方法，擦除时，对非擦除子存储阵列中存储单元的控制栅极和源极施加正高压，进而使非擦除子存储阵列的控制栅极、源极和阱区之间保持一个电压平衡。因此，本发明实施例提供的技术方案，因非擦除子存储阵列的控制栅极、源极和阱区电压处于平衡状态，非擦除子存储阵列受擦除干扰影响很小，提升了FLASH芯片擦除操作的擦除性能；同时因非擦除子存储阵列受擦除干扰影响很小，在擦除完成后也无需对非擦除子存储阵列进行擦除修复操作；并只需对擦除子存储阵列中的非擦除区域中存储单元进行擦除后的擦除修复操作，进而相对于现有技术中擦除后对整个存储阵列进行擦除修复操作，提升了擦除速度，减少了擦除时间的开销。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不构成对本发明的限定。在附图中：

图1示出的是本发明实施例一中FLASH芯片的结构示意图；

图1a示出的是本发明实施例一中FLASH芯片的存储阵列中存储单元分布结构示意图；

图1b示出的是本发明实施例一中FLASH芯片存储阵列中存储单元分布的截面结构示意图；

图2示出的是本发明实施例二中FLASH芯片擦除方法流程示意图；

图3示出的是本发明实施例三中FLASH芯片擦除方法流程示意图。

具体实施方式

下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

图1示出的是本发明实施例一中FLASH芯片结构示意图。

图1a示出的是本发明实施例一中FLASH芯片存储阵列中存储单元分布结构示意图。

图1b示出的是本发明实施例一中FLASH芯片存储阵列中存储单元分布的截面结构示意图。

参考图1、图1a和图1b，本实施例中，FLASH芯片包括：

存储阵列11，存储阵列11包括m个子存储阵列111（子存储阵列1至子存储阵列m）和冗余单元区域12，m个子存储阵列111和冗余单元区域12形成于同一阱区10；其中，m为正整数，2≤m。本实施例中存储阵列11的划分并不用于限制本发明，在其它具体实施方式中m可以为任意大于2的值，例如m为3或5等。进一步的参考图1a，存储阵列11包括多个存储单元15，多个存储单元15又划分为m个子存储阵列111和多个冗余单元区域12；具体的，本实施例中，当每一相邻子存储阵列111之间形成有一个冗余单元区域12时，则存储阵列11中冗余单元区域12的个数为m-1。每个存储单元15具有控制栅极（CG）、浮动栅极（FG）、源极（S）和漏极（D）。参考图1，每一个子存储阵列111包括多根字线限定的存储阵列11中的区域，例如子存储阵列1，包括字线WL₁至WL_i限定的存储阵列11中的区域；每一字线限定一行存储单元，也即是子存储阵列1包括i行存储单元。

冗余单元区域12形成于相邻两个子存储阵列111之间；擦除时，冗余单元区域12中存储单元的漏极悬空，参考图1a，也即是D_dm0-dmi悬空。其中，冗余单元区域12是指存储阵列11中形成的，在通常情况下此区域中存储单元不存储数据。本实施例中，冗余单元区域12起到隔离相邻的两个子存储阵列111的作用，不对数据进行存储。

m个子字线驱动电路13分别连接于所述m个子存储阵列111，也即是子存储阵列1至子存储阵列m分别配置一个子字线驱动电路13；每一子字线驱动电路13对与其相连接的子存储阵列111提供驱动信号；以提供子存储阵列111中存储单元在擦除、写入或读取时所需的电压信号；所述驱动信号为擦除、写入或读取时在存储单元15的控制栅极施加的电压。

位线选择电路14提供多根位线BL₁至BL_n，连接于存储阵列11中子存储阵列111中存储单元的漏极，用于选择子存储阵列111中存储单元，也即是位线选择电路14不连接冗余单元区域12中存储单元的漏极。在对存储阵列11进行读取时，通过位线选择电路14选取相应位置的存储单元进行读取。

可选的，本实施例中，冗余单元区域12中存储单元的源极还可以连接于阱区10，使在对阱区10施加电压的同时，同时将电压施加于冗余单元区域12的源极，以进一步减少存储阵列11中形成线路的数量，减小面积开销。具体的，本实施例中通过将冗余单元区域12中的源极线SL_dm0至SL_dmi和阱区10的外设端点Q连接，以实现冗余单元区域12中存储单元的源极与阱区10的连接。

可选的，本实施例中，冗余单元区域12包括一行存储单元。参考图1a，冗余单元区域12包括字线WL_dm0至字线WL_dmi所限定的i+1行存储单元，当只有一行存储单元时，亦即是冗余单元区域12中只有一根字线所限定的存储单元。只设置一行存储单元作为冗余单元区域12，在起到的隔离作用的同时，减小了存储阵列11的面积开销，进而极大的提升了存储阵列11的存储密度。

可选的，本实施例中，阱区为P阱。

结合上述说明，本实施例中，当FLASH芯片接收擦除指令进行擦除时，FLASH芯片配置为：

悬空与存储阵列11相连接的位线，并施加一正高压至阱区；施加所述正高压至存储阵列11的非擦除子存储阵列中存储单元的控制栅极和源极；施加所述正高压至冗余单元区域12中存储单元的源极，并施加一正低压至冗余单元区域12中存储单元的控制栅极；施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的非擦除区域中存储单元的源极；施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的差值以使所述预擦除区域中存储单元产生隧道效应，实现擦除。

具体的，参考图1和图1a，对存储阵列11中子存储阵列1中的区域111a进行擦除为例。本实施例中子存储阵列1为擦除子存储阵列，擦除子存储阵列中预擦除区域为111a。预擦除区域111a为一行存储单元，也即是一根字线限定的区域，但本实施例对预擦除区域111a的大小只是示例性的示出，并不用于限制本发明。

在擦除时，悬空与存储阵列11相连接的位线BL₁至BL_n，并施加一正高压V_high至阱区10，具体的，通过阱区10的外设端点Q将欲施加的正高压施加于阱区10。

施加正高压V_high至存储阵列11的非擦除子存储阵列，也即是子存储阵列2至子存储阵列m中存储单元的控制栅极和源极。具体的通过子字线驱动电路13在字线WL₁至WL_j和WL₁至WL_k施加正高压V_high至非擦除子存储阵列；并同时通过源极线SL₁至SL_j和SL₁至SL_k施加所述正高压V_high至非擦除子存储阵列中存储单元的源极。j、k及i的值根据对存储阵列的划分为依据，可以相同或不同，本实施例中，不作具体限定。

施加正高压V_high至冗余单元区域中12存储单元的源极，并施加一正低压V_low至冗余单元区域12中存储单元的控制栅极。具体的，可以通过与冗余单元区域12相连接的字线驱动电路（图中未示出）提供所述正低压V_low至字线WL_dm0至WL_dmi，进而施加所述正低压V_low至冗余单元区域12中存储单元的控制栅极，并同时通过源极线SL_dm0至SL_dmi施加所述正高压V_high至冗余单元区域中存储单元的源极。

施加正低压V_low至擦除子存储阵列1的非擦除区域中存储单元的控制栅极，也即是字线WL₂和WL_i所限定的区域，并施加所述正高压V_high至擦除子存储阵列的非擦除区域中存储单元的源极；具体的，可以通过与擦除子存储阵列1相连接子字线驱动电路13提供所述正低压V_low至擦除子存储阵列1的非擦除区域的字线WL₂至WL_i，进而施加所述正低压V_low至冗余单元区域12中存储单元的控制栅极；并同时通过源极线SL₂至SL_i施加所述正高压至非擦除子存储阵列的源极。

施加一负高压V_neg至擦除子存储阵列1的预擦除区域111a中存储单元的控制栅极，并施加所述正高压V_high至擦除子存储阵列1的预擦除区域111a中存储单元的源极。具体的，可以通过与擦除子存储阵列相连接子字线驱动电路13提供所述负高压V_neg至擦除子存储阵列1的预擦除区域111a的字线WL₁，进而施加所述负高压V_neg至擦除子存储阵列1的预擦除区域111a中存储单元的控制栅极；并同时通过源极线SL₁施加所述正高压V_high至擦除子存储阵列1预擦除区域111a存储单元的源极。以此，根据所施加的正高压V_high和负高压V_neg的差值，在擦除子存储阵列11的预擦除区域111a存储单元的源极产生隧道效应，实现擦除。

表1是本实施例中各行存储单元所述施加的电压值。其中，V_BL代表位线、V_WL代表字线及V_SL代表源极线；其中，以各行的字线代表该行存储单元。

表1

需要说明的是本实施例中正高压V_high的和负高压V_neg的差值以使存储单元产生隧道效应，实现擦除；正低压V_low以使擦除子存储阵列中非擦除区域和冗余单元区域中存储单元不会产生隧道效应。以及，本实施例中，上述电压施加顺序并不用于限制本发明具体的实施方式，在具体的实施方式，可以选择相应的施加方式。

进一步的本实施例中，当对存储阵列进行擦除时或擦除完成后，还执行：对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作以修复擦除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阈值电压的变化。进而，通过擦除后的修复操作修复擦除子存储阵列中非擦除区域中存储单元的阈值电压。

需要说明的是，本实施例中FLASH芯片可以包括上述一个存储阵列，在其它具体实施方式中FLASH芯片可以包括上述两个以上的存储阵列；以进行数据的存储。

本实施例提供的FLASH芯片，在擦除时，在对擦除子存储阵列预擦除区域施加正高压和负高压进行擦除时，同时对非擦除子存储阵列中存储单元的控制栅极和源极施加正高压，进而使非擦除子存储阵列的控制栅极、源极和阱区之间保持一个电压平衡。因此，本实施例提供的技术方案，因非擦除子存储阵列的控制栅极、源极和阱区电压处于平衡状态，非擦除子存储阵列受擦除干扰影响较小，提升了FLASH芯片擦除操作的擦除的性能。因非擦除子存储阵列控制栅极、源极和阱区电压处于平衡状态，在擦除完成后也无需对非擦除子存储阵列进行过擦除修复操作；只需对擦除子存储阵列中的非擦除区域中存储单元进行擦除后的擦除修复操作，进而相对于现有技术中擦除后对整个存储阵列进行修复操作，提升了擦除速度，减少了擦除时间的开销。

同时，在相邻两个字阵列之间使用冗余单元区域代替现有技术中的物理隔离，减少了存储阵列的面积开销，提升了存储阵列的存储密度。

图2示出的是本发明实施例二中FLASH芯片擦除方法流程示意图；本实施例中擦除方法的实施以上述实施例一中FLASH芯片的具体实施为基础，结合实施例一及参考图2，本实例中，FLASH芯片擦除方法，包括：

S1b、FLASH芯片接收擦除指令。

S2b、悬空与存储阵列相连接的位线，并施加一正高压至阱区。

S3b、施加正高压至存储阵列的非擦除子阵列中存储单元的控制栅极和源极。

S4b、施加正高压至冗余单元区域中存储单元的源极，并施加一正低压至冗余单元区域中存储单元的控制栅极。

S5b、施加正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极施加，并施加所述正高压至擦除子存储阵列的非擦除区域中存储单元的源极。

S6b、施加一负高压至擦除子存储阵列的预擦除区域中存储单元的栅极，并施加所述正高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的差值以使所述预擦除区域中存储单元产生隧道效应，实现擦除。

需要说的是上述实现步骤S2b至S6b的具体实施顺序，并不用于限制本发明的具体实施方式，上述步骤S2b至S6b可以以任何方式的顺序进行执行，以及亦可以同时执行。

本实施例提供的FLASH芯片的擦除方法，在擦除时对非擦除子存储阵列中存储单元的控制栅极和源极施加正高压，进而使非擦除子存储阵列的控制栅极、源极和阱区之间保持一个电压平衡。因此，本实施例提供的技术方案，因非擦除子存储阵列的控制栅极、源极和阱区的电压平衡作用下，非擦除子存储阵列受擦除干扰较小，在擦除完成后无需对非擦除子存储阵列进行过擦除修复操作。只需对擦除子存储阵列中的非擦除区域存储单元进行擦除后的擦除修复操作，进而相对于现有技术中擦除对整个存储阵列进行修复操作，提升了擦除速度，减小了擦除的时间开销。

图3示出的是本发明实施例三中FLASH芯片擦除方法流程示意图；本实施例中擦除方法的实施以上述实施例一中FLASH芯片的具体实施为基础，结合实施例一及参考图3，本实施例中FLASH芯片擦除方法，包括：

S1c、FLASH芯片接收擦除指令。

S2c、悬空与存储阵列相连接的位线，并施加一正高压至阱区。

S3c、施加正高压至存储阵列的非擦除子阵列中存储单元的栅极和源极；

S4c、施加正高压至冗余单元区域中存储单元的源极，并施加一正低压至冗余单元区域中存储单元的栅极。

S5c、施加正低压至擦除子存储阵列的非擦除区域中存储单元的栅极施加，并施加正高压至擦除子存储阵列的非擦除区域中存储单元的源极。

S6c、施加一负高压至擦除子存储阵列的预擦除区域中存储单元的栅极，并施加正高压至擦除子存储阵列的预擦除区域中存储单元的源极；正高压和负高压的差值以使所述预擦除区域中存储单元产生隧道效应，实现擦除。

S7c、对擦除子存储阵列的非擦除区域进行擦除修复操作；擦除修复操作以修复擦除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阈值电压的变化。

需要说的是上述实现步骤S2c至S6c的具体实施顺序，并不用于限制本发明的具体实施方式，上述实现步骤S2c至S6c可以以任何方式的顺序进行执行，以及亦可以同时执行。同时，本实施例中，S7c也可以与S2c和S6c同时执行。

本实施例提供的FLASH芯片的擦除方法，在擦除时对非擦除子存储阵列中存储单元的控制栅极和源极施加正高压，进而使非擦除子存储阵列的控制栅极、源极和阱区之间保持一个电压平衡。因此，本实施例提供的技术方案，因非擦除子存储阵列的控制栅极、源极和阱区的电压平衡作用下，非擦除子存储阵列受擦除干扰较小，在擦除完成后无需对非擦除子存储阵列进行过擦除修复操作。只需对擦除子存储阵列中的非擦除区域中存储单元进行擦除后的擦除修复操作，进而相对于现有技术中对整个存储阵列进行修复操作，提升了擦除速度，减少了擦除的时间开销。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种FLASH芯片，其特征在于，包括：

存储阵列，所述存储阵列包括m个子存储阵列和冗余单元区域；

所述m个子存储阵列形成于同一阱区；

所述冗余单元区域形成于相邻两个子存储阵列之间；所述冗余单元区域中存储单元的源极电连接于所述阱区；擦除时所述冗余单元区域中存储单元的漏极悬空；

m个子字线驱动电路，所述m个子字线驱动电路分别连接于所述m个子存储阵列；所述每一子字线驱动电路对与其相连接的子存储阵列提供驱动信号；

位线选择电路，所述位线选择电路提供多根位线，连接于所述存储阵列每列中子存储阵列存储单元的漏极，用于选择子存储阵列中存储单元；

其中，m为正整数，2≤m。

2.如权利要求1所述的FLASH芯片，其特征在于，所述FLASH芯片擦除时，所述FLASH芯片配置为：

悬空与存储阵列相连接的位线，并施加一正高压至阱区；

施加所述正高压至存储阵列的非擦除子存储阵列中存储单元的控制栅极和源极；

施加所述正高压至冗余单元区域中存储单元的源极，并施加一正低压至冗余单元区域中存储单元的控制栅极；

施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加所述正高压至所述擦除子存储阵列的非擦除区域中存储单元的源极；

施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所述正高压至所述擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的差值以使所述预擦除区域中存储单元产生隧道效应，实现擦除。

3.如权利要求2所述的FLASH芯片，其特征在于，当FLASH芯片擦除完成后，执行：

对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作以修复擦除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阈值电压的变化。

4.如权利要求1或2所述的FLASH芯片，其特征在于，所述冗余单元区域包括一行存储单元。

5.如权利要求1或2所述的FLASH芯片，其特征在于，所述阱区为P阱。

6.如权利要求1-3任一所述的FLASH芯片，其特征在于，还包括逻辑控制单元；

所述逻辑控制单元电连接于所述m个子字线驱动电路和所述位线选择电路；以提供逻辑控制。

7.一种FLASH芯片擦除方法，应用于权利要求1所述的FLASH芯片，其特征在于，包括：

FLASH芯片接收擦除指令；

悬空与存储阵列相连接的位线，并施加一正高压至阱区；

施加所述正高压至存储阵列的非擦除子阵列中存储单元的控制栅极和源极；

施加所述正高压至冗余单元区域中存储单元的源极，并施加一正低压至冗余单元区域中存储单元的控制栅极；

施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的非擦除区域中存储单元的源极；

施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的差值以使所述预擦除区域中存储单元产生隧道效应，实现擦除。

8.如权利要求7所述的FLASH芯片擦除方法，其特征在于，还包括：

对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作以修复擦除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阈值电压的变化。