[go: up one dir, main page]

CN104851806B - 反向调节自对准接触件 - Google Patents

反向调节自对准接触件 Download PDF

Info

Publication number
CN104851806B
CN104851806B CN201410184599.9A CN201410184599A CN104851806B CN 104851806 B CN104851806 B CN 104851806B CN 201410184599 A CN201410184599 A CN 201410184599A CN 104851806 B CN104851806 B CN 104851806B
Authority
CN
China
Prior art keywords
source
sacrificial
drain
forming
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410184599.9A
Other languages
English (en)
Other versions
CN104851806A (zh
Inventor
傅劲逢
严佑展
李佳颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104851806A publication Critical patent/CN104851806A/zh
Application granted granted Critical
Publication of CN104851806B publication Critical patent/CN104851806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0273—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming final gates or dummy gates after forming source and drain electrodes, e.g. contact first technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的一些实施例涉及一种形成晶体管或其他半导体器件的源极/漏极自对准接触件的方法。该方法包括在衬底上方形成一对栅极结构，以及在该对栅极结构之间形成源极/漏极区。该方法还包括形成布置在源极/漏极区上方并且横向布置在该对栅极结构的邻近的侧壁之间的牺牲源极/漏极接触件。该方法还包括形成延伸在牺牲源极/漏极接触件和该对栅极结构上方的介电层。该介电层不同于牺牲源极/漏极接触件。该方法还包括去除该介电层中位于牺牲源极/漏极接触件上方的部分并且随后去除牺牲源极/漏极接触件以形成凹槽，以及用导电材料填充凹槽以形成源极/漏极接触件。

Description

反向调节自对准接触件
技术领域
以下公开涉及半导体制造方法。具体地，以下公开涉及用于形成半导体器件的接触件的方法。
背景技术
对于先进的半导体节点，根据摩尔定律的器件的缩放已经使得多晶硅栅极触点节距(contacted poly pitch，CPP)(即，邻近的晶体管的栅极之间的中心与中心的最小间隔)小于约100nm。因此，必须将这种晶体管的源极或漏极的接触件安置于相邻栅极之间的剩余间隔内而不使栅极短接至漏极。要做到这一点，已经利用了诸如源极/漏极接触件的双重图案化或三重图案化的方法。
多重图案化技术比单重图案化技术需要附加的掩模和制造费用。此外，附加掩模的使用降低了源极/漏极接触件、与接触件对准的源极或漏极以及邻近部件(诸如，接触件必须与其保持电隔离以确保良品率的晶体管的栅极)之间的套刻(OVL)控制。诸如形成自对准接触件的其他技术能够降低与多重图案化技术相关联的OVL劣化，但是在晶体管器件叠层中需要附加的层以形成适当的接触件。
发明内容
根据本发明的一个方面，提供了一种方法，包括：在衬底上方形成一对栅极结构；在一对栅极结构之间形成源极/漏极区；形成布置在源极/漏极区上方并且横向布置在一对栅极结构的邻近的侧壁之间的牺牲源极/漏极接触件；形成在牺牲源极/漏极接触件和一对栅极结构上方延伸的介电层，介电层由不同于牺牲源极/漏极接触件的材料的材料制成；去除介电层中位于牺牲源极/漏极接触件上方的部分，并且随后去除牺牲源极/漏极接触件以形成凹槽；以及用导电材料填充凹槽以形成源极/漏极接触件。
优选地，去除牺牲源极/漏极接触件包括：形成暴露介电层中位于源极/漏极区上方的部分而覆盖介电层的其他部分的掩模；利用掩模适当地实施第一蚀刻以去除介电层的暴露部分并且在介电层内产生凹槽，凹槽终止于牺牲源极/漏极接触件的上表面处；以及对凹槽实施第二蚀刻以去除牺牲源极/漏极接触件，并且延伸凹槽，使得凹槽终止于源极/漏极区的上表面处。
优选地，该方法还包括：在形成牺牲源极/漏极接触件之前，在一对栅极结构上方形成蚀刻停止材料，该蚀刻停止材料用于防止第二蚀刻蚀穿源极/漏极区。
优选地，第二蚀刻是去除牺牲源极/漏极接触件而保留一对栅极结构基本不被蚀刻的选择性蚀刻。
优选地，一对栅极结构中的每个栅极结构均包括：栅电极；绝缘侧壁间隔件，布置在栅电极的相对侧壁周围；以及覆盖层，覆盖栅电极的上表面。
优选地，第二蚀刻包括对绝缘侧壁间隔件、覆盖层以及牺牲源极/漏极接触件的牺牲材料具有选择性的蚀刻剂，从而去除牺牲源极/漏极接触件而保留绝缘侧壁间隔件和绝缘的覆盖层基本不被蚀刻。
优选地，覆盖层包括SiN。
优选地，形成牺牲源极/漏极接触件包括：在一对栅极结构上方形成牺牲材料，牺牲材料填充位于一对栅极结构的邻近的侧壁之间的源极/漏极区上方的横向区；以及通过去除横向区外部的牺牲材料，使得剩余的牺牲材料形成牺牲源极/漏极接触件而形成该牺牲源极/漏极接触件。
优选地，牺牲源极/漏极接触件和介电层在居于与一对栅极结构的每个栅极结构的上侧壁部分均相交的平面的界面处接触。
优选地，牺牲源极/漏极接触件包括导电材料。
优选地，牺牲源极/漏极接触件包括非晶硅。
根据本发明的另一方面，提供了一种方法，包括：在一对栅极结构周围和之上形成牺牲材料，其中源极/漏极区布置在一对栅极结构之间；去除一对栅极结构以在牺牲材料内形成一对腔体；用栅极材料填充一对腔体以形成一对替换栅极结构；在一对替换栅极结构之间形成牺牲源极/漏极接触件；在牺牲源极/漏极接触件以及一对替换栅极结构上方形成介电层；去除覆盖源极/漏极区的牺牲源极/漏极接触件和介电层以形成凹槽；以及用导电材料填充凹槽以形成电连接至源极/漏极区的源极/漏极接触件。
优选地，去除牺牲源极/漏极接触件和介电层以形成凹槽包括：形成暴露介电层中位于源极/漏极区上方的部分而覆盖介电层的其他部分的掩模；利用掩模适当地实施第一蚀刻以去除介电层的暴露部分，从而在介电层内产生凹槽，该凹槽终止于牺牲源极/漏极接触件的上表面处；以及对凹槽实施第二蚀刻以去除牺牲源极/漏极接触件，并且延伸凹槽，使得凹槽终止于源极/漏极区的上表面处。
优选地，去除一对栅极结构和形成一对替换栅极结构包括：形成布置在一对栅极结构的每个栅极结构的牺牲栅电极的相对侧壁周围的绝缘侧壁间隔件；在形成牺牲源极/漏极接触件之前，在栅电极和侧壁间隔件上方形成蚀刻停止材料；对牺牲栅电极进行开槽以在侧壁间隔件的垂直表面内形成腔体；以及通过用金属填充腔体来形成替换栅极结构。
优选地，该方法还包括：在形成蚀刻停止材料之前，在一对栅极结构之间形成应变的源极/漏极区。
优选地，应变的源极/漏极区包括硅锗(SiGe)或磷化硅(SiP)。
根据本发明的又一方面，提供了一种形成源极/漏极接触件的方法，包括：在一对栅极结构之间的源极/漏极区上方的横向区中形成牺牲材料；在横向区的一部分上方和一对栅极结构的每个栅极结构的一部分上方的牺牲材料中形成第一掩模图案，第一掩模图案形成源极/漏极接触件的几何结构；实施第一蚀刻以去除第一掩模图案外部的牺牲材料，从而形成牺牲源极/漏极接触件；在横向区和一对栅极结构的每个栅极结构的上方形成介电层；形成暴露介电层中位于源极/漏极区上方的部分而覆盖介电层的其他部分的第二掩模图案；利用第二掩模图案适当地实施第二蚀刻以去除介电层的暴露部分从而在介电层内产生凹槽，凹槽终止于牺牲源极/漏极接触件的上表面处；以及对凹槽实施第三蚀刻以去除牺牲源极/漏极接触件并且延伸凹槽，使得凹槽终止于源极/漏极区的上表面处。
优选地，该方法还包括：通过用导电材料填充凹槽来形成源极/漏极接触件。
优选地，该方法还包括：在形成牺牲源极/漏极接触件之前，在一对栅极结构上方形成蚀刻停止材料，蚀刻停止材料用于防止第三蚀刻蚀穿源极/漏极区。
优选地，一对栅极结构的每个栅极结构均包括：栅电极；绝缘侧壁间隔件，布置在栅电极的相对侧壁周围；覆盖层，覆盖栅电极的上表面；以及其中，第三蚀刻包括对绝缘侧壁间隔件、覆盖层以及牺牲源极/漏极接触件的牺牲材料具有选择性的蚀刻剂，从而去除牺牲源极/漏极接触件，而保留绝缘侧壁间隔件和绝缘的覆盖层基本不被蚀刻。
附图说明
本发明的各方面最好在阅读以下详细描述时结合附图来理解。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意增大或减小。
图1示出了形成源极/漏极接触件的方法的一些实施例。
图1A至图1F示出了共同描绘形成源极/漏极接触件的一些实施例的一系列截面图。
图2A至图2X示出了共同描绘形成源极/漏极接触件的一些实施例的一系列截面图。
图3示出了形成源极/漏极接触件的方法的一些实施例。
图4示出了形成源极/漏极接触件的方法的一些实施例。
具体实施方式
以下公开提供了许多用于实现本发明主题的不同特征的不同实施例或实例。下面描述了部件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上面形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件不直接接触的实施例。此外，本发明可在各个实例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，但其本身没有规定所讨论的各个实施例和/或配置之间的关系。
另外，为了便于描述，在此可以使用诸如“在…上方”、“在…上”、“在…下面”、“在…下方”、“下部”、“在…之上”、“上部”等的空间位置相对术语，以描述如图中所示的一个元件或部件与另一个元件或部件的关系。除了图中所示的方位外，空间位置相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或位于其他方位上)，因此对本发明中使用的空间相对位置描述符可相应地另作解释。
形成晶体管的源极/漏极的自对准接触件的一些方法利用硬掩模以形成用于自对准接触件的开口，该开口穿过形成在晶体管上方的层间介电质(ILD)。蚀刻该开口以在ILD内形成凹槽，然后用导电材料填充该凹槽以形成自对准接触件。在形成ILD之前，在晶体管的栅极上方形成绝缘材料。该绝缘材料使栅极与源极/漏极自对准接触件隔离。在蚀刻源极/漏极凹槽期间，该绝缘材料也用作蚀刻停止材料，以防止蚀刻将栅极露出于凹槽并由此在自对准接触件和栅极之间产生电短路。
源极/漏极凹槽蚀刻是选择性蚀刻，其利用对绝缘材料和ILD具有高度选择性的蚀刻剂，使得其以远大于蚀刻绝缘材料的速率来蚀刻ILD。因此，可以完全蚀刻掉ILD而绝缘材料基本保留未动，从而保持栅极与凹槽电隔离(即，未接触)。然而，虽然以远低于蚀刻ILD的速率来蚀刻绝缘材料，绝缘材料仍被蚀刻。此外，由于不良套刻(OVL)控制引起的硬掩模未对准可以导致硬掩模的开口从晶体管的源极/漏极上方偏移至栅极上方。由于这种未对准，栅极(尤其在栅极的拐角处)上方的绝缘材料比额定蚀刻工艺所预期的更多地暴露于蚀刻剂，因此随后比预期更多地受到蚀刻。这能够使栅极暴露于凹槽。因此，源极/漏极自对准接触件将与栅极接触，并且当用导电材料填充凹槽时源极/漏极自对准接触件与栅极将形成电短路。
因此，本发明的一些实施例涉及一种形成晶体管或其他半导体器件的源极/漏极自对准接触件的方法。图1示出了方法100的一些实施例，方法100将牺牲接触件用作中间步骤以形成源极/漏极接触件。在步骤102中，在衬底上形成一对栅极结构。在步骤104中，在栅极结构之间形成源极/漏极区。在步骤106中，形成牺牲源极/漏极接触件。将牺牲源极/漏极接触件布置在源极/漏极区上方，并且将牺牲源极/漏极接触件横向布置在栅极结构的邻近侧壁之间。在步骤108中，形成延伸在牺牲源极/漏极接触件上方和栅极结构上方的介电层。介电层不同于牺牲源极/漏极接触件。在步骤110中，去除介电层中位于牺牲源极/漏极接触件上方的部分，并且随后去除牺牲源极/漏极接触件以形成凹槽。在步骤112中，用导电材料填充凹槽以形成源极/漏极接触件。
图1A至图1F示出了共同描绘形成图1中的源极/漏极接触件的一些实施例的一系列截面图。在图1A中，在衬底104上形成一对栅极结构102。每个栅极结构102均包括布置在栅极结构102的相对侧壁周围的绝缘侧壁间隔件106以及位于栅极结构102的顶面上方的覆盖层107。在一些实施例中，每个栅极结构102均还包括位于栅极结构102的上表面上方的覆盖层。
在图1B中，源极/漏极区108形成在图1A的栅极结构102之间。在一些实施例中，源极/漏极区108的形成包括对衬底104的注入。在一些实施例中，源极/漏极区108的形成包括对衬底104开槽以及形成应变的源极/漏极区108，应变的源极/漏极区108包括在衬底104的开槽区内经受外延应力的材料。
在图1C中，牺牲源极/漏极接触件110形成在图1B的栅极结构102之间。将牺牲源极/漏极接触件110布置在源极/漏极区108上方并且横向布置在栅极结构102的相邻侧壁之间。在一些实施例中，牺牲源极/漏极接触件110包括诸如非晶硅的导电材料。
在图1D中，介电层112形成在图1C的栅极结构102上方。介电层112延伸在牺牲源极/漏极接触件110上方和栅极结构102上方。介电层112不同于牺牲源极/漏极接触件110(例如，不同的材料类型、组成、结构等)。牺牲源极/漏极接触件110和介电层112在居于水平面的界面118处接触，并且界面118与栅极结构的上侧壁部分相交。
在图1E中，凹槽114形成在图1D的栅极结构102之间。在一些实施例中，凹槽114的形成包括两步蚀刻，该两步蚀刻包括去除介电层112中位于牺牲源极/漏极接触件110上方的部分的第一蚀刻和基本上去除牺牲源极/漏极接触件110的第二蚀刻。在一些实施例中，第二蚀刻是选择性蚀刻，其去除牺牲源极/漏极接触件110而保留一对栅极结构102基本上未蚀刻。该两步蚀刻，尤其是选择性的第二蚀刻，具有优于一些传统方法的优势：牺牲源极/漏极接触件110的材料考虑了对牺牲源极/漏极接触件110的材料和栅极结构102的高度蚀刻选择性(即，5倍至10倍)。这种高度蚀刻选择性防止将绝缘侧壁间隔件106和覆盖层107过度蚀刻，从而防止栅极结构102内的导体与图1F中形成的源极/漏极接触件116之间出现短路。
在图1F中，源极/漏极接触件116形成在图1E的凹槽114内。源极/漏极接触件116包括导电材料(例如，钴、铜或钨)。由于图1E的第二蚀刻，通过图1A至图1F的实施例共同形成的源极/漏极接触件116避免了一些传统方法中栅极结构102的短路问题。
图2A至图2X示出了共同描绘形成源极/漏极接触件的一些实施例的一系列截面图。图2A至图2X提供了优于图1A至图1F的实施例的形成源极/漏极接触件的更加详细的实施例。
图2A示出了形成在衬底202的表面上的半导体器件200A的截面图。半导体器件200A包括形成在衬底202的表面上的一对栅极结构204。每个栅极结构204均包括由侧壁间隔件210环绕的栅电极208，侧壁间隔件210提供了半导体器件200A的栅电极208和源极/漏极区206之间的电隔离。在一些实施例中，栅电极208包括多晶硅。在一些实施例中，侧壁间隔件210包括介电层。半导体器件200A的源极/漏极区206位于一对栅极结构204之间。在一些实施例中，源极/漏极区206包括在衬底202的表面上外延形成的应变层。在一些实施例中，应变的源极/漏极区206和衬底202之间的晶格常数失配增强了半导体器件200A内的载流子迁移率(例如，电子或空穴)。在一些实施例中，应变的源极/漏极区206包括硅锗(SiGe)或磷化硅(SiP)。在一些实施例中，半导体器件200A包括形成在“鳍式”场效应晶体管(FINFET)的“鳍”上的源极/漏极区206。
在图2B中，蚀刻停止材料212形成在一对栅极结构204上方。在一些实施例中，蚀刻停止材料212包括厚度(t)介于约10nm至约100nm之间的氮化硅(SiN)。在一些实施例中，在蚀刻停止材料212上方形成氧化物材料层以增强对氧化物材料和在图2C的实施例中在蚀刻停止材料212上方形成的牺牲材料214的蚀刻选择性。
在图2C中，牺牲材料214形成在蚀刻停止材料212上方。牺牲材料214填充位于一对栅极结构204之间的源极/漏极区206上方的横向区215。在一些实施例中，牺牲材料214包括通过原子层沉积(ALD)或其他合适的外延技术形成的非晶硅(a-Si)。
在图2D中，平坦化牺牲材料214以暴露蚀刻停止材料212的顶面217。在一些实施例中，牺牲材料214的平坦化包括化学机械抛光(CMP)。在一些实施例中，产生的半导体器件200D包括第一栅极高度(h1)介于约50nm至约200nm之间的栅极结构204。
在图2E中，对牺牲材料214进行开槽，使其低于蚀刻停止材料212的顶面217。在一些实施例中，牺牲材料214的开槽包括蚀刻，该蚀刻包括对牺牲材料214和蚀刻停止材料212具有高度选择性的蚀刻剂，从而使得牺牲材料214蚀刻，而蚀刻停止材料212基本上保持完整。
在图2F中，氧化物材料216形成在牺牲材料214和一对栅极结构204上方。氧化物材料216填充由开槽的牺牲材料214空出的横向区215的一部分以及蚀刻停止材料212的顶面217之上。在一些实施例中，氧化物材料216的形成包括化学汽相沉积(CVD)。在一些实施例中，氧化物材料216包括正硅酸乙酯(TEOS)。
在图2G中，平坦化(例如，通过第一CMP)氧化物材料216以暴露蚀刻停止材料212的顶面217。
在图2H中，平坦化(例如，通过第二CMP)氧化物材料216和蚀刻停止材料212以暴露一对栅极结构204的顶面219(例如，栅电极208的顶面)。氧化物材料216和蚀刻停止材料212的平坦化产生栅极结构204，栅极结构204的第二栅极高度(h2)比第一栅极高度(h1)小约100nm。
在图2I中，去除栅电极208以在牺牲材料214和氧化物材料216内形成一对腔体221。
在图2J中，用栅极材料218填充一对腔体221，栅极材料218也延伸在氧化物材料216的顶面223上方。在各个实施例中，栅极材料218形成在介电层235之上，并且包括钛(Ti)、氮(N)、铝(Al)、碳(C)或它们的组合。
在图2K中，去除位于氧化物材料216的顶面223上方的过多的栅极材料218，并且对在顶面223之下的腔体221内(即，位于间隔件210之间)的栅极材料218进行部分开槽以形成栅极凹槽225。
在图2L中，绝缘材料220形成在腔体221内(即，栅极凹槽225内)和氧化物材料216的顶面223的上方。在一些实施例中，绝缘材料220包括氮化硅(SiN)。
在图2M中，平坦化(例如，通过CMP)绝缘材料220以暴露氧化物材料216的顶面223。绝缘材料220保留在栅极材料218之上的腔体内。间隔件210、剩余的栅极材料218和剩余的绝缘材料220形成一对替换栅极结构227。
在图2N中，包括光刻胶(PR)材料222的第一图案形成在牺牲材料214和氧化物材料216中位于横向区215内的部分的上方以及每个替换栅极结构227的一部分的上方。在一些实施例中，PR材料222包括“三层”PR，其包括形成在氧化物材料216的顶面223上方的含碳层、形成在含碳层上方的硬掩模层以及形成在硬掩模层上方的PR层。然后，通过光刻来图案化PR层以限定第一图案，并且将第一图案转印至硬掩模层和含碳层。
图2O示出了在蚀刻由光刻胶材料222形成的第一图案229之前的半导体器件200N的俯视图。
在图2P中，实施对牺牲材料214的第一蚀刻，同时将光刻胶材料222的第一图案229、间隔件210和绝缘材料220用作硬掩模以阻止第一蚀刻。剩余的牺牲材料214形成牺牲源极/漏极接触件224。第一蚀刻使蚀刻停止材料212暴露，其用于防止随后的第二蚀刻蚀穿源极/漏极区(未示出，在蚀刻停止层212之下)。
图2Q示出了沿图2P的截面AA′的半导体器件200P的一些实施例的截面图，以示出一对替换栅极结构227之间的截面(示出了在第一蚀刻之后的牺牲源极/漏极接触件224)。
图2R示出了沿图2P的截面BB′的半导体器件200P的一些实施例的截面图，以示出一对替换栅极结构227之间的截面，其中，在第一蚀刻之后没有牺牲源极/漏极接触件224。
在图2S中，介电层226形成在衬底202上方。介电层226被配置为使半导体器件200S与在衬底202上形成的其他部件/器件电隔离。
在图2T中，形成包括PR材料222的第二图案，其包括位于牺牲源极/漏极接触件224上方和每个替换栅极结构227的一部分上方的开口228。
图2U示出了半导体器件200T的俯视图。开口228大于牺牲源极/漏极接触件224并且也覆盖间隔件210中邻近牺牲源极/漏极接触件224的部分、蚀刻停止材料212中邻近牺牲源极/漏极接触件224的部分以及每个栅电极中邻近牺牲源极/漏极接触件224的部分。
在图2V中，通过PR材料222的第二图案中的开口228实施包括自对准接触件蚀刻的介电层226的第二蚀刻，以露出牺牲源极/漏极接触件224的牺牲材料214的顶面231。
在图2W中，实施对牺牲源极/漏极接触件224的牺牲材料214的第三蚀刻。对于图2W的实施例，第三蚀刻包括干蚀刻以去除牺牲材料214，在干蚀刻之后，随后进行灰化工艺以去除PR材料222。在一些实施例中，第三蚀刻包括湿蚀刻，其中，首先通过灰化工艺去除PR材料222，随后进行湿蚀刻以去除牺牲源极/漏极接触件224的牺牲材料214。在一些实施例中，湿蚀刻利用以远大于蚀刻绝缘材料220或间隔件210的速率(例如，在约5倍至约10倍的范围内)来选择性蚀刻牺牲材料214的蚀刻剂。在一些实施例中，在蚀刻停止材料212上方形成氧化物材料层以增强对氧化物材料和在图2C的实施例中在蚀刻停止材料212上方形成的牺牲材料214的蚀刻选择性。
在图2X中，通过用导电材料(例如，钴、铜或钨)填充去除了牺牲源极/漏极接触件224的区域，源极/漏极区206的自对准源极/漏极接触件230形成。图2X示出了自对准源极/漏极接触件230的剖面。
因此，在图2A至图2X的实施例中，自对准源极/漏极接触件230由光刻胶材料222的第一图案229形成，第一图案229用作硬掩模以阻止对牺牲源极/漏极接触件224上方的牺牲材料214的第一蚀刻。因此，源极/漏极接触件230包括“反向调节”(或负调节)接触件。通过沉积材料层(即，牺牲材料214)并且去除该层中除了接触件本身的部分来形成反向调节接触件。剩余材料形成接触件(即，剩余牺牲材料214形成牺牲源极/漏极接触件224)。相反，通过仅去除该层中将要形成接触件的部分来形成“正向调节”(或正调节)接触件。然后填充该层中被去除的部分以形成接触件。
图3示出了形成源极/漏极接触件的方法300的一些实施例。
在步骤302中，在一对栅极结构周围和之上形成牺牲材料(例如，非晶硅)。然后将源极/漏极区布置在一对栅极结构之间。
在步骤304中，去除该对栅极结构以在牺牲材料内形成一对腔体。
在步骤306中，用栅极材料填充该对腔体以形成一对替换栅极结构。在一些实施例中，去除该对栅极结构，并且形成该对替换栅极结构还包括形成布置在每个栅极结构的牺牲栅电极的相对侧壁周围的绝缘侧壁间隔件以及在形成牺牲源极/漏极接触件之前在栅电极和侧壁间隔件上方形成蚀刻停止材料。然后，去除牺牲栅电极以在侧壁间隔件的垂直表面内形成腔体，并且通过用金属填充腔体来形成替换栅极结构。
在步骤308中，在该对替换栅极结构之间形成牺牲源极/漏极接触件。
在步骤310中，在该牺牲源极/漏极接触件上方和该对替换栅极结构上方形成介电层。
在步骤312中，去除牺牲源极/漏极接触件和覆盖牺牲源极/漏极区的介电层以形成凹槽。在一些实施例中，去除该牺牲源极/漏极接触件和介电层以形成凹槽包括两步蚀刻，同时还包括形成暴露介电层中位于源极/漏极区上方的部分而覆盖介电层的其他部分的掩模。该两步蚀刻还包括用掩模适当地实施第一蚀刻以去除介电层的暴露部分从而在介电层内产生凹槽，其中，凹槽终止于牺牲源极/漏极接触件的上表面。该两步蚀刻还包括对凹槽实施第二蚀刻以去除牺牲源极/漏极接触件并且延伸凹槽，从而使得凹槽终止于源极/漏极区的上表面处。
在步骤314中，用导电材料填充凹槽以形成电连接至源极/漏极区的源极/漏极接触件。
图4示出了形成源极/漏极接触件的方法400的一些实施例。
在步骤402中，在一对栅极结构之间的横向区中以及该栅极结构和该横向区之上形成牺牲材料。
在步骤404中，在位于横向区的一部分和每个栅极结构的一部分上方的牺牲材料中形成第一掩模图案，该第一掩模图案形成源极/漏极接触件的几何结构。在一些实施例中，第一掩模图案包括光刻胶。
在步骤406中，实施第一蚀刻以去除第一图案外部的牺牲材料，从而形成牺牲源极/漏极接触件。
在步骤408中，在衬底上方形成介电层。
在步骤410中，形成暴露介电层中位于源极/漏极区上方的部分而覆盖介电层的其他部分的第二掩模图案。在一些实施例中，第二掩模图案包括光刻胶。
在步骤412中，用第二掩模图案适当地实施第二蚀刻以去除介电层的暴露部分从而在介电层内产生凹槽。通过第二蚀刻形成的凹槽终止于牺牲源极/漏极接触件的上表面处。
在步骤414中，在凹槽内实施第三蚀刻以去除牺牲源极/漏极接触件并且延伸凹槽，使得凹槽终止于源极/漏极区的上表面处。在一些实施例中，在形成牺牲源极/漏极接触件之前，在一对栅极结构上方形成蚀刻停止材料。蚀刻停止材料用于防止第三蚀刻蚀穿源极/漏极区。在一些实施例中，栅极结构包括栅电极、布置在栅电极的相对侧壁周围的绝缘侧壁间隔件以及覆盖栅电极的上表面的覆盖层。在这些实施例中，第三蚀刻包括对绝缘侧壁间隔件、覆盖层以及牺牲源极/漏极接触件的牺牲材料具有选择性的蚀刻剂，从而去除牺牲源极/漏极接触件，而保留绝缘侧壁间隔件和绝缘覆盖层基本上未被蚀刻。
因此，本发明的一些实施例涉及一种形成晶体管或其他半导体器件的源极/漏极自对准接触件的方法。该方法包括在衬底上方形成一对栅极结构，以及在这对栅极结构之间形成源极/漏极区。该方法还包括形成布置在源极/漏极区上方并且横向布置在该对栅极结构的邻近的侧壁之间的牺牲源极/漏极接触件。该方法还包括形成延伸在牺牲源极/漏极接触件和该对栅极结构上方的介电层。介电层不同于牺牲源极/漏极接触件。该方法还包括去除介电层中位于牺牲源极/漏极接触件上方的部分并且随后去除牺牲源极/漏极接触件以形成凹槽，以及用导电材料填充凹槽以形成源极/漏极接触件。
在一些实施例中，本发明涉及一种用于形成源极/漏极接触件的方法。该方法包括在衬底上形成一对栅极结构，以及在栅极结构之间形成源极/漏极区。该方法还包括形成布置在源极/漏极区上方并且横向布置在栅极结构的邻近的侧壁之间的牺牲源极/漏极接触件。该方法还包括形成延伸在牺牲源极/漏极接触件和栅极结构上方的介电层，其中，介电层不同于牺牲源极/漏极接触件。该方法还包括去除介电层中位于牺牲源极/漏极接触件上方的部分并且随后去除牺牲源极/漏极接触件以形成凹槽，以及用导电材料填充凹槽以形成源极/漏极接触件。
在一些实施例中，本发明涉及一种用于形成源极/漏极接触件的方法。该方法包括在一对栅极结构周围和之上形成牺牲材料，其中，将源极/漏极区布置在这对栅极结构之间，以及去除该对栅极结构以在牺牲材料内形成一对腔体。该方法还包括用栅极材料填充这对腔体以形成一对替换栅极结构，在这对替换栅极结构之间形成牺牲源极/漏极接触件，以及在牺牲源极/漏极接触件和该对替换栅极结构上方形成介电层。该方法还包括去除牺牲源极/漏极接触件和覆盖牺牲源极/漏极区的介电层以形成凹槽，以及用导电材料填充凹槽以形成电连接至源极/漏极区的源极/漏极接触件。
在一些实施例中，本发明涉及一种用于形成源极/漏极接触件的方法。该方法包括在一对栅极结构之间的横向区中以及该栅极结构和横向区之上形成牺牲材料。该方法还包括在横向区的一部分和每个栅极结构的一部分上方的牺牲材料中形成第一掩模图案，该第一掩模图案形成源极/漏极接触件的几何结构，以及实施第一蚀刻以去除第一图案外部的牺牲材料，从而形成牺牲源极/漏极接触件。该方法还包括在衬底上方形成介电层，形成暴露介电层中位于源极/漏极区上方的部分而覆盖介电层的其他部分的第二掩模图案。然后，用第二掩模图案适当地实施第二蚀刻以去除介电层的暴露部分从而在介电层内产生凹槽，其中，凹槽终止于牺牲源极/漏极接触件的上表面处。然后对凹槽实施第三蚀刻以去除牺牲源极/漏极接触件并且延伸凹槽，使得凹槽终止于源极/漏极区的上表面处。
虽然已经将方法100、300和400描述为一系列操作或事件，但是应理解，这些操作或事件的示出顺序不应解释为限制意义。例如，一些操作可以以不同顺序进行和/或与除了本发明示出和/或描述之外的其他操作或事件同时进行。此外，本发明描述的一个或多个方面或实施例可以不需要所有示出的操作。另外，可以以一个或多个单独的操作和/或阶段实施本发明描述的一个或多个操作。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以很容易地将本发明作为基础来设计或修改用于实施与在此所介绍实施例具有相同的目的和/或实现相同有益效果的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成源极/漏极接触件的方法，包括：
在衬底上方形成一对栅极结构；
在所述一对栅极结构之间形成源极/漏极区；
形成布置在所述源极/漏极区上方并且横向布置在所述一对栅极结构的邻近的侧壁之间的牺牲源极/漏极接触件；
在所述牺牲源极/漏极接触件上方形成氧化物材料；
形成在所述牺牲源极/漏极接触件和所述一对栅极结构上方延伸的介电层，所述介电层由不同于所述牺牲源极/漏极接触件的材料的材料制成；
去除所述介电层中位于所述牺牲源极/漏极接触件上方的部分以及所述氧化物材料，并且随后去除所述牺牲源极/漏极接触件以形成凹槽；以及
用导电材料填充所述凹槽以形成源极/漏极接触件。
2.根据权利要求1所述的方法，其中，去除所述牺牲源极/漏极接触件包括：
形成暴露所述介电层中位于所述源极/漏极区上方的部分而覆盖所述介电层的其他部分的掩模；
利用所述掩模适当地实施第一蚀刻以去除所述介电层的暴露部分并且在所述介电层内产生凹槽，所述凹槽终止于所述牺牲源极/漏极接触件的上表面处；以及
对所述凹槽实施第二蚀刻以去除所述牺牲源极/漏极接触件，并且延伸所述凹槽，使得所述凹槽终止于所述源极/漏极区的上表面处。
3.根据权利要求2所述的方法，还包括：
在形成所述牺牲源极/漏极接触件之前，在所述一对栅极结构上方形成蚀刻停止材料，所述蚀刻停止材料用于防止所述第二蚀刻蚀穿所述源极/漏极区。
4.根据权利要求2所述的方法，其中，所述第二蚀刻是去除所述牺牲源极/漏极接触件而保留所述一对栅极结构不被蚀刻的选择性蚀刻。
5.根据权利要求4所述的方法，其中，所述一对栅极结构中的每个栅极结构均包括：
栅电极；
绝缘侧壁间隔件，布置在所述栅电极的相对侧壁周围；以及
覆盖层，覆盖所述栅电极的上表面。
6.根据权利要求5所述的方法，其中，所述第二蚀刻包括对所述绝缘侧壁间隔件、所述覆盖层以及所述牺牲源极/漏极接触件的牺牲材料具有选择性的蚀刻剂，从而去除所述牺牲源极/漏极接触件而保留所述绝缘侧壁间隔件和绝缘的所述覆盖层不被蚀刻。
7.根据权利要求5所述的方法，其中，所述覆盖层包括SiN。
8.根据权利要求1所述的方法，其中，形成所述牺牲源极/漏极接触件包括：
在所述一对栅极结构上方形成牺牲材料，所述牺牲材料填充位于所述一对栅极结构的邻近的侧壁之间的所述源极/漏极区上方的横向区；以及
通过去除所述横向区外部的所述牺牲材料，使得剩余的所述牺牲材料形成所述牺牲源极/漏极接触件而形成所述牺牲源极/漏极接触件。
9.根据权利要求1所述的方法，其中，所述牺牲源极/漏极接触件和所述介电层在居于与所述一对栅极结构的每个栅极结构的上侧壁部分均相交的平面的界面处接触。
10.根据权利要求1所述的方法，其中，所述牺牲源极/漏极接触件包括导电材料。
11.根据权利要求1所述的方法，其中，所述牺牲源极/漏极接触件包括非晶硅。
12.一种形成源极/漏极接触件的方法，包括：
在一对栅极结构周围和之上形成牺牲材料，其中源极/漏极区布置在所述一对栅极结构之间；
去除所述一对栅极结构以在所述牺牲材料内形成一对腔体；
用栅极材料填充所述一对腔体以形成一对替换栅极结构；
在所述一对替换栅极结构之间形成牺牲源极/漏极接触件；
在所述牺牲源极/漏极接触件上方形成氧化物材料；
在所述牺牲源极/漏极接触件、所述氧化物材料以及所述一对替换栅极结构上方形成介电层；
去除覆盖所述源极/漏极区的所述牺牲源极/漏极接触件、所述氧化物材料和所述介电层以形成凹槽；以及
用导电材料填充所述凹槽以形成电连接至所述源极/漏极区的源极/漏极接触件。
13.根据权利要求12所述的方法，其中，去除所述牺牲源极/漏极接触件、所述氧化物材料和所述介电层以形成所述凹槽包括：
形成暴露所述介电层中位于所述源极/漏极区上方的部分而覆盖所述介电层的其他部分的掩模；
利用所述掩模适当地实施第一蚀刻以去除所述介电层的暴露部分和所述氧化物材料，从而在所述介电层内产生凹槽，所述凹槽终止于所述牺牲源极/漏极接触件的上表面处；以及
对所述凹槽实施第二蚀刻以去除所述牺牲源极/漏极接触件，并且延伸所述凹槽，使得所述凹槽终止于所述源极/漏极区的上表面处。
14.根据权利要求12所述的方法，其中，去除所述一对栅极结构和形成所述一对替换栅极结构包括：
形成布置在所述一对栅极结构的每个栅极结构的牺牲栅电极的相对侧壁周围的绝缘侧壁间隔件；
在形成所述牺牲源极/漏极接触件之前，在所述栅电极和所述侧壁间隔件上方形成蚀刻停止材料；
对所述牺牲栅电极进行开槽以在所述侧壁间隔件的垂直表面内形成腔体；以及
通过用金属填充所述腔体来形成所述替换栅极结构。
15.根据权利要求14所述的方法，还包括：
在形成所述蚀刻停止材料之前，在所述一对栅极结构之间形成应变的源极/漏极区。
16.根据权利要求15所述的方法，其中，所述应变的源极/漏极区包括硅锗(SiGe)或磷化硅(SiP)。
17.一种形成源极/漏极接触件的方法，包括：
在一对栅极结构之间的源极/漏极区上方的横向区中形成牺牲材料；
在所述横向区的一部分上方和所述一对栅极结构的每个栅极结构的一部分上方的所述牺牲材料中形成第一掩模图案，所述第一掩模图案形成源极/漏极接触件的几何结构；
实施第一蚀刻以去除所述第一掩模图案外部的所述牺牲材料，从而形成牺牲源极/漏极接触件；
在所述牺牲源极/漏极接触件上方形成氧化物材料；
在所述横向区和所述一对栅极结构的每个栅极结构的上方形成介电层；
形成暴露所述介电层中位于所述源极/漏极区上方的部分而覆盖所述介电层的其他部分的第二掩模图案；
利用所述第二掩模图案适当地实施第二蚀刻以去除所述介电层的暴露部分和所述氧化物材料从而在所述介电层内产生凹槽，所述凹槽终止于所述牺牲源极/漏极接触件的上表面处；以及
对所述凹槽实施第三蚀刻以去除所述牺牲源极/漏极接触件并且延伸所述凹槽，使得所述凹槽终止于所述源极/漏极区的上表面处。
18.根据权利要求17所述的方法，还包括：
通过用导电材料填充所述凹槽来形成所述源极/漏极接触件。
19.根据权利要求17所述的方法，还包括：
在形成所述牺牲源极/漏极接触件之前，在所述一对栅极结构上方形成蚀刻停止材料，所述蚀刻停止材料用于防止所述第三蚀刻蚀穿所述源极/漏极区。
20.根据权利要求17所述的方法，其中，所述一对栅极结构的每个栅极结构均包括：
栅电极；
绝缘侧壁间隔件，布置在所述栅电极的相对侧壁周围；
覆盖层，覆盖所述栅电极的上表面；以及
其中，所述第三蚀刻包括对所述绝缘侧壁间隔件、所述覆盖层以及所述牺牲源极/漏极接触件的牺牲材料具有选择性的蚀刻剂，从而去除所述牺牲源极/漏极接触件，而保留所述绝缘侧壁间隔件和绝缘的所述覆盖层不被蚀刻。
CN201410184599.9A 2014-02-14 2014-05-04 反向调节自对准接触件 Active CN104851806B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/180,460 US9412656B2 (en) 2014-02-14 2014-02-14 Reverse tone self-aligned contact
US14/180,460 2014-02-14

Publications (2)

Publication Number Publication Date
CN104851806A CN104851806A (zh) 2015-08-19
CN104851806B true CN104851806B (zh) 2018-01-26

Family

ID=53798735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410184599.9A Active CN104851806B (zh) 2014-02-14 2014-05-04 反向调节自对准接触件

Country Status (3)

Country Link
US (2) US9412656B2 (zh)
CN (1) CN104851806B (zh)
TW (1) TWI557846B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378963B2 (en) * 2014-01-21 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact and method of forming the same
US20160163646A1 (en) * 2014-12-05 2016-06-09 Qualcomm Incorporated Strapped contact in a semiconductor device
US9685434B2 (en) * 2014-12-10 2017-06-20 International Business Machines Corporation Inter-level dielectric layer in replacement metal gates and resistor fabrication
KR102295239B1 (ko) * 2015-01-08 2021-09-01 삼성전자주식회사 반도체 장치의 형성방법
US10062763B2 (en) 2015-05-27 2018-08-28 Qualcomm Incorporated Method and apparatus for selectively forming nitride caps on metal gate
EP3171409B1 (en) * 2015-11-18 2020-12-30 IMEC vzw Method for forming a field effect transistor device having an electrical contact
US9799741B2 (en) * 2015-12-16 2017-10-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method for manufacturing the same
CN106920771B (zh) * 2015-12-28 2020-03-10 中芯国际集成电路制造(北京)有限公司 金属栅晶体管源漏区接触塞的制作方法
US9831119B2 (en) 2015-12-28 2017-11-28 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP6625200B2 (ja) * 2016-03-24 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法
CN107275210B (zh) * 2016-04-06 2023-05-02 联华电子股份有限公司 半导体元件及其制作方法
CN107275214A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102568778B1 (ko) 2016-05-12 2023-08-22 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시 장치
US9768062B1 (en) 2016-06-16 2017-09-19 Samsung Electronics Co., Ltd. Method for forming low parasitic capacitance source and drain contacts
US9780209B1 (en) * 2016-07-13 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9847398B1 (en) * 2016-07-13 2017-12-19 United Microelectronics Corp. Semiconductor device with gate structure having dielectric layer on one side and contact plug on the other side
US9911656B1 (en) 2016-08-19 2018-03-06 International Business Machines Corporation Wimpy device by selective laser annealing
US10410872B2 (en) 2016-09-13 2019-09-10 Applied Materials, Inc. Borane mediated dehydrogenation process from silane and alkylsilane species for spacer and hardmask application
US10217707B2 (en) * 2016-09-16 2019-02-26 International Business Machines Corporation Trench contact resistance reduction
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10153198B2 (en) 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US10276379B2 (en) 2017-04-07 2019-04-30 Applied Materials, Inc. Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide
US9917164B1 (en) * 2017-04-07 2018-03-13 International Business Machines Corporation Fabricating raised source drain contacts of a CMOS structure
US10593543B2 (en) 2017-06-05 2020-03-17 Applied Materials, Inc. Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US10211302B2 (en) 2017-06-28 2019-02-19 International Business Machines Corporation Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts
US10243079B2 (en) 2017-06-30 2019-03-26 International Business Machines Corporation Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning
KR102509390B1 (ko) 2017-07-24 2023-03-14 어플라이드 머티어리얼스, 인코포레이티드 산화규소 상의 초박형 비정질 규소 막의 연속성을 개선하기 위한 전처리 접근법
DE102018122654A1 (de) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Finnenfeldeffekttransistorvorrichtung und verfahren zum bilden derselben
US10504782B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor device and method of forming the same
EP3480842A1 (en) * 2017-11-02 2019-05-08 IMEC vzw Method for forming source/drain contacts
US10134859B1 (en) 2017-11-09 2018-11-20 International Business Machines Corporation Transistor with asymmetric spacers
US10957589B2 (en) 2017-11-30 2021-03-23 Mediatek Inc. Self-aligned contact and method for forming the same
US10497612B2 (en) * 2017-12-11 2019-12-03 Globalfoundries Inc. Methods of forming contact structures on integrated circuit products
CN109994429B (zh) 2017-12-29 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10347744B1 (en) * 2018-01-09 2019-07-09 International Business Machines Corporation Method and structure of forming FinFET contact
US10593599B2 (en) * 2018-03-07 2020-03-17 Globalfoundries Inc. Contact structures
KR102557549B1 (ko) 2018-04-26 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10804379B2 (en) 2018-05-15 2020-10-13 Globalfoundries Inc. FinFET device and method of manufacturing
US10629730B2 (en) * 2018-05-25 2020-04-21 International Business Machines Corporation Body contact in Fin field effect transistor design
US10249755B1 (en) 2018-06-22 2019-04-02 International Business Machines Corporation Transistor with asymmetric source/drain overlap
US10236364B1 (en) 2018-06-22 2019-03-19 International Busines Machines Corporation Tunnel transistor
US10510600B1 (en) * 2018-07-11 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared contact structure and methods for forming the same
US10580685B2 (en) 2018-07-27 2020-03-03 Globalfoundries Inc. Integrated single diffusion break
US10658179B2 (en) * 2018-08-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure of middle layer removal
US11195753B2 (en) 2018-09-18 2021-12-07 International Business Machines Corporation Tiered-profile contact for semiconductor
KR102664157B1 (ko) * 2018-12-03 2024-05-07 엘지디스플레이 주식회사 투명표시장치
US11189531B2 (en) * 2019-08-23 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456736A (zh) * 2012-06-01 2013-12-18 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW337607B (en) * 1997-08-06 1998-08-01 Mos Electronics Taiwan Inc Process for forming a contact hole in an EEPROM with NOR construction
JP2002151686A (ja) * 2000-11-15 2002-05-24 Nec Corp 半導体装置およびその製造方法
US8367493B1 (en) * 2005-04-20 2013-02-05 Spansion Llc Void free interlayer dielectric
US7687395B2 (en) * 2006-11-02 2010-03-30 International Business Machines Corporation Contact aperture and contact via with stepped sidewall and methods for fabrication thereof
US8030718B2 (en) * 2008-09-12 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
US8530971B2 (en) * 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices
CN102376630B (zh) * 2010-08-20 2013-08-14 中国科学院微电子研究所 半导体器件及其局部互连结构的制造方法
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
US8765586B2 (en) * 2011-12-20 2014-07-01 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices
US8828813B2 (en) * 2012-04-13 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement channels
US8741723B2 (en) * 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
US8772102B2 (en) * 2012-04-25 2014-07-08 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device formed using replacement gate techniques
US9153498B2 (en) * 2013-07-22 2015-10-06 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
US8999799B2 (en) * 2013-08-29 2015-04-07 International Business Machines Corporation Maskless dual silicide contact formation
US9515163B2 (en) * 2013-09-09 2016-12-06 Globalfoundries Inc. Methods of forming FinFET semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
US9184263B2 (en) * 2013-12-30 2015-11-10 Globalfoundries Inc. Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456736A (zh) * 2012-06-01 2013-12-18 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US20150235897A1 (en) 2015-08-20
US9412656B2 (en) 2016-08-09
US9812536B2 (en) 2017-11-07
TW201535601A (zh) 2015-09-16
CN104851806A (zh) 2015-08-19
TWI557846B (zh) 2016-11-11
US20160329406A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
CN104851806B (zh) 反向调节自对准接触件
CN109786250B (zh) 半导体装置及其形成方法
US10068770B2 (en) Method and structure for semiconductor device having gate spacer protection layer
US10763341B2 (en) Semiconductor device structure and method for forming the same
TWI617034B (zh) 半導體裝置及其製造方法
CN111653483B (zh) 半导体器件及其制作方法
US9882023B2 (en) Sidewall spacers for self-aligned contacts
CN105977284A (zh) 用于鳍式场效应晶体管的源极/漏极区及其形成方法
CN107452795A (zh) 半导体器件及其制造方法
CN106098557A (zh) 半导体结构及其形成方法
TWI755527B (zh) 半導體裝置結構與其形成方法
CN108122832A (zh) Finfet和形成finfet的方法
TW201707070A (zh) 半導體元件及其製作方法
CN106992211A (zh) 鳍式场效晶体管装置
TW202127617A (zh) 半導體結構
CN106960844B (zh) 半导体元件及其制作方法
CN105990116A (zh) 一种制作半导体元件的方法
CN106206714A (zh) 半导体器件
US9653364B1 (en) FinFET device and method of forming the same
CN103855077A (zh) 具有接触插栓的半导体结构与其形成方法
CN105762187A (zh) 半导体器件及其制造方法
TWI821424B (zh) 一種在半導體鰭陣列上產生閘極切口結構的方法及其製成的半導體結構
TWI768670B (zh) 互連結構及其製造方法
US11855161B2 (en) Semiconductor device contact structures and methods of fabricating thereof
CN105762189A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant