[go: up one dir, main page]

CN104781928A - 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法 - Google Patents

陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法 Download PDF

Info

Publication number
CN104781928A
CN104781928A CN201380059847.0A CN201380059847A CN104781928A CN 104781928 A CN104781928 A CN 104781928A CN 201380059847 A CN201380059847 A CN 201380059847A CN 104781928 A CN104781928 A CN 104781928A
Authority
CN
China
Prior art keywords
substrate
layer
via holes
intermediate layer
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380059847.0A
Other languages
English (en)
Inventor
广濑义幸
杉谷幸爱
胡间纪人
丰岛刚平
上西升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ALMT Corp
Original Assignee
ALMT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALMT Corp filed Critical ALMT Corp
Publication of CN104781928A publication Critical patent/CN104781928A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C14/00—Alloys based on titanium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/04—Alloys based on a platinum group metal
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B22F2998/10—Processes characterised by the sequence of their steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Powder Metallurgy (AREA)
  • Dispersion Chemistry (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明提供一种陶瓷布线基板，其具有如下的上下导通体，即，在使陶瓷的前体烧结而以板状形成基板后在基板上形成的上下导通孔内，形成包含高熔点金属的多孔结构体后，熔渗低电阻金属而成，没有异常生长粒子或空隙、裂纹等，具有正常的复合结构，而且不用担心从基板脱落；本发明还提供该陶瓷布线基板的制造方法、以及使用该陶瓷布线基板构成的半导体装置。在基板(3)的形成具有复合结构的上下导通体(4)前的上下导通孔(2)的内面形成包含选自Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf中的至少1种的中间层(5)。

Description

陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法
技术领域
本发明涉及具备由至少含有Al或Si的陶瓷以板状形成的基板、和沿该基板的厚度方向贯穿的上下导通体的陶瓷布线基板、以及使用了该陶瓷布线基板的半导体装置。
背景技术
在由例如AlN、Al2O3、SiC等陶瓷以板状形成的基板的规定的位置形成沿厚度方向贯穿的上下导通孔并填充有上下导通体(通孔)的陶瓷布线基板被作为半导体元件的搭载用途等使用。
对于该陶瓷布线基板，为了提高上下导通孔的位置精度，一般的做法是，首先使成为陶瓷的母材的前体的板体(陶瓷生片)烧结而形成基板，然后在该基板的规定的位置形成沿该基板的厚度方向贯穿的上下导通孔后，向上下导通孔中填充包含导电材料的上下导通体而形成。
然而，当用作为导电材料的Cu、Ag、Au等低电阻金属来形成整个上下导通体时，由于该低电阻金属与陶瓷的热膨胀率大不相同，因此例如在向基板上搭载半导体元件时的接合工序中基板被暴露于高温中时，伴随着上下导通体的膨胀收缩，该上下导通体的、通常被设为与基板表面齐平面的前端面就会有从基板的表面向外突出后又因冷却而恢复原状的举动。
于是就会因上述的举动，对形成于包含上下导通体的前端面的基板的表面的、用于与半导体元件的接合等中的金属化层、焊料层施加局部的应力而容易在这些层中产生裂纹，若产生裂纹，就会有半导体元件搭载的可靠性显著降低的问题。另外，还有可能对基板本身、所搭载的半导体元件施加大的热应力。
因而，正在研究将上下导通体设为在包含W、Mo等高熔点金属的多孔结构体中填充有Cu、Ag、Au等低电阻金属的复合结构，使其热膨胀率接近包含陶瓷的基板。
例如在专利文献1中，向上下导通孔内填充含有W、Mo等高熔点金属的粉末的糊状物，使该粉末烧结而形成包含高熔点金属的多孔结构体后，向该多孔结构体中熔渗Cu、Ag、Au等低电阻金属，由此形成具有上述的复合结构的上下导通体。
然而，该结构中，由于包含高熔点金属的多孔结构体与包含陶瓷的基板没有密合，因此会有上下导通体容易从基板脱落的问题。
如果使高熔点金属中含有玻璃成分，则多孔结构体与基板的密合性提高，然而在其后的熔渗低电阻金属的工序中该低电阻金属与多孔结构体中的玻璃、形成基板的陶瓷不密合，因此会有容易在上下导通体的内部、与基板的界面中产生空隙的问题。
另外，根据发明人的研究，对于使高熔点金属烧结而形成多孔结构体的工序或、在多孔结构体中熔渗低电阻金属的工序，为了防止氧化，在H2等还原性气体气氛中或真空中实施，但是当通过此时的加热而升温到900℃以上、特别是1000℃左右时，由于该热，构成基板的Al、Si会向形成途中的上下导通体扩散。
于是，存在下述问题：
扩散了的Al、Si在900℃以上的高温下反应而使Mo、W局部地异常生长而生成异常生长粒子；或
低电阻金属向多孔结构体中的熔渗受异常生长粒子阻碍，不会均匀地绕进该多孔结构体中，而是产生空隙、裂纹；或
Al、Si与低电阻金属反应生成气体，产生空隙；或
还会无法形成具有正常的复合结构的良好的上下导通体。
专利文献2中记载，在烧结前的陶瓷生片中形成上下导通孔，向其中填充含有W、Mo等高熔点金属的粉末的糊状物后使整体烧结，将陶瓷制的基板与填充在该基板的上下导通孔内的多孔结构体一体化形成后，利用荷重板的重量使熔融了的Cu等低电阻金属向该多孔结构体内渗透而形成上下导通体。
根据该方法，可以提高基板与多孔结构体的密合性。然而，由于低电阻金属与陶瓷依然没有密合，因此无法消除在上下导通体与基板的界面中容易产生空隙的问题。
另外，由于在成为基板的母材的陶瓷生片中预先形成上下导通孔后使之烧结，因此还会因该陶瓷生片的烧结时的不均等的收缩，而出现上下导通孔的位置精度降低的问题。
专利文献3中记载，仍然是在烧结前的陶瓷生片中形成上下导通孔，向其中填充含有W、Mo等高熔点金属的粉末和Cu等低电阻金属的粉末的糊状物后使整体烧结，将陶瓷制的基板、与填充在该上下导通孔内的具有高熔点金属及低电阻金属的复合结构的上下导通体一体化形成。
根据该方法，有望提高基板与上下导通体的密合性而防止空隙的产生。然而该方法中烧结温度更高，达到1500℃以上，在实际中如先前说明那样在烧结中构成基板的Al、Si向上下导通体扩散，因此无法避免空隙的产生。另外，由于仍然是在成为基板的母材的陶瓷生片中预先形成上下导通孔后使之烧结，因此会因该陶瓷生片的烧结时的不均等的收缩，而无法消除上下导通孔的位置精度降低的问题。
现有技术文献
专利文献
专利文献1：日本特公平7-101724号公报
专利文献2：日本特开平5-267849号公报
专利文献3：日本特开2000-22338号公报
发明内容
发明所要解决的问题
本发明的目的在于，提供一种陶瓷布线基板，其具有上下导通体，该上下导通体为了提高位置精度而在使陶瓷的前体烧结而以板状形成基板后形成的上下导通孔内，首先形成包含高熔点金属的多孔结构体，其后熔渗低电阻金属而成，而且没有异常生长粒子或空隙、裂纹等而具有正常的复合结构，并且不用担心从基板脱落，本发明还提供该陶瓷布线基板的制造方法。
另外，本发明还提供一种半导体装置，是在该陶瓷布线基板上搭载半导体元件而成，具有高可靠性。
用于解决问题的方法
本发明提供一种陶瓷布线基板，包括：
基板，是使含有选自Al、及Si中的至少1种的陶瓷的前体烧结而以板状形成；
上下导通孔，在所述基板烧结后，贯穿该基板的厚度方向而形成；
上下导通体，其填充在所述上下导通孔中包含含有选自Cu、Ag、及Au中的至少1种低电阻金属、和选自W、及Mo中的至少1种高熔点金属的复合材料；及
中间层，其在所述上下导通体与基板之间，将所述两者之间隔开而配设，包含选自Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf中的至少1种。
另外，本发明提供所述本发明的陶瓷布线基板的制造方法，包括：
使成为形成所述基板的陶瓷的母材的前体的板体烧结而形成该基板的工序、
沿所述基板的厚度方向贯穿而形成上下导通孔的工序、
在所述上下导通孔的内而形成包含选自所述Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf中的至少1种的所述中间层的工序；
向所述上下导通孔内，填充含有选自所述W、及Mo中的至少1种高熔点金属的粉末的糊状物，使该粉末烧结，形成包含所述高熔点金属的多孔结构体的工序；及
向所述多孔结构体中，熔渗所述选自Cu、Ag、及Au中的至少1种低电阻金属而形成所述上下导通体的工序。
根据本发明，可以利用形成于基板的上下导通孔的内面的包含选自Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf中的至少1种的中间层，来防止在使高熔点金属烧结而形成多孔结构体时、或向该多孔结构体中熔渗低电阻金属而形成上下导通体时，由于此时的热而使构成基板的Al、Si向上下导通体中扩散、或相反地上下导通体的低电阻金属向基板中扩散。
由此，根据本发明，可以形成具有正常的复合结构的良好的上下导通体，其没有因构成基板的Al、Si向上下导通体中扩散、或相反地上下导通体的低电阻金属向基板中扩散而产生的异常生长粒子或空隙、裂纹等。
另外，上述的包含各种元素的中间层不仅具有与基板的良好的密合性，而且还会与作为低电阻金属、及高熔点金属的复合体的上下导通体良好地反应。另外，还可以消除因上下导通体无法追随上下导通孔的内面的凹凸而产生的间隙。
由此，通过夹设该中间层还可以提高基板与上下导通体的密合性，防止该上下导通体从基板脱落。
中间层的厚度优选为0.01μm以上。
如果厚度小于该范围，则虽然也要根据上下导通孔的内面的表面粗糙度而定，然而会产生厚度过薄而无法充分地防止Al、Si的扩散的部分、没有形成中间层的部分，由该中间层带来的、防止构成基板的Al、Si向上下导通体中扩散、或相反地防止上下导通体的低电阻金属向基板中扩散的功能变得不充分，有可能无法形成没有异常生长粒子或空隙、裂纹等的具有正常的复合结构的上下导通体。另外，由中间层带来的、提高基板与上下导通体的密合性的效果变得不充分，有可能使得上下导通体容易从基板脱落。
与此相对，通过将中间层的厚度设为0.01μm以上，就会充分地表现出由该中间层带来的先前说明的功能，可以形成更加有效地防止了异常生长粒子或空隙、裂纹等的产生的、具有正常的复合结构的上下导通体，并且可以更加可靠地防止该上下导通体从基板脱落。
优选：所述基板在至少一个平面上具备焊料层，
所述焊料层的厚度为8μm以下，
所述上下导通体中的所述低电阻金属的比例为50％以下。
在焊料层的厚度薄到8μm以下、而且低电阻金属的比例大于50％的高浓度的情况下，因上下导通体的膨胀收缩而对焊料层施加的局部的应力较大，因此在该焊料层中产生裂纹的可能性变高。与此相对，在焊料层的厚度为8μm以下的情况下，如果将低电阻金属的比例设为50％以下，就可以抑制上下导通体的膨胀收缩，更加可靠地防止在焊料层中产生裂纹。
本发明提供一种半导体装置，其特征在于，在所述本发明的陶瓷布线基板上搭载有半导体元件。
根据本发明，可以在上述本发明的陶瓷布线基板上，隔着金属化层、焊料层，而且不会有在这些层中产生裂纹或在上下导通体中产生脱落、空隙等问题的情况，以高可靠性搭载半导体装置。
发明的效果
根据本发明，可以提供一种陶瓷布线基板，其具有上下导通体，该上下导通体为了提高位置精度而在使陶瓷的前体烧结而以板状形成基板后形成的上下导通孔内，首先形成包含高熔点金属的多孔结构体，其后熔渗低电阻金属而成，而且没有异常生长粒子或空隙、裂纹等而具有正常的复合结构，并且不用担心从基板脱落，本发明还可以提供该陶瓷布线基板的制造方法。
另外，根据本发明，可以提供一种半导体装置，其是在该陶瓷布线基板上搭载半导体元件而成，具有高可靠性。
附图说明
图1是将本发明的陶瓷布线基板的实施方式的一例的一部分放大显示的截面图。
图2是将在图1的例子的陶瓷布线基板上搭载有半导体元件的半导体装置的一部分放大显示的截面图。
具体实施方式
图1是将本发明的陶瓷布线基板的实施方式的一例的一部分放大显示的截面图。
参照图1，该例子的陶瓷布线基板1具备：使陶瓷的前体烧结而以板状形成的基板3、在烧结后贯穿该基板3的厚度方向而形成的上下导通孔2、填充于该上下导通孔2中的包含含有低电阻金属和高熔点金属的复合材料的上下导通体4、及在该上下导通体4与基板3之间将该两者之间隔开地形成的中间层5。
中间层5如先前说明那样，包含选自Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf中的至少1种。
而且，图中符号6如后所述，是也可以夹设于中间层5与基板3的内面之间的密合层。
由于中间层5与包含含有选自Al、及Si中的至少1种的陶瓷的基板3的密合性优异，因此也可以没有密合层6。然而，通过夹设密合层6，可以进一步提高中间层5与基板3的密合性。
具备上述各部的陶瓷布线基板1可以经过如下的工序来制造，即，
利用烧结形成基板3的工序；
在所形成的基板3的规定的位置，沿厚度方向贯穿而形成上下导通孔2的工序；
在上下导通孔2的内面依次形成密合层6、中间层5的工序；
向上下导通孔2内填充含有高熔点金属的粉末的糊状物，使之烧结而形成包含高熔点金属的多孔结构体的工序；及
向所形成的多孔结构体中熔渗低电阻金属而形成上下导通体4的工序。
<基板3>
作为形成基板3的陶瓷，可以使用含有选自Al、及Si中的至少1种、具有能够应对半导体元件的高输出化的高散热性的各种陶瓷。
作为该陶瓷，例如可以举出AlN、Al2O3、Si3N4、SiC等。
包含这些陶瓷的基板3例如是使成为其母材的前体的板体(陶瓷生片)烧结、再根据需要研磨其表面而形成。烧结的条件或温度、研磨方法等可以设为与以往相同。
研磨后的表面粗糙度(粗糙度曲线的算术平均粗糙度、JIS B0601：2001)Ra优选为0.01μm以上，特别优选为0.02μm以上，优选为1μm以下，特别优选为0.5μm以下。
如果表面粗糙度Ra小于该范围，则有可能使得利用锚定效应提高金属化层的密合性的效果不充分，在超出范围的情况下，则有可能难以形成均匀厚度的金属化层。
另外，对于基板3的厚度，如果考虑强度与半导体装置的容积减少的兼顾，则优选为0.1mm以上，特别优选为0.15mm以上，优选为1mm以下，特别优选为0.5mm以下。
<上下导通孔2>
上下导通孔2的孔径优选为φ0.1mm以上，且优选为φ0.3mm以下，然而没有特别限定。
如果孔径小于该范围，则有可能难以向所形成的上下导通孔2内填充成为多孔结构体的母材的糊状物。另一方面，在超过范围的情况下，填充糊状物并使之烧结而形成的多孔结构体、向该多孔结构体中熔渗低电阻金属而形成的上下导通体4有可能在其后的工序中容易从基板3脱落。
虽然需要设法控制糊状物的粘度等，然而例如也可以根据基板内的布线设计等关系使孔径小于φ0.1mm，还可以例如为了提高电特性、热特性等而使孔径大于φ0.3mm。
上下导通孔2例如可以利用使用激光器的方法、使用微型钻头的方法、使用微型喷砂机的方法等各种方法来形成。
在其中的使用激光器或微型钻头的方法中，通过在加工机中指定上下导通孔2的形成位置，就可以自动地在规定的形成位置形成上下导通孔2。
另外，在使用微型喷砂机的方法中，例如使用包含聚氨酯系树脂等的喷砂用的光刻胶剂，利用光刻法形成具有所需的图案的抗蚀剂图案，从其上吹送喷砂而在未由抗蚀剂覆盖的部分选择性地开孔后，剥离、除去抗蚀剂，由此就可以在规定的形成位置形成上下导通孔2。
上下导通孔2如先前说明那样，是在预先烧结而以板状形成基板3后形成，因此与在烧结前进行开孔加工的方法相比，可以提高位置精度。具体而言，可以将位置精度设为大约±50μm以下。
<中间层5>
在以往的、在上下导通孔2的内面利用湿式镀敷法等形成用于上下导通的Cu膜等的方法中，加热只需要为100℃以下的范围。另外，在填充加入了玻璃成分的Cu、Ag的糊状物、使之烧结而形成上下导通体的方法中，其温度也是小于900℃即可。
然而如先前说明那样，在使高熔点金属烧结而形成多孔结构体的工序、或向多孔结构体中熔渗低电阻金属而形成上下导通体4的工序中，都需要900℃以上的加热，此种高温下构成基板3的Al、Si会向形成途中的上下导通体4中扩散。
于是就会有如下的情况，即，
■扩散了的Al、Si在900℃以上的高温下反应，使Mo、W部分地异常生长而生成异常生长粒子；或
■熔渗到多孔结构体中的低电阻金属受异常生长粒子阻碍而不能均匀地绕进多孔结构体中，从而产生空隙、裂纹；或
■Al、Si与低电阻金属反应生成气体而产生空隙。
另外，相反地也有上下导通体4的低电阻金属向基板3中扩散，与构成该基板3的Al、Si反应生成气体而产生空隙的情况。由此就会产生无法形成具有正常的复合结构的良好的上下导通体4的问题。
与此相对，根据本发明，通过如先前说明那样，在上下导通孔2的内面设置包含选自Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf中的至少1种的中间层5，就可以防止构成基板3的Al、Si向上下导通体4中扩散，或相反地上下导通体4的低电阻金属向基板3中扩散。由此，就可以形成没有异常生长粒子或空隙、裂纹等的具有正常的复合结构的良好的上下导通体4。
另外，上述的包含各种元素的中间层5具有与基板3的良好的密合性，而且还与作为低电阻金属、及高熔点金属的复合体的上下导通体4良好地反应。由此，通过夹设该中间层5，就可以提高基板3与上下导通体4的密合性，防止上下导通体4从基板3脱落。
而且，中间层5优选由上述的各种元素当中扩散防止效果特别优异的Mo、和/或W形成。
中间层5可以利用溅射法、真空蒸镀法等物理蒸镀法、或湿式镀敷法、冷喷涂法等通常的膜形成方法形成。
例如如果在形成上下导通孔2的基板3的两侧的表面7、8，利用这些膜形成方法形成膜，则不仅可以在两个表面7、8形成膜，而且膜形成材料还会绕进上下导通孔2的内面而在该内面也形成膜。其后如果利用研磨等将形成于除去上下导通孔2的内面以外的基板3的表面7、8的膜除去，就可以仅在该上下导通孔2的内面选择性地形成中间层5。
而且，根据基板3的厚度、上下导通孔2的孔径等，有时即使仅从基板3的一侧进行膜形成，也可以在上下导通孔2的内面的大致整个面形成膜，在该情况下也可以仅为从一侧的膜形成。
中间层5的厚度优选为0.01μm以上。
上下导通孔2的内面虽然根据其形成方法等而不同，然而表面粗糙度Ra有时大到1μm以上。
该情况下，如果中间层5的厚度小于0.01μm，则有可能该中间层5的至少一部分的厚度变得极小而无法充分地防止Al、Si的扩散、或产生完全没有形成中间层5的部分。
于是，若产生这些部分，则有可能由设置中间层5带来的、防止构成基板3的Al、Si向上下导通体4中扩散、或防止上下导通体4的低电阻金属向基板3中扩散的功能就会变得不充分，从而在下一工序中无法形成没有异常生长粒子或空隙、裂纹等的具有正常的复合结构的上下导通体4。
另外，有可能由中间层5带来的、提高基板3与上下导通体4的密合性的效果变得不充分，从而还使得上下导通体4容易从基板3脱落。
针对于此，通过将中间层5的厚度设为0.01μm以上，就可以尽可能地抑制厚度薄的部分、没有形成中间层5的部分的产生，可以使得该中间层5的功能充分地表现。于是，在下一工序中，就可以形成更加有效地防止了异常生长粒子或空隙、裂纹等的产生的、具有正常的复合结构的上下导通体4，并且可以更加可靠地防止该上下导通体4从基板3脱落。
如果考虑进一步提高该效果，则中间层5的厚度在上述的范围中优选为0.1μm以上，特别优选为0.5μm以上。
而且，如果考虑防止构成基板3的Al、Si向上下导通体4中扩散、或相反地上下导通体4的低电阻金属向基板3中扩散的效果，则理想的情况是上下导通孔2的内面的整个面由中间层5覆盖，然而由于上述的上下导通孔2的内面的表面粗糙度等关系，有时也会在一部分存在没有形成中间层5的区域。
然而也可以在不丧失由设置中间层5带来的效果的范围中，即在将利用后述的方法求出的空隙(包括裂纹)的产生比率收容在10％以下的范围中，存在没有形成中间层5的区域。
另外，关于中间层5的晶界，有时由于熔渗等时的加热，构成上下导通体4的低电阻金属会穿过该晶界而向作为基底的基板3中扩散。
在该情况下如果进行截面观察，则可以观察到中间层5的晶界没有覆盖基板3的结构。另外，在晶界的正下方，也有穿过该晶界扩散的低电阻金属与构成基板3的Al、Si反应的情况。然而，由于除了晶界以外，可以通过夹设中间层5来防止扩散及反应，因此知道在实用上没有问题。
中间层5的厚度的上限没有特别限定。
如果考虑防止构成基板3的Al、Si向上下导通体4中扩散、或相反地防止上下导通体4的低电阻金属向基板3中扩散的效果，则中间层5的厚度越大越好。
然而，例如在前述的溅射法、真空蒸镀法等物理蒸镀法或湿式镀敷法中，中间层5的厚度优选为10μm以下。在厚度大于该范围的情况下，膜形成的效率显著地降低，因此并不实用。
另一方面，在冷喷涂法等中可以将中间层5的厚度增大到50μm左右。然而在中间层5的厚度大于该范围的情况下，特别是在上下导通孔2的孔径小时，由于可以形成上下导通体4的孔径变小，因此有可能利用先前说明的工序的上下导通体4的形成变得困难、或导电性降低。
由此，中间层5的厚度只要根据膜形成方法的不同、上下导通孔2的孔径等适当地设定即可。
<密合层6>
密合层6如先前说明那样，可以利用具有提高中间层5与包含含有选自Al、及Si中的至少1种的陶瓷的基板3的密合性的功能的各种材料形成。
作为具有该功能的、成为密合层6的母材的材料，例如可以举出Ti、Cr、NiCr、Ta、TaN、TiW等。
包含这些材料的密合层6可以与中间层5相同地形成。在将密合层6和中间层5都利用溅射法、真空蒸镀法等物理蒸镀法形成的情况下，优选在相同的膜形成装置内，不将该装置的内部向大气开放地连续地进行膜形成。然而也可以在膜形成装置内形成密合层6后，暂时地取出到大气中，之后再次在相同或不同的膜形成装置内形成中间层5。
密合层6的厚度没有特别限定，然而优选为0.01μm以上。如果厚度小于该范围，则有可能无法充分地获得通过设置密合层6而带来的、提高中间层5的与基板的密合性的效果。
而且，密合层6的厚度的上限仍然是只要根据膜形成方法的不同、上下导通孔2的孔径等适当地设定即可。
即，在溅射法、真空蒸镀法等物理蒸镀法或湿式镀敷法中，密合层6的厚度优选为10μm以下。在厚度大于该范围的情况下，膜形成的效率显著地降低，因此并不实用。另外，例如在作为密合层6使用Ti等脆的材料的情况下，如果厚度超过范围，则也有可能容易在密合层6内引起破坏。
另外，在冷喷涂法等中，可以将密合层6的厚度增大到50μm左右。
然而，在厚度大于该范围的情况下，特别是在上下导通孔2的孔径小时，由于可以形成上下导通体4的孔径变小，因此有可能利用先前说明的工序的上下导通体4的形成变得困难、或导电性降低。
<上下导通体4>
上下导通体4如先前说明那样，通过如下操作来形成，即，首先形成包含选自W、及Mo中的至少1种高熔点金属的多孔结构体，然后向所形成的多孔结构体中熔渗选自Cu、Ag、及Au中的至少1种低电阻金属。另外，多孔结构体也可以还含有C。
(多孔结构体)
为了形成多孔结构体，优选将含有高熔点金属的粉末、树脂结合剂、及溶剂等的糊状物填充到上下导通孔2中，根据需要进行脱粘合剂处理(脱脂处理)后，再进行烧结。
作为糊状物的填充方法，可以采用丝网印刷或点胶机、刷毛涂布、旋转辊涂布等众所周知的涂布方法。
高熔点金属的粉末的平均粒径优选为1μm以上，且优选为10μm以下。
在如上所述地填充糊状物后，根据需要进行脱粘合剂处理后进行烧结的情况下，如果高熔点金属的粉末的粒径小于上述的范围则烧结性过高，因此在烧结时伴随着粒子生长的收缩量变大，所形成的多孔结构体有可能容易从基板脱落。
另外，因粉末的松密度变低而糊状物中的粉末的填充密度变低，其结果是，向上下导通孔2中填充后的粉末密度变低，这也是成为收缩量变大、多孔结构体容易从基板脱落的另一个重要原因。
另一方面，在平均粒径超过上述的范围的情况下，在烧结时不产生粉末之间的颈缩生长(neck growth)，烧结没有充分地进行，因此同样地多孔结构体有可能容易从基板脱落。
而且，高熔点金属的粉末也可以并用数种粒径不同的粉末。
作为树脂结合剂，例如可以举出丙烯酸粘合剂、乙基纤维素、硝基纤维素、石蜡等的1种或2种以上。
另外，作为溶剂，可以使用能够使树脂结合剂良好地溶解或分散并且使高熔点金属的粉末良好地分散而形成糊状物的各种溶剂。
作为该溶剂，例如可以举出丁基卡必醇、松油醇等的至少1种。
对于树脂结合剂、及溶剂的配合比例，通常在每100质量份的高熔点金属的粉末中，优选树脂结合剂为1质量份以上、3质量份以下，溶剂为3质量份以上、15质量份以下，然而考虑到糊状物向上下导通孔2中的填充性、脱粘合剂处理后的残碳量等，也可以将两成分的配合比例设为该范围以外。
在其后的脱粘合剂处理中，为了充分地除去填充到上下导通孔2中的糊状物中的树脂结合材料、溶剂，例如优选在氮气、氢气、真空等非氧化性气氛中加热到大约300℃以上、1000℃以下的温度。
脱粘合剂处理后、烧结前的残碳量优选为300ppm以下。
在残碳量超过该范围的情况下，将高熔点金属烧结后熔渗低电阻金属而形成上下导通体时，有可能产生异常生长粒子或空隙、裂纹等。
填充到上下导通孔2中的糊状物与空气的接触面积小，因此在脱粘合剂处理时有难以除去树脂结合材料、溶剂的倾向，而通过将该糊状物中使用的树脂结合材料或溶剂的种类、配合比例、或脱粘合剂处理的条件等最佳化，就可以将残碳量设为上述的范围。
然后利用脱粘合剂处理使残留于上下导通孔2内的高熔点金属在氮气、氢气、真空等非氧化性气氛中烧结。一般而言烧结温度优选为600℃以上、1300℃以下，烧结时间优选为0.5小时以上、20小时以下。
利用该烧结，在高熔点金属的粉末之间产生颈缩生长的同时，在粉末与中间层5之间也产生颈缩生长。
在没有中间层5的情况下，由于高熔点金属、与构成基板3的上下导通孔2的内面的陶瓷不会颈缩生长，因此会如先前说明那样产生上下导通体4的脱落，然而通过形成中间层5，就可以如上所述地在该中间层5与高熔点金属之间也产生颈缩生长而防止脱落。
如果将高熔点金属的粉末烧结，则不仅先前在脱粘合剂处理中树脂结合材料、溶剂被除去，而且还会因烧结而产生收缩，因此在被烧结了的粉末间产生无数的间隙而形成多孔结构体。
而且如果在间隙的分布中存在不均，则会在熔渗到该间隙中的低电阻金属的分布中也产生不均。由此，优选选择粉末的粒径、树脂结合剂、溶剂的种类和配合、以及糊状物的填充方法等，使得多孔结构体中的间隙尽可能地均匀。
另外，作为烧结后的状态，优选将多孔结构体设为在整个上下导通孔2中均匀地颈缩生长的状态，为此仍然优选选择粉末的粒径、树脂结合剂、溶剂的种类和配合、以及糊状物的填充方法等。
通过利用选自热膨胀率接近陶瓷的W、及Mo中的至少1种高熔点金属来形成成为上下导通体4的骨架的多孔结构体，就可以在下一工序中消除填埋多孔结构体的间隙的热膨胀率高的低电阻金属的影响，使得上下导通体4的热膨胀率接近包含陶瓷的基板3的热膨胀率。
由此，就可以防止对形成于基板3的表面7、8的金属化层、焊料层施加局部的应力而产生裂纹、或防止对基板本身或所搭载的半导体元件施加大的热应力，从而可以大幅度改善半导体元件搭载的可靠性。
(低电阻金属的熔渗)
例如在将在上下导通孔2内形成有多孔结构体的基板3的上下用包含要熔渗的低电阻金属的板夹持，或仅在基板3的一面重叠该板的状态下，在氮气、氢气、真空等非氧化性气氛中加热到低电阻金属的熔融温度以上。
于是熔融了的低电阻金属就会因毛细管现象而在多孔结构体内的无数的间隙中浸润展开，由此低电阻金属熔渗到该多孔结构体中而形成上下导通体4。
一般而言熔渗温度优选为900℃以上、1500℃以下，熔渗时间优选为0.5小时以上、10小时以下。
在该熔渗工序中，在以往的没有设置中间层5的体系中，会因Al、Si从基板3中扩散、或相反地上下导通体4的低电阻金属向基板中扩散而产生像先前说明那样的各种问题，然而根据本发明，通过设置中间层5可以防止这些问题产生。
另外，也如先前说明那样，为了防止对形成于基板3的表面7、8的金属化层、焊料层施加局部的应力而产生裂纹、或对基板本身、所搭载的半导体元件施加大的热应力，大幅度改善半导体元件搭载的可靠性，优选使得向包含高熔点金属的多孔结构体中熔渗低电阻金属而形成的上下导通体4的热膨胀率尽可能接近包含陶瓷的基板3的热膨胀率。
上下导通体4的热膨胀率由形成多孔结构体的高熔点金属、与熔渗到该多孔结构体中的低电阻金属的存在比率决定。
以下将上下导通体4中的低电阻金属的存在比率用利用下述的方法求出的低电阻金属的截面积在全部截面积中所占的百分率来表示。
即，对所形成的上下导通体4利用以Ar等离子体进行干式蚀刻的截面抛光(CP)加工进行截面加工，对其截面利用扫描型电子显微镜(SEM)以250倍的倍率，在350μm×500μm的视野中能观察全部上下导通体4的视野数进行截面观察，计测截面积。此后求出低电阻金属的截面积在全部截面积中所占的百分率而设为低电阻金属的存在比率。
该低电阻金属的存在比率优选为3％以上，且优选为88％以下。
如果低电阻金属的存在比率小于该范围，则无法将形成于多孔结构体中的间隙用低电阻金属完全地填埋，有可能残留有空隙。另外在超过范围的情况下，有可能上下导通体4的热膨胀率会大于15×10-6/K，与包含陶瓷的基板3的热膨胀差变大而容易产生前述的不佳状况。
相对于此，使低电阻金属的存在比率在上述的范围中越大，则越可以使上下导通体4为低电阻，相反地使之越小，则越可以使其热膨胀率接近包含陶瓷的基板3。
而且，低电阻金属的存在比率在上述的范围中更优选为10％以上，且更优选为70％以下。
有时对于上下导通体4要求热导率高。该情况下，经常要求热导率为180W/mK以上，为了实现该要求，低电阻金属的存在比率优选为上述的范围以上。
另外，通常而言，上下导通体4的直径再大也为直径0.3mm左右，而在如上所述要求热导率的用途的情况下，为了确保散热路径，有时设为直径0.5mm以上。该情况下，需要使上下导通体4的热膨胀率更加接近包含陶瓷的基板3。
然而，如果低电阻金属的存在比率大于先前的范围，则热膨胀率大于12×10-6/K而有可能前述的不佳状况发生的概率变高。
如果没有中间层5或无法在合适的条件下成膜，则如先前说明那样，高熔点金属与从基板3扩散的Al、Si反应，由于该高熔点金属的异常生长而产生异常生长粒子。
在异常生长粒子的粒径为40μm以上的情况下，熔渗到多孔结构体中的低电阻金属受异常生长粒子阻碍而不会均匀地绕进多孔结构体中，有可能产生空隙、裂纹。
将空隙(包括裂纹)的产生比率用以下与低电阻金属的存在比率相同地求出的空隙的截面积在全部截面积中所占的百分率来表示。
即，将所形成的上下导通体4利用以Ar等离子体进行干式蚀刻的截面抛光(CP)加工进行截面加工，对该截面利用扫描型电子显微镜(SEM)以250倍的倍率，在350μm×500μm的视野中可以观察整个上下导通体4的视野数进行截面观察，计测截面积。此后求出空隙的截面积在全部截面积中所占的百分率而设为空隙的产生比率。
该空隙的产生比率优选为10％以下。在空隙的产生比率超过该范围的情况下，所熔渗的低电阻金属不能充分地绕进多孔结构体中，在上下导通体4中产生空隙、裂纹。此外，例如在如后所述在包含上下导通体4的基板3的表面7、8形成金属化层时，有可能产生如下的问题，即，因来自空隙、裂纹的气体发生而使金属化层的密合强度变弱并剥离，或即使不剥离也会在金属化层、其上的焊料层等中产生裂纹。
而且，空隙的产生比率在上述的范围中优选为5％以下。在空隙的产生率超过该范围的情况下，在金属化层的厚度例如小于0.5μm时会强烈地受到前述的空隙、裂纹的影响，有可能在上下导通体4的正上方的金属化层、其上的焊料层等中产生裂纹。
而且空隙既有在上下导通体4内产生的情况，也有在上下导通体4与基板3的界面中产生的情况。此处将界面中产生空隙(间隙)的面积比率也包含于空隙的产生比率中。
空隙的产生比率的下限自不必说为0％。理想的情况是完全没有空隙。
先前的低电阻金属的存在比率可以通过调整先前说明的成为多孔结构体的母材的糊状物的粘度、树脂结合剂的量等而设为上述的范围。
即，如果降低糊状物的粘度或增大树脂结合剂的量而降低糊状物中所含的高熔点金属的比率，就可以使得使用该糊状物经过先前说明的工序形成的上下导通体4中所含的低电阻金属的存在比率增加。
<半导体装置>
图2是将在图1的例的陶瓷布线基板上搭载有半导体元件的半导体装置的一部分放大显示的截面图。
参照图2，该例的半导体装置9在陶瓷布线基板1的图中在基板3的上下两侧的、包括上下导通体4的表面7、8分别形成金属化层10、11，并且在上侧的金属化层10上还隔着焊料层12搭载半导体元件13而构成。
(金属化层10、11)
金属化层10、11是在如先前说明那样形成上下导通体4，再根据需要研磨至前述的规定的表面粗糙度Ra的基板3的表面7、8形成。
金属化层10、11也可以形成为以下说明的仅导电层的单层结构，然而通常优选形成为用于确保与基板3的密合性的密合层与外部连接用的电极层的至少2层结构。另外也可以在这两层间夹设防扩散层。
密合层例如利用Ti、Cr、NiCr、Ta、TiW、及它们的化合物等以厚度约0.05μm以上、1.0μm以下形成。形成方法例如可以举出溅射法、真空蒸镀法等物理蒸镀法。
另外，防扩散层例如由Pt、Pd、Cu、Ni、Mo、NiCr等形成。
此外，导电层例如利用Ag、Al、Au等以厚度约0.1μm以上、10μm以下形成。形成方法例如可以举出溅射法、真空蒸镀法等物理蒸镀法或湿式镀敷法。
单层、层叠的任意的金属化层10、11都可以利用光刻法进行微细图案形成。
另外，金属化层10、11也可以利用厚膜法(Au、Cu等)形成。另外，也可以通过将用厚膜法形成的图案根据需要进行研磨、化学蚀刻而进一步进行图案形成，或在图案上利用镀Ni、镀Ni/Au而成膜。
也可以在利用上述的各方法形成的金属化层10、11上或其附近，根据需要形成NiCr、TaN等电阻膜。
而且，根据半导体装置9的结构等，金属化层10、11也可以不进行以上说明的图案形成，而是设为满版面。
另外，在附图例子的情况下，在上侧的金属化层10的规定的位置，图案形成AuSn等焊料层12。
通常，在1片基板3上设定多个成为半导体装置9的区域，在形成至金属化层10、11后利用切片、激光等众所周知的方法按照各个区域切分后，在各个规定的位置借助AuSn焊料等无Pb焊料搭载半导体元件13。具体而言，一般的做法是将厚度10μm以上、100μm以下的焊料箔夹插到半导体元件13与金属化层10之间而进行焊接。
然而也可以将厚度1μm以上、20μm以下的焊料层12利用真空蒸镀法等物理蒸镀法、湿式镀敷法在切分前的基板3的金属化层10上预先以良好的位置精度进行图案形成。
在该焊料层12的厚度为8μm以下时，上下导通体4中的低电阻金属的比例优选为50％以下。
在焊料层12的厚度薄到8μm以下、而且低电阻金属的比例大于50％的高浓度的情况下，因上下导通体4的膨胀收缩而对焊料层12施加的局部的应力变得比较大，因此在该焊料层12中产生裂纹的可能性变高。与此相对，在焊料层12的厚度为8μm以下的情况下，如果将低电阻金属的比例设为50％以下，就可以抑制上下导通体4的膨胀收缩，更加可靠地防止在焊料层12中产生裂纹。
而且基板3也可以在搭载半导体元件13后按照每个区域进行切分。
(半导体元件13)
半导体元件13没有特别限定，可以搭载包含Si、GaAs、InP、GaN、SiC等的各种半导体元件。半导体元件的尺寸也没有特别限定。
[实施例]
<实施例1>
(上下导通孔2的形成)
在研磨至表面粗糙度Ra为0.5μm的□100×t0.5mm的AlN制的基板3上，使用YAG激光器形成3000个φ0.5mm的上下导通孔2。使用工具显微镜测定所形成的上下导通孔2的位置精度，其结果是±20μm。
(密合层6、及中间层5的形成)
将形成有上下导通孔2的基板3用异丙醇(IPA)进行超声波清洗，鼓风而使IPA挥发后，在烘箱中进行100℃×10分钟的加热而使之干燥。
然后在基板3的两侧的表面7、8、及上下导通孔2的内面，利用溅射法依次形成作为密合层6的厚度0.1μm的Ti膜、然后作为中间层5的厚度1.0μm的W膜。
膜形成是在溅射装置内在极限真空度1×10-4Pa的气氛下，用卤素加热器对基板3进行200℃×5分钟加热，再进行借助Ar等离子体的干式清洗后，依照常法实施。
然后将膜形成后的基板3的、形成于除去上下导通孔2的内面以外的表面7、8的膜利用研磨等除去，形成仅在上下导通孔2的内面选择性地形成有密合层6和中间层5的状态。
(上下导通体4的形成)
然后，向上下导通孔2内，填充含有作为高熔点金属的W的粉末且成为多孔结构体的母材的糊状物。
作为糊状物，使用了向平均粒径5μm的W粉末100质量份中配合并分散作为树脂结合剂的丙烯酸粘合剂2质量份、及作为溶剂的丁基卡必醇5重量份而制作的材料。将该糊状物用丝网印刷机填充到上下导通孔2中。
然后在氮气氛中利用600℃×3小时的加热进行脱粘合剂处理，然后在氢气氛中利用1000℃×1小时的加热使W的粉末烧结而形成多孔结构体。
然后设为将AlN基板的上下用对于熔渗所必需的量的2片Cu板夹持的状态，在氢气氛中利用1200℃×0.5小时的加热向上下导通孔2内的多孔结构体中熔渗作为低电阻金属的Cu，形成具有Cu与W的复合结构的上下导通体4。
然后将基板3的两个表面7、8研磨至表面粗糙度Ra为0.5μm而完成了陶瓷布线基板1。
(金属化层10、11的形成、及图案形成)
在陶瓷布线基板1的基板3的两个表面7、8，利用下述的方法，形成构成电路图案的金属化层10、11。
首先将基板3用异丙醇(IPA)进行超声波清洗，鼓风而使IPA挥发后，在烘箱中进行100。℃×10分钟的加热而使之干燥。
然后在基板3的两个表面7、8利用溅射法依次形成0.05μm的作为密合层的Ti膜，然后是0.2μm的作为防扩散层的Pt膜，继而是0.2μm的作为导电层的Au膜，形成3层结构的金属化层10、11。
膜形成是在溅射装置内在极限真空度1×10-4Pa的气氛下，用卤素加热器对基板3进行200℃×5分钟加热，再利用Ar等离子体进行干式清洗后，依照常法实施。
然后在金属化层10、11上，一面一面地利用旋涂法涂布光刻胶。各个面的抗蚀剂厚度设为5μm左右。
然后将光掩模中形成的图案用曝光机对抗蚀剂曝光、转印后，在保持为30℃的显影液中浸渍5分钟，然后在漂洗液中浸渍5分钟，再在纯水中浸渍10分钟而显影，在抗蚀剂上印上图案。
此后使用干式蚀刻装置，将由抗蚀剂覆盖的部分以外的金属化层10、11用Ar等离子体除去后，在保持为80℃的抗蚀剂剥离液中浸渍3分钟，其后在漂洗液中浸渍5分钟，在纯水中浸渍10分钟而去除抗蚀剂，对金属化层10、11进行了图案形成。
(截面观察1)
将所制作的陶瓷布线基板1的上下导通体4、和其正上方的金属化层10、11利用以Ar等离子体进行干式蚀刻的截面抛光(CP)加工进行截面加工，对其中的上下导通体4的截面，利用扫描型电子显微镜(SEM)以250倍的倍率，在350μm×500μm的视野中每1个上下导通体4各2个视野地对10个上下导通体4进行了截面观察，其结果是，没有看到裂纹、或Cu、W的偏析(由W的异常生长粒子造成)等。另外在上下导通体4与基板3的界面中没有看到间隙。另外空隙在全部截面积中所占的产生比率为1％，Cu的存在比率为30％。
具有Cu与W的复合结构、Cu的存在比率为30％的上下导通体4的热膨胀率约为7～8×10-6/K，接近作为基板材料的AlN的热膨胀率(4.5×10-6/K)，因此与作为上下导通体4使用Cu单质(热膨胀率17×10-6/K)的情况不同，确认在半导体元件的接合工序等中即使暴露在高温下，也难以在金属化层10、11或焊料层12中产生裂纹。
对于该材料，实际中在金属化层10上借助厚度30μm的AuSn焊料箔利用300。℃×10分钟的加热接合□1mm×t0.3mm的Si元件后，对由该焊料箔形成的AuSn焊料层12同样地进行截面加工，对该截面利用扫描型电子显微镜(SEM)以1000倍的倍率，在90μm×130μm的视野中连续8个视野地进行截面观察而评价了裂纹的有无。评价基准如下所示。
◎：在焊料层12中，利用上述的测定方法完全看不到裂纹。极为良好。
○：虽然可以看到裂纹，然而各条裂纹长度都为3μm以下，合计的裂纹长度为0.1mm以下，认为对接合特性或电、热特性不产生影响。良好。
△：最长的裂纹长度大于3μm且为5μm以下，并且合计的裂纹长度为0.1mm以下，认为对接合特性或电、热特性基本上不造成影响。一般水平。
×：最长的裂纹长度大于5μm、或合计的裂纹长度大于0.1mm，认为有可能对接合特性或电、热特性造成影响。不良。
实施例1极为良好而为“◎”。
然而AuSn焊料层12的裂纹不仅是由于上下导通体4与基板3的热膨胀率差的原因而产生，还如先前说明那样，由于上下导通体4内的空隙、或上下导通体4的与基板3的界面的间隙的原因而产生。在空隙产生率大于10％的情况下，表明熔渗的低电阻金属没有充分地绕进多孔结构体中，不仅有可能在上下导通体4中产生裂纹，在形成于其上下的金属化层10、11、或金属化层10上的AuSn焊料层12中也有可能产生裂纹。
(截面观察2)
然后对于截面观察1中进行了截面加工的金属化层10、11的截面，利用扫描型电子显微镜(SEM)以5000倍的倍率，在18μm×25μm的视野中，每1个上下导通体4为1个视野，对100个上下导通体4合计连续100个视野进行截面观察而评价了金属化层10、11的裂纹的有无。评价基准如下所示。
◎：在金属化层10、11中，利用上述的测定方法完全看不到裂纹。极为良好。
○：虽然可以看到裂纹，然而裂纹长度为0.1μm以下，认为对接合特性或电、热特性不造成影响。良好。
△：裂纹长度大于0.1μm、并且为0.2μm以下，认为对接合特性或电、热特性基本上不造成影响。一般水平。
×：裂纹长度大于0.2μm，认为有可能对接合特性或电、热特性造成影响。不良。
实施例1极为良好而为“◎”。
<比较例1>
除了在基板3的上下导通孔2的内面没有形成密合层6、及中间层5的任意一个以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行了图案形成。
此后实施了先前的截面观察1、2，其结果是，空隙的产生比率为35％，Cu的存在比率为30％。另外确认，由元件搭载造成的AuSn焊料层12的裂纹评价为不良“×”，金属化层10、11的裂纹评价为不良“×”，特别是在金属化层10、11中不仅产生了裂纹，而且还发生了剥离。
<实施例2>
除了将作为中间层5的W膜的厚度设为0.01μm(实施例2-1)、0.1μm(实施例2-2)、0.3μm(实施例2-3)、0.5μm(实施例2-4)、3.0μm(实施例2-5)、及10.0μm(实施例2-6)以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。将结果与实施例1、比较例1的结果一同表示于表1中。
[表1]
表1
根据表1的实施例1、实施例2-1～2-6、及比较例1的结果，知道了：通过在上下导通孔2的内面作为中间层5形成W膜，就可以抑制来自陶瓷制的基板3的Al的扩散并将由其导致的上下导通体4中的空隙的产生比率抑制为10％以下，可以抑制在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹。
另外，根据实施例1、实施例2-1～2-6的结果，知道了如果考虑提高该效果，则作为中间层5的W膜的厚度通过优选为0.01μm以上，尤其优选为0.1μm以上，进一步设为0.5μm以上，由此可以抑制空隙的产生。
<实施例3>
除了作为中间层5，形成厚度0.01μm(实施例3-1)、0.1μm(实施例3-2)、0.3μm(实施例3-3)、0.5μm(实施例3-4)、1.0μm(实施例3-5)、3.0μm(实施例3-6)、或10.0μm(实施例3-7)的Mo膜以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。将结果与比较例1的结果一同表示于表2中。
[表2]
表2
根据表2的实施例3-1～3-7、及比较例1的结果，知道了在作为中间层5形成Mo膜的情况下，也可以获得与实施例1、2的W膜相同的效果。
即知道了：通过在上下导通孔2的内面作为中间层5形成Mo膜，可以抑制来自陶瓷制的基板3的Al的扩散并将由其导致的上下导通体4中的空隙的产生比率抑制为10％以下，可以抑制在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹。
另外知道了：如果考虑提高该效果，则作为中间层5的Mo膜的厚度通过优选为0.01μm以上，尤其优选为0.1μm以上，进一步设为0.5μm以上，由此可以抑制空隙的产生。
<实施例4-1>
除了不形成密合层6、在上下导通孔2的内面直接形成作为中间层5的W膜以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对所述金属化层10、11进行图案形成后实施了截面观察1、2。
<实施例4-2～4-5>
除了将作为密合层6的Ti膜的厚度设为0.01μm(实施例4-2)、0.05μm(实施例4-3)、1.0μm(实施例4-4)、或10.0μm(实施例4-5)以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。将结果与实施例1的结果一同表示于表3中。
[表3]
表3
根据表3的实施例1、实施例4-1的结果，知道了：从可靠地抑制空隙的产生而提高抑制在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹的效果的方面考虑，优选在中间层5下形成作为密合层6的Ti膜。
另外，根据实施例1、实施例4-2～4-5的结果，知道了：如果考虑提高该效果，则作为密合层6的Ti膜的厚度为0.01μm以上，特别优选为0.05μm以上。
<实施例5>
除了作为密合层6分别形成厚度0.1μm的Cr膜(实施例5-1)、及NiCr膜(实施例5-2)以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。将结果与实施例1的结果一同表示于表4中。
[表4]
表4
根据表4的结果，知道了：作为密合层6，不仅Ti可以发挥作用，Cr、NiCr也可以同等地发挥作用。
<实施例6>
除了调整成为多孔结构体的母材的含有W粉末的糊状物的粘度、树脂结合剂的量等以外，与实施例1相同地完成了具备Cu的存在比率为3％(实施例6-1)、10％(实施例6-2)、20％(实施例6-3)、70％(实施例6-4)、及88％(实施例6-5)的、具有Cu与W的复合结构的上下导通体4的陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。
<比较例3>
除了在依次形成密合层6、及中间层5的上下导通孔2内利用湿式镀敷填充Cu而形成Cu单质的上下导通体4以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。
将以上的结果与实施例1的结果一同表示于表5中。
[表5]
表5
根据表5的实施例1、比较例3的结果，知道了：通过将上下导通体4设为Cu与W的复合结构而使其热膨胀率接近基板3的热膨胀率，就可以抑制在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹。
另外，根据实施例1、实施例6-1～6-5的结果，知道了：如果考虑在抑制空隙的产生的同时进一步提高上述的效果，则优选将具有Cu与W的复合结构的上下导通体4中的Cu的存在比率设定为3％以上，特别优选设定为10％以上，优选设定为88％以下，特别优选设定为70％以下。
<实施例7>
除了以Mo形成多孔结构体并且调整了含有该Mo的粉末的糊状物的粘度、树脂结合剂的量等以外，与实施例1相同地完成了具备Cu的存在比率为3％(实施例7-1)、10％(实施例7-2)、20％(实施例7-3)、30％(实施例7-4)、70％(实施例7-5)、及88％(实施例7-6)的、具有Cu与Mo的复合结构的上下导通体4的陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成而实施了截面观察1、2。将结果表示于表6中。
[表6]
表6
根据表6的实施例7-1～7-6的结果，知道了：在将上下导通体4设为Cu与Mo的复合结构的情况下，也可以获得与实施例1、6-1～6-5相同的效果。
即知道了，如果考虑在抑制空隙的产生的同时，进一步提高抑制在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹的效果，则优选将制成Cu与Mo的复合结构的上下导通体4中的Cu的存在比率设定为3％以上，特别优选设定为10％以上，优选设定为88％以下，特别优选设定为70％以下。
<实施例8>
除了向包含W的多孔结构体中熔渗Ag而将上下导通体设为Ag与W的复合结构，并且调整含有该W的粉末的糊状物的粘度、树脂结合剂的量等以外，与实施例1相同地完成了具备Ag的存在比率为3％(实施例8-1)、10％(实施例8-2)、20％(实施例8-3)、30％(实施例8-4)、70％(实施例8-5)、及88％(实施例8-6)的、具有Ag与W的复合结构的上下导通体4的陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。将结果表示于表7中。
[表7]
表7
根据表7的实施例8-1～8-6的结果，知道了：在将上下导通体4设为Ag与W的复合结构的情况下，也可以获得与实施例1、6-1～6-5相同的效果。
即知道了，如果考虑在抑制空隙的产生的同时，进一步提高抑制在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹的效果，则优选将制成Ag与W的复合结构的上下导通体4中的Ag的存在比率设定为3％以上，特别优选设定为10％以上，优选设定为88％以下，特别优选设定为70％以下。
<实施例9>
除了向包含Mo的多孔结构体中熔渗Ag而将上下导通体设为Ag与Mo的复合结构，并且调整含有该Mo的粉末的糊状物的粘度、树脂结合剂的量等以外，与实施例1相同地完成了具备Ag的存在比率为3％(实施例9-1)、10％(实施例9-2)、20％(实施例9-3)、30％(实施例9-4)、70％(实施例9-5)、及88％(实施例9-6)的、具有Ag与Mo的复合结构的上下导通体4的陶瓷布线基板1，形成金属化层10、11，并且对所述金属化层10、11进行图案形成，实施了截面观察1、2。将结果表示于表8中。
[表8]
表8
根据表8的实施例9-1～9-6的结果，知道了：在将上下导通体4设为Ag与Mo的复合结构的情况下，也可以获得与实施例1、6-1～6-5相同的效果。
即知道了，如果考虑在抑制空隙的产生的同时，进一步提高抑制在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹的效果，则优选将制成Ag与Mo的复合结构的上下导通体4中的Ag的存在比率设定为3％以上，特别优选设定为10％以上，优选设定为88％以下，特别优选设定为70％以下。
<实施例10>
除了向包含W的多孔结构体中熔渗Au而将上下导通体设为Au与W的复合结构，并且调整含有该W的粉末的糊状物的粘度、树脂结合剂的量等以外，与实施例1相同地完成了具备Au的存在比率为3％(实施例10-1)、10％(实施例10-2)、20％(实施例10-3)、30％(实施例10-4)、70％(实施例10-5)、及88％(实施例10-6)的、具有Au与W的复合结构的上下导通体4的陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。将结果表示于表9中。
[表9]
表9
根据表9的实施例10-1～10-6的结果，知道了：在将上下导通体4设为Au与W的复合结构的情况下，也可以获得与实施例1、6-1～6-5相同的效果。
即知道了，如果考虑在抑制空隙的产生的同时，进一步提高在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹的效果，则优选将制成Au与W的复合结构的上下导通体4中的Au的存在比率设定为3％以上，特别优选设定为10％以上，优选设定为88％以下，特别优选设定为70％以下。
<实施例11>
除了向包含Mo的多孔结构体中熔渗Au而将上下导通体设为Au与Mo的复合结构，并且调整含有该Mo的粉末的糊状物的粘度、树脂结合剂的量等以外，与实施例1相同地完成了具备Au的存在比率为3％(实施例11-1)、10％(实施例11-2)、20％(实施例11-3)、30％(实施例11-4)、70％(实施例11-5)、及88％(实施例11-6)的、具有Au与Mo的复合结构的上下导通体4的陶瓷布线基板1，形成金属化层10、11，并且对所述金属化层10、11进行图案形成，实施了截面观察1、2。将结果表示于表10中。
[表10]
表10
根据表8的实施例11-1～11-6的结果，知道了：在将上下导通体4设为Au与Mo的复合结构的情况下，也可以获得与实施例1、6-1～6-5相同的效果。
即知道了，如果考虑在抑制空隙的产生的同时，进一步提高抑制在形成于基板3的表面7、8的金属化层10、11、形成于该金属化层10上的AuSn焊料层12等中产生裂纹的效果，则优选将制成Au与Mo的复合结构的上下导通体4中的Au的存在比率设定为3％以上，特别优选设定为10％以上，优选设定为88％以下，特别优选设定为70％以下。
<实施例12>
除了作为中间层5，分别形成厚度0.1μm的Co膜(实施例12-1)、Fe膜(实施例12-2)、Zr膜(实施例12-3)、Ta膜(实施例12-4)、Nb膜(实施例12-5)、Hf膜(实施例12-6)以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。将结果与实施例1的结果一同表示于表11中。
[表11]
表11
根据表11的结果知道了：作为中间层5，不仅W可以发挥作用，Co、Fe、Zr、Ta、Nb、及Hf也可以同等地发挥作用。
<实施例13>
除了作为中间层5，分别形成厚度0.1μm的Re膜(实施例13-1)、Os膜(实施例13-2)、Ir膜(实施例13-3)、及Ru膜(实施例13-4)，以及将密合层6和中间层5的成膜方法设为真空蒸镀法以外，与实施例1相同地完成陶瓷布线基板1，形成金属化层10、11，并且对该金属化层10、11进行图案形成后实施了截面观察1、2。将结果与实施例1的结果一同表示于表12中。
而且，借助真空蒸镀法的膜形成是作为蒸发源使用各自的元素的粉末，或者使用金属丝，在1×10-5Pa的极限真空度下，利用电子束将坩埚内的蒸发源加热、熔化而实施。
[表12]
表12
根据表12的结果，知道了：作为中间层5，Re、Os、Ir、及Ru也可以同等地发挥作用。
<实施例14>
除了在金属化层10上，取代AuSn焊料箔，利用真空蒸镀法形成厚度5μm的AuSn焊料层12以外，与实施例1相同地实施了截面观察1、2(实施例14-4)。
另外，除了调整成为多孔结构体的母材的含有W粉末的糊状物的粘度、树脂结合剂的量等，将具有Cu与W的复合结构的上下导通体4中的Cu的存在比率设为3％(实施例14-1)、10％(实施例14-2)、20％(实施例14-3)、50％(实施例14-5)、70％(实施例14-6)、及88％(实施例14-7)以外，与实施例14-4相同地实施了截面观察1、2。
将结果表示于表13中。
[表13]
表13
根据表14的结果，知道了：在AuSn焊料层12的厚度为8μm以下时，如果将上下导通体4中的Cu的存在比率设为50％以下，则可以更加可靠地防止在该AuSn层、金属化层10中产生裂纹。
符号说明
1  陶瓷布线基板
2  上下导通孔
3  基板
4  上下导通体
5  中间层
6  密合层
7、8  表面
9  半导体装置
10、11  金属化层
12  焊料层
13  半导体元件

Claims (5)

1.一种陶瓷布线基板，包括：
基板，使含有选自Al、及Si中的至少1种的陶瓷的前体烧结而以板状形成；
上下导通孔，在所述基板烧结后，贯穿该基板的厚度方向而形成；
上下导通体，其填充在所述上下导通孔中，包含含有选自Cu、Ag、及Au中的至少1种低电阻金属、和选自W、及Mo中的至少1种高熔点金属的复合材料；及
中间层，其在所述上下导通体与基板之间，将所述两者之间隔开而配设，包含选自Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf中的至少1种。
2.根据权利要求1所述的陶瓷布线基板，其中，
所述中间层的厚度为0.1μm以上。
3.根据权利要求1或2所述的陶瓷布线基板，其中，
所述基板在至少一个平面上具备焊料层，
所述焊料层的厚度为8μm以下，
所述上下导通体中的所述低电阻金属的比例为50％以下。
4.一种半导体装置，其特征在于，
在所述权利要求1至3中任一项所述的陶瓷布线基板上搭载有半导体元件。
5.一种陶瓷布线基板的制造方法，是权利要求1至3中任一项所述的陶瓷布线基板的制造方法，其包括：
使成为形成所述基板的陶瓷的母材的前体的板体烧结而形成该基板的工序、
沿所述基板的厚度方向贯穿而形成上下导通孔的工序、
在所述上下导通孔的内面形成包含选自所述Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf中的至少1种的所述中间层的工序；
向所述上下导通孔内，填充含有选自所述W、及Mo中的至少1种高熔点金属的粉末的糊状物，使该粉末烧结，形成包含所述高熔点金属的多孔结构体的工序；及
向所述多孔结构体中，熔渗所述选自Cu、Ag、及Au中的至少1种低电阻金属而形成所述上下导通体的工序。
CN201380059847.0A 2013-01-07 2013-12-17 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法 Pending CN104781928A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013000431 2013-01-07
JP2013-000431 2013-01-07
PCT/JP2013/083760 WO2014106925A1 (ja) 2013-01-07 2013-12-17 セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN104781928A true CN104781928A (zh) 2015-07-15

Family

ID=51062247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380059847.0A Pending CN104781928A (zh) 2013-01-07 2013-12-17 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法

Country Status (7)

Country Link
US (1) US20150351241A1 (zh)
EP (1) EP2942808A4 (zh)
JP (1) JPWO2014106925A1 (zh)
KR (1) KR20150103653A (zh)
CN (1) CN104781928A (zh)
TW (1) TW201437184A (zh)
WO (1) WO2014106925A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108990254A (zh) * 2017-06-01 2018-12-11 瑷司柏电子股份有限公司 内建纵向散热陶瓷块印刷电路板及具该电路板的电路组件
CN111052879A (zh) * 2017-08-29 2020-04-21 京瓷株式会社 电路基板及具备该电路基板的电子装置
CN114845834A (zh) * 2019-12-19 2022-08-02 罗杰斯德国有限公司 焊料材料、制造这种焊料材料的方法以及将这种焊料材料用于使金属层结合到陶瓷层上的应用
CN116454040A (zh) * 2023-06-15 2023-07-18 湖南大学 一种功率半导体器件封装结构

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6430886B2 (ja) * 2015-04-27 2018-11-28 京セラ株式会社 回路基板およびこれを備える電子装置
KR102504238B1 (ko) * 2016-03-08 2023-03-02 주식회사 아모센스 세라믹 기판의 비아홀 충진 방법
JP6918773B2 (ja) 2016-03-11 2021-08-11 日本碍子株式会社 接続基板の製造方法
JP6918774B2 (ja) * 2016-03-11 2021-08-11 日本碍子株式会社 接続基板
DE112017001260T5 (de) 2016-03-11 2018-11-29 Ngk Insulators, Ltd. Verbindungssubstrat
JP6936040B2 (ja) * 2016-04-28 2021-09-15 三ツ星ベルト株式会社 メタライズ基板及びその製造方法
KR102357629B1 (ko) * 2017-04-05 2022-02-04 주식회사 아모센스 세라믹 기판 제조 방법
US10269678B1 (en) * 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
DE102020201868A1 (de) * 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einem wärmeleitfähigen gedruckten Metall-Inlay
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US12183684B2 (en) 2021-10-26 2024-12-31 Applied Materials, Inc. Semiconductor device packaging methods
WO2023159079A1 (en) * 2022-02-18 2023-08-24 Kuprion, Inc. Metallized vias in glass and silicon substrates, interposers, and methods for production thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613494A (ja) * 1992-12-04 1994-01-21 Sumitomo Electric Ind Ltd 半導体装置用基板
JPH0786741A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd セラミックス多層基板の製造方法及びセラミックス多層基板
JPH0823170A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd セラミック多層基板及びその製造方法
US20080188366A1 (en) * 2007-02-06 2008-08-07 Tdk Corporation Multilayer ceramic substrate and production method thereof
JP2012156314A (ja) * 2011-01-26 2012-08-16 Kyocera Corp 多層配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
JPH05267849A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd セラミックス多層回路基板の製造方法
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JP3827447B2 (ja) 1998-06-29 2006-09-27 京セラ株式会社 多層配線基板およびその製造方法
US6579818B2 (en) * 2000-08-28 2003-06-17 Kyocera Corporation Glass ceramic sintered product
JP4030285B2 (ja) * 2001-10-10 2008-01-09 株式会社トクヤマ 基板及びその製造方法
JP3509809B2 (ja) * 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置
JP2008159969A (ja) * 2006-12-26 2008-07-10 Kyocera Corp 回路基板、電子装置および回路基板の製造方法
US7456503B1 (en) * 2007-10-09 2008-11-25 National Semiconductor Corporation Integrated circuit package
JP5516608B2 (ja) * 2012-01-16 2014-06-11 株式会社デンソー セラミック積層基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613494A (ja) * 1992-12-04 1994-01-21 Sumitomo Electric Ind Ltd 半導体装置用基板
JPH0786741A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd セラミックス多層基板の製造方法及びセラミックス多層基板
JPH0823170A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd セラミック多層基板及びその製造方法
US20080188366A1 (en) * 2007-02-06 2008-08-07 Tdk Corporation Multilayer ceramic substrate and production method thereof
JP2012156314A (ja) * 2011-01-26 2012-08-16 Kyocera Corp 多層配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108990254A (zh) * 2017-06-01 2018-12-11 瑷司柏电子股份有限公司 内建纵向散热陶瓷块印刷电路板及具该电路板的电路组件
CN108990254B (zh) * 2017-06-01 2021-04-16 瑷司柏电子股份有限公司 内建纵向散热陶瓷块印刷电路板及具该电路板的电路组件
CN111052879A (zh) * 2017-08-29 2020-04-21 京瓷株式会社 电路基板及具备该电路基板的电子装置
CN114845834A (zh) * 2019-12-19 2022-08-02 罗杰斯德国有限公司 焊料材料、制造这种焊料材料的方法以及将这种焊料材料用于使金属层结合到陶瓷层上的应用
CN116454040A (zh) * 2023-06-15 2023-07-18 湖南大学 一种功率半导体器件封装结构
CN116454040B (zh) * 2023-06-15 2023-10-31 湖南大学 一种功率半导体器件封装结构

Also Published As

Publication number Publication date
KR20150103653A (ko) 2015-09-11
TW201437184A (zh) 2014-10-01
EP2942808A1 (en) 2015-11-11
JPWO2014106925A1 (ja) 2017-01-19
WO2014106925A1 (ja) 2014-07-10
US20150351241A1 (en) 2015-12-03
EP2942808A4 (en) 2016-11-16

Similar Documents

Publication Publication Date Title
CN104781928A (zh) 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法
JP5815880B2 (ja) 少なくとも一種の金属粉末から成る焼結可能な層及びはんだ層を含む層系と支持体シートとから成る層結合体
TWI536877B (zh) 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法
TWI624203B (zh) 通孔填充基板與其製造方法及前驅體
EP2744310A1 (en) Wiring substrate and method for manufacturing same and semiconductor device
US20130313687A1 (en) Through via/the buried via elrctrolde material and the said via structure and the said via manufacturing method
JP2013165265A5 (zh)
US10256113B2 (en) Transfer substrate for forming metal wiring and method for forming metal wiring with the transfer substrate
US8912088B2 (en) Transfer substrate for forming metal wiring and method for forming metal wiring using said transfer substrate
US7381673B2 (en) Composite material, wafer holding member and method for manufacturing the same
US9282638B2 (en) Electrode, electrode material, and electrode formation method
JP5820092B1 (ja) セラミック配線基板
JP6936040B2 (ja) メタライズ基板及びその製造方法
CN111033703A (zh) 安装结构体以及纳米粒子安装材料
JP6134884B2 (ja) 電極、電極材料及び電極形成方法
EP3509403B1 (en) Wiring board and method for manufacturing same
TWI590315B (zh) The structure of the electrode, the constituent material and the manufacturing method thereof
JP2010010394A (ja) セラミック配線基板
JP2009218287A (ja) スルーホール充填基板およびその製造方法
JP2005244005A (ja) 回路基板の製造方法および回路基板
TW202443789A (zh) 溫度控制構件和靜電卡盤裝置
JP2014033139A (ja) デバイスの製造方法
JP2002179467A (ja) ＡｌＮメタライズ基板およびその製造方法
JP2004238264A (ja) 金属化層を有するセラミックス焼結体及びその製造方法
JP2007112635A (ja) 窒化アルミニウム焼結体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150715

WD01 Invention patent application deemed withdrawn after publication