CN104779292B - 隧穿场效应晶体管及其制作方法 - Google Patents
隧穿场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN104779292B CN104779292B CN201510128390.5A CN201510128390A CN104779292B CN 104779292 B CN104779292 B CN 104779292B CN 201510128390 A CN201510128390 A CN 201510128390A CN 104779292 B CN104779292 B CN 104779292B
- Authority
- CN
- China
- Prior art keywords
- substrate
- gate
- sidewall
- layer
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种隧穿场效应晶体管及其制作方法，属于场效应晶体管技术领域。所述隧穿场效应晶体管包括：两端分别设置有第一掺杂区域和第二掺杂区域的衬底；衬底上形成有鱼鳍形凸起的沟道区域，保护层，侧墙形状的沟道刻蚀硬掩膜层结构，栅极绝缘介质层；形成有栅极绝缘介质层的衬底上形成有第一栅极和第二栅极，且第一栅极和第二栅极分别位于沟道区域的两侧；形成有第一栅极和第二栅极的衬底上形成有绝缘材料填充层；第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，预设距离大于沟道区域的宽度且小于衬底的长度。本发明解决了EHB‑TFET结构通用性较低的问题，实现了提高通用性的效果，用于控制器件的开启与关闭。
Description
技术领域
本发明涉及场效应晶体管技术领域，特别涉及一种隧穿场效应晶体管及其制作方法。
背景技术
随着集成电路的发展，金属氧化物半导体场效应晶体管(英文：Metal OxideSemiconductor field effect transistor；简称：MOSFET)的尺寸不断按照“摩尔定律”进行缩微，电路的动态功耗和静态功耗密度会增加，动态功耗和静态功耗可统称为功耗。为了降低互补金属氧化物半导体(英文：Complementary Metal Oxide Semiconductor；简称：CMOS)电路的功耗，可以降低MOSFET的驱动电压。降低MOSFET的驱动电压需要通过降低阈值电压来实现，但由于MOSFET亚阈值区开关特性受控于载流子扩散机制，其亚阈值摆幅的理论最小值为60mV/dec，即如果线性规律降低阈值电压60毫伏，关态电流会以指数规律增加一个数量级，从而导致CMOS电路的功耗增加。所以，需要引入一种基于新的开关态转换机制的、具有低功耗、低亚阈值摆幅等特性的器件来替代传统的MOSFET。
现有技术中，隧穿场效应晶体管(英文：Tunnel Field Effect Transistor；简称：TFET)是栅控反偏的P型掺杂-本征掺杂-N型掺杂结(简称：p-i-n结)的器件。通过栅控p-i-n结实现源端载流子与沟道载流子带带隧穿，控制器件开关态转换。在理论上，TFET可以实现低于60mV/dec的亚阈值摆幅，从而可以工作在较低的驱动电压中，进而可以降低静态功耗。TFET还具有在相同的阈值电压条件下能实现更低的关态电流，在相同的开态电流条件下具有更低的阈值电压等特点。电子空穴双层导电隧穿场效应晶体管(英文：Electron-HoleBilayer-Tunnel Field Effect Transistor；简称：EHB-TFET)作为一种TFET，具有极低亚阈值摆幅、高驱动电流等特性。图1为EHB-TFET的结构示意图，图1中P型重掺杂区域01为源极区域，N型重掺杂区域02为漏极区域，中间区域为非掺杂区域或轻掺杂区域。沟道区域上表面03为顶栅(又称为控制栅)，沟道区域下表面04为底栅(又称为偏置栅)。顶栅与漏极区域的掺杂区域交叠，顶栅与源极区域的掺杂区域分离。底栅与源极区域的掺杂区域交叠，底栅与漏极区域的掺杂区域分离。具体的，通过该EHB-TFET控制器件开启的原理为：通过静电感应，顶栅加正向电压，该正向电压称为控制电压，沟道区域上表面感应出N型载流子；底栅加负向电压，该负向电压称为偏置电压，沟道区域下表面感应出P型载流子。当沟道区域上表面和沟道区域下表面的感应载流子的数量增加时，能带弯曲，当能带(即沟道区域上表面的导带底和沟道区域下表面的价带顶)发生交叠时，沟道中央会发生载流子带带隧穿；通过该EHB-TFET控制器件关闭的原理为：顶栅加0伏电压，沟道区域上表面不产生感应载流子，沟道区域关闭。
但是由于EHB-TFET的结构导致其沟道区域的面积受到限制，要求漏极区域和源极区域的掺杂区域相距较近，从而使得关态电流较大，而关态电流越大，静态功耗就越高，同时，该结构在工艺上较难实现，因此，通用性较低。
发明内容
为了解决EHB-TFET的通用性较低的问题，本发明提供了一种隧穿场效应晶体管及其制作方法。所述技术方案如下：
第一方面，提供了一种隧穿场效应晶体管，所述隧穿场效应晶体管包括：
两端分别设置有第一掺杂区域和第二掺杂区域的衬底；
所述衬底上形成有鱼鳍形凸起的沟道区域；
形成有所述沟道区域的衬底上形成有保护层；
形成有所述保护层的衬底上形成有侧墙形状的沟道刻蚀硬掩膜层结构；
形成有所述侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成有栅极绝缘介质层；
形成有所述栅极绝缘介质层的衬底上形成有第一栅极和第二栅极，且所述第一栅极和所述第二栅极分别位于所述沟道区域的两侧；
形成有所述第一栅极和所述第二栅极的衬底上形成有绝缘材料填充层；
所述第一掺杂区域与所述第二掺杂区域的掺杂区域间隔预设距离，所述预设距离大于所述沟道区域的宽度且小于所述衬底的长度。
结合第一方面，在第一种可实现方式中，所述沟道区域的轴截面呈梯形，所述梯形的上底长度小于所述梯形的下底长度。
结合第一方面，在第二种可实现方式中，
所述沟道区域的掺杂类型为本征掺杂或浅掺杂。
结合第二种可实现方式，在第三种可实现方式中，
所述隧穿场效应晶体管还包括：异质结，
形成有所述沟道区域的衬底上形成有所述异质结，所述异质结的两端分别与所述保护层、所述第二掺杂区域接触，所述异质结的一侧与所述栅极绝缘介质层接触。
结合第一方面至第三种可实现方式中的任意一种，在第四种可实现方式中，
当所述隧穿场效应晶体管为N型隧穿场效应晶体管时，所述第一掺杂区域为N型重掺杂的漏极区域，所述第二掺杂区域为P型重掺杂的源极区域，所述第一栅极为控制栅，所述第二栅极为偏置栅，所述沟道区域的掺杂类型为本征掺杂或P型浅掺杂；
当所述隧穿场效应晶体管为P型隧穿场效应晶体管时，所述第一掺杂区域为N型重掺杂的源极区域，所述第二掺杂区域为P型重掺杂的漏极区域，所述第一栅极为偏置栅，所述第二栅极为控制栅，所述沟道区域的掺杂类型为本征掺杂或N型浅掺杂。
第二方面，提供了一种隧穿场效应晶体管的制作方法，所述方法包括：
在完成浅槽隔离STI的衬底上形成保护层；
在形成有所述保护层的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构；
在形成有所述侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成沟道第一侧壁；
在形成有所述沟道第一侧壁的衬底上形成第一氧化物保护层；
在形成有所述第一氧化物保护层的衬底上形成第一假侧墙栅；
在形成有所述第一假侧墙栅的衬底的一端注入形成第一掺杂区域；
在形成有所述第一掺杂区域的衬底上形成第一子栅极绝缘介质层；
在形成有所述第一子栅极绝缘介质层的衬底上形成第一栅极；
在形成有所述第一栅极的衬底上形成第一子绝缘材料填充层；
在形成有所述第一子绝缘材料填充层的衬底上形成沟道第二侧壁，所述沟道第二侧壁与所述沟道第一侧壁形成沟道区域；
在形成有所述沟道第二侧壁的衬底上形成第二氧化物保护层；
在形成有所述第二氧化物保护层的衬底上形成第二假侧墙栅；
在形成有所述第二假侧墙栅的衬底的另一端注入形成第二掺杂区域，所述第一掺杂区域与所述第二掺杂区域的掺杂区域间隔预设距离，所述预设距离大于所述沟道区域的宽度且小于所述衬底的长度；
在形成有所述第二掺杂区域的衬底上形成第二子栅极绝缘介质层，所述第二子栅极绝缘介质层与所述第一子栅极绝缘介质层组成栅极绝缘介质层；
在形成有所述第二子栅极绝缘介质层的衬底上形成第二栅极；
在形成有所述第二栅极的衬底上形成第二子绝缘材料填充层，所述第二子绝缘材料填充层与所述第一子绝缘材料填充层组成绝缘材料填充层。
结合第二方面，在第一种可实现方式中，
所述沟道区域的轴截面呈梯形，所述梯形的上底长度小于所述梯形的下底长度。
结合第二方面，在第二种可实现方式中，
所述沟道区域的掺杂类型为本征掺杂或浅掺杂。
结合第二方面，在第三种可实现方式中，所述在形成有所述保护层的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构，包括：
在形成有所述保护层的衬底上淀积侧壁材料；
在淀积有所述侧壁材料的衬底上形成刻蚀硬掩膜层；
在形成有所述刻蚀硬掩膜层的衬底上形成陡直侧壁；
在形成有所述陡直侧壁的衬底上淀积沟道刻蚀硬掩膜层材料；
在淀积有所述沟道刻蚀硬掩膜层材料的衬底上形成所述侧墙形状的沟道刻蚀硬掩膜层结构；
结合第二方面，在第四种可实现方式中，在所述在形成有所述第一子栅极绝缘介质层的衬底上形成第一栅极之后，所述方法还包括：
在形成有所述第一栅极的衬底上形成第一栅极接触孔焊盘。
结合第二方面，在第五种可实现方式中，在所述在形成有所述第一栅极的衬底上形成第一子绝缘材料填充层之后，所述方法还包括：
对形成有所述第一子绝缘材料填充层的衬底上的第一栅极接触孔焊盘进行暴露，形成所述第一栅极接触孔焊盘暴露后的衬底；
对所述第一栅极接触孔焊盘暴露后的衬底进行回刻，形成回刻后的衬底；
对所述回刻后的衬底进行氧化物填充、氧化物刻蚀或平坦化处理，使所述第一栅极绝缘，且使所述侧壁材料暴露。
结合第五种可实现方式，在第六种可实现方式中，所述在形成有所述第一子绝缘材料填充层的衬底上形成沟道第二侧壁，包括：
对所述暴露后的侧壁材料进行刻蚀，暴露出所述STI结构的衬底上形成的保护层；
对暴露的保护层及衬底进行刻蚀，形成所述沟道第二侧壁。
结合第四种可实现方式，在第七种可实现方式中，在所述在形成有所述第二子栅极绝缘介质层的衬底上形成第二栅极之后，所述方法还包括：
在形成有所述第二栅极的衬底上形成第二栅极接触孔焊盘。
结合第二方面，在第八种可实现方式中，在所述在形成有所述第二栅的衬底上形成第二子绝缘材料填充层之后，所述方法还包括：
对形成有所述第二子绝缘材料填充层的衬底进行接触工艺和后端互连工艺。
结合第二方面，在第九种可实现方式中，在所述在形成有所述沟道第二侧壁的衬底上形成第二氧化物保护层之前，所述方法还包括：
在形成有所述沟道区域的衬底上形成异质结。
结合第九种可实现方式，在第十种可实现方式中，
所述异质结由IV族元素或III-V族元素制成。
结合第二方面至第十种可实现方式中的任意一种，在第十一种可实现方式中，
当所述隧穿场效应晶体管为N型隧穿场效应晶体管时，所述第一掺杂区域为N型重掺杂的漏极区域，所述第二掺杂区域为P型重掺杂的源极区域，所述第一栅极为控制栅，所述第二栅极为偏置栅，所述沟道区域的掺杂类型为本征掺杂或P型浅掺杂；
当所述隧穿场效应晶体管为P型隧穿场效应晶体管时，所述第一掺杂区域为N型重掺杂的源极区域，所述第二掺杂区域为P型重掺杂的漏极区域，所述第一栅极为偏置栅，所述第二栅极为控制栅，所述沟道区域的掺杂类型为本征掺杂或N型浅掺杂。
本发明提供了一种隧穿场效应晶体管及其制作方法，该隧穿场效应晶体管两端分别设置有第一掺杂区域和第二掺杂区域的衬底，衬底上形成有鱼鳍形凸起的沟道区域，形成有沟道区域的衬底上形成有保护层，形成有保护层的衬底上形成有侧墙形状的沟道刻蚀硬掩膜层结构，形成有侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成有栅极绝缘介质层，形成有栅极绝缘介质层的衬底上形成有第一栅极和第二栅极，且第一栅极和第二栅极分别位于沟道区域的两侧，形成有第一栅极和第二栅极的衬底上形成有绝缘材料填充层，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，实现源漏极独立设计，相较于现有的EHB-TFET结构，关态电流更小，静态功耗更低，工艺更简单，因此，提高了通用性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种EHB-TFET的结构示意图；
图2是本发明实施例提供的一种隧穿场效应晶体管的结构示意图；
图3是本发明实施例提供的又一种隧穿场效应晶体管的结构示意图；
图4是本发明实施例提供的一种隧穿场效应晶体管的制作方法的流程图；
图5是本发明实施例提供的另一种隧穿场效应晶体管的制作方法的流程图；
图6是本发明实施例提供的一种形成侧墙形状的沟道刻蚀硬掩膜层结构方法的流程图；
图7是本发明实施例提供的一种形成保护层、侧壁材料及刻蚀硬掩膜层的侧视结构示意图；
图8是本发明实施例提供的一种形成保护层、侧壁材料及刻蚀硬掩膜层的俯视结构示意图；
图9是本发明实施例提供的一种形成陡直侧壁的侧视结构示意图；
图10是本发明实施例提供的一种形成陡直侧壁的俯视结构示意图；
图11是本发明实施例提供的一种淀积沟道刻蚀硬掩膜层材料的侧视结构示意图；
图12是本发明实施例提供的一种淀积沟道刻蚀硬掩膜层材料的俯视结构示意图；
图13是本发明实施例提供的一种形成沟道第一侧壁的侧视结构示意图；
图14是本发明实施例提供的一种形成沟道第一侧壁的俯视结构示意图；
图15是本发明实施例提供的一种形成第一掺杂区域方法的流程图；
图16是本发明实施例提供的一种形成第一掺杂区域的侧视结构示意图；
图17是本发明实施例提供的一种形成第一掺杂区域的俯视结构示意图；
图18是本发明实施例提供的一种形成第一栅极的侧视结构示意图；
图19是本发明实施例提供的一种形成第一栅极的俯视结构示意图；
图20是本发明实施例提供的一种形成第一子绝缘材料填充层的侧视结构示意图；
图21是本发明实施例提供的一种形成第一子绝缘材料填充层的俯视结构示意图；
图22是本发明实施例提供的一种对形成有第一子绝缘材料填充层的衬底进行处理的侧视结构示意图；
图23是本发明实施例提供的一种对形成有第一子绝缘材料填充层的衬底进行处理的俯视结构示意图；
图24是本发明实施例提供的一种形成沟道第二侧壁的侧视结构示意图；
图25是本发明实施例提供的一种形成沟道第二侧壁的俯视结构示意图；
图26是本发明实施例提供的一种形成第二掺杂区域的侧视结构示意图；
图27是本发明实施例提供的一种形成第二掺杂区域的俯视结构示意图；
图28是本发明实施例提供的一种形成第二栅极的侧视结构示意图；
图29是本发明实施例提供的一种形成第二栅极的俯视结构示意图；
图30是本发明实施例提供的一种进行接触工艺和后端互连工艺的侧视结构示意图；
图31是本发明实施例提供的一种进行接触工艺和后端互连工艺的俯视结构示意图；
图32是本发明实施例提供的又一种隧穿场效应晶体管的制作方法的流程图；
图33是本发明实施例提供的一种在衬底上形成异质结的结构示意图；
图34是本发明实施例提供的一种在衬底上形成第二栅极的结构示意图；
图35是本发明实施例提供的一种调节沟道区域中能带分布的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供一种隧穿场效应晶体管10，该隧穿场效应晶体管10的结构示意图如图2所示，包括：两端分别设置有第一掺杂区域101和第二掺杂区域102的衬底103；衬底103上形成有鱼鳍形凸起的沟道区域104；形成有沟道区域104的衬底103上形成有保护层105；形成有保护层105的衬底103上形成有侧墙形状的沟道刻蚀硬掩膜层结构106；形成有侧墙形状的沟道刻蚀硬掩膜层结构106的衬底103上形成有栅极绝缘介质层107；形成有栅极绝缘介质层107的衬底103上形成有第一栅极108和第二栅极109，且第一栅极108和第二栅极109分别位于沟道区域104的两侧；形成有第一栅极108和第二栅极109的衬底103上形成有绝缘材料填充层110；第一掺杂区域101与第二掺杂区域102的掺杂区域间隔预设距离，该预设距离大于沟道区域104的宽度且小于衬底103的长度。
综上所述，本发明实施例提供的隧穿场效应晶体管，该隧穿场效应晶体管两端分别设置有第一掺杂区域和第二掺杂区域的衬底，衬底上形成有鱼鳍形凸起的沟道区域，形成有沟道区域的衬底上形成有保护层，形成有保护层的衬底上形成有侧墙形状的沟道刻蚀硬掩膜层结构，形成有侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成有栅极绝缘介质层，形成有栅极绝缘介质层的衬底上形成有第一栅极和第二栅极，且第一栅极和第二栅极分别位于沟道区域的两侧，形成有第一栅极和第二栅极的衬底上形成有绝缘材料填充层，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，实现源漏极独立设计，相较于现有的EHB-TFET结构，关态电流更小，静态功耗更低，工艺更简单，因此，提高了通用性。
需要说明的是，侧墙形状指的是各向同性淀积与各向异性刻蚀相结合的工艺方法形成的形状。
进一步的，沟道区域的轴截面呈梯形，且梯形的上底长度小于梯形的下底长度。
沟道区域的掺杂类型可以为本征掺杂或浅掺杂。
需要补充说明的是，当隧穿场效应晶体管为N型隧穿场效应晶体管时，第一掺杂区域为N型重掺杂的漏极区域，第二掺杂区域为P型重掺杂的源极区域，第一栅极为控制栅，第二栅极为偏置栅，沟道区域的掺杂类型为本征掺杂或P型浅掺杂；当隧穿场效应晶体管为P型隧穿场效应晶体管时，第一掺杂区域为N型重掺杂的源极区域，第二掺杂区域为P型重掺杂的漏极区域，第一栅极为偏置栅，第二栅极为控制栅，沟道区域的掺杂类型为本征掺杂或N型浅掺杂。N型重掺杂指的是掺入的是五价杂质元素(如磷、砷)且掺入的杂质剂量较高，P型重掺杂指的是掺入的是三价杂质元素(如硼)且掺入的杂质剂量较高，本征掺杂指的是未掺入任何导电元素，浅掺杂指的是掺入的杂质剂量较低。需要说明的是，当隧穿场效应晶体管为N型隧穿场效应晶体管或P型隧穿场效应晶体管时，漏极区域和源极区域的掺杂类型可互换，控制栅和偏置栅对应互换，同时控制栅和偏置栅的栅极材料也需要对应互换。
如图3所示，该隧穿场效应晶体管10还包括：异质结111。具体的，形成有沟道区域104的衬底103上形成有异质结111，该异质结111的两端分别与保护层105、第二掺杂区域102接触，该异质结111的一侧与栅极绝缘介质层107接触。此外，图3中的第一掺杂区域101、第一栅极108、第二栅极109、绝缘材料填充层110、及侧墙形状的沟道刻蚀硬掩膜层结构106可以参考图2中的相关说明。
本发明实施例提供的隧穿场效应晶体管，控制器件开态的方案为：第二栅极加负向偏压，使得靠近第二栅极的沟道区域表面产生感应空穴，第一栅极加正向偏压，使得靠近第一栅极的沟道区域表面产生感应电子。当沟道区域两个表面的能带弯曲达到一定程度时，电子浓度与空穴浓度达到一定条件，则沿着沟道区域中央产生带带隧穿。带带隧穿电流(开态隧穿电流)大小与沟道长度即竖直沟道高度正相关，与沟道的厚度负相关。
相应的，该隧穿场效应晶体管，控制器件关态的方案有两种，第一种方案是第一栅极和第二栅极都不加偏压(零偏压)，沟道区域两个表面不产生感应电荷，沟道区域存在高势垒，沟道区域关闭，无隧穿电流，这种方案应用于亚阈值摆幅较小的器件，及N型和P型TFET可互换的器件；第二种方案是第二栅极为偏置栅保持开态时的偏置不变，第一栅极进行偏置变化。当第一栅极偏置归零时，靠近漏极区域的沟道区域表面感应电子低于阈值，沟道区域存在高势垒，器件关闭。而第二栅极的固定偏置还可以通过调节第二栅极的金属栅功函数进行调节，降低第二栅极的偏置电压，减小外围电路的复杂度。
综上所述，本发明实施例提供的隧穿场效应晶体管，该隧穿场效应晶体管两端分别设置有第一掺杂区域和第二掺杂区域的衬底，衬底上形成有鱼鳍形凸起的沟道区域，形成有沟道区域的衬底上形成有保护层，形成有保护层的衬底上形成有侧墙形状的沟道刻蚀硬掩膜层结构，形成有侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成有栅极绝缘介质层，形成有栅极绝缘介质层的衬底上形成有第一栅极和第二栅极，且第一栅极和第二栅极分别位于沟道区域的两侧，形成有第一栅极和第二栅极的衬底上形成有绝缘材料填充层，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，实现源漏极独立设计，相较于现有的EHB-TFET结构，关态电流更小，静态功耗更低，工艺更简单，因此，提高了通用性。
需要说明的是，本发明实施例提供的隧穿场效应晶体管，可以应用到鳍形场效应晶体管器件制作和碰撞电离MOSFET器件制作中。
本发明实施例提供一种隧穿场效应晶体管的制作方法，如图4所示，该方法包括：
步骤501、在完成浅槽隔离(英文：Shallow Trench Isolation；简称：STI)结构的衬底上形成保护层。
步骤502、在形成有保护层的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构。
步骤503、在形成有侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成沟道第一侧壁。
步骤504、在形成有沟道第一侧壁的衬底上形成第一氧化物保护层。
步骤505、在形成有第一氧化物保护层的衬底上形成第一假侧墙栅。
步骤506、在形成有第一假侧墙栅的衬底的一端注入形成第一掺杂区域。
步骤507、在形成有第一掺杂区域的衬底上形成第一子栅极绝缘介质层。
步骤508、在形成有第一子栅极绝缘介质层的衬底上形成第一栅极。
步骤509、在形成有第一栅极的衬底上形成第一子绝缘材料填充层。
步骤510、在形成有第一子绝缘材料填充层的衬底上形成沟道第二侧壁，沟道第二侧壁与沟道第一侧壁形成沟道区域。
步骤511、在形成有沟道第二侧壁的衬底上形成第二氧化物保护层。
步骤512、在形成有第二氧化物保护层的衬底上形成第二假侧墙栅。
步骤513、在形成有第二假侧墙栅的衬底的另一端注入形成第二掺杂区域，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，该预设距离大于沟道区域的宽度且小于衬底的长度。
步骤514、在形成有第二掺杂区域的衬底上形成第二子栅极绝缘介质层，第二子栅极绝缘介质层与第一子栅极绝缘介质层组成栅极绝缘介质层。
步骤515、在形成有第二子栅极绝缘介质层的衬底上形成第二栅极。
步骤516、在形成有第二栅极的衬底上形成第二子绝缘材料填充层，第二子绝缘材料填充层与第一子绝缘材料填充层组成绝缘材料填充层。
综上所述，本发明实施例提供的隧穿场效应晶体管的制作方法，通过侧墙转移技术在STI结构衬底上形成保护层、侧墙形状的沟道刻蚀硬掩膜层结构、沟道第一侧壁、第一氧化物保护层、第一假侧墙栅、第一掺杂区域、第一子栅极绝缘介质层、第一栅极、第一子绝缘材料填充层、沟道第二侧壁、第二氧化物保护层、第二假侧墙栅、第二掺杂区域、第二子栅极绝缘介质层、第二栅极及第二子绝缘材料填充层。其中，沟道第二侧壁与沟道第一侧壁形成沟道区域，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，第二子栅极绝缘介质层与第一子栅极绝缘介质层组成栅极绝缘介质层，第二子绝缘材料填充层与第一子绝缘材料填充层组成绝缘材料填充层，实现了源漏极的独立设计，相较于现有的EHB-TFET结构，关态电流更小，静态功耗更低，工艺更简单，因此，提高了通用性。
进一步的，沟道区域的轴截面呈梯形，梯形的上底长度小于梯形的下底长度。沟道区域的掺杂类型为本征掺杂或浅掺杂。
步骤502可以包括：在形成有保护层的衬底上淀积侧壁材料；在淀积有侧壁材料的衬底上形成刻蚀硬掩膜层；在形成有刻蚀硬掩膜层的衬底上形成陡直侧壁；在形成有陡直侧壁的衬底上淀积沟道刻蚀硬掩膜层材料；在淀积有沟道刻蚀硬掩膜层材料的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构。
在步骤508之后，该方法还可以包括：在形成有第一栅极的衬底上形成第一栅极接触孔焊盘。
在步骤509之后，该方法还可以包括：对形成有第一子绝缘材料填充层的衬底上的第一栅极接触孔焊盘进行暴露，形成第一栅极接触孔焊盘暴露后的衬底；对第一栅极接触孔焊盘暴露后的衬底进行回刻，形成回刻后的衬底；对回刻后的衬底进行氧化物填充、氧化物刻蚀或平坦化处理，使第一栅极绝缘，且使侧壁材料暴露。
步骤510可以包括：对暴露的侧壁材料进行刻蚀，暴露出STI结构的衬底上形成的保护层；对暴露的保护层及衬底进行刻蚀，形成沟道第二侧壁。
在步骤515之后，该方法还可以包括：在形成有第二栅极的衬底上形成第二栅极接触孔焊盘。
在步骤516之后，该方法还可以包括：对形成有第二子绝缘材料填充层的衬底进行接触工艺和后端互连工艺。
在步骤511之前，该方法还可以包括：在形成有沟道区域的衬底上形成异质结。示例的，该异质结可以由IV族材料或III-V族材料制成。
需要补充说明的是，当隧穿场效应晶体管为N型隧穿场效应晶体管时，第一掺杂区域为N型重掺杂的漏极区域，第二掺杂区域为P型重掺杂的源极区域，第一栅极为控制栅，第二栅极为偏置栅，沟道区域的掺杂类型为本征掺杂或P型浅掺杂；当隧穿场效应晶体管为P型隧穿场效应晶体管时，第一掺杂区域为N型重掺杂的源极区域，第二掺杂区域为P型重掺杂的漏极区域，第一栅极为偏置栅，第二栅极为控制栅，沟道区域的掺杂类型为本征掺杂或N型浅掺杂。
综上所述，本发明实施例提供的隧穿场效应晶体管的制作方法，通过侧墙转移技术在STI结构衬底上形成保护层、侧墙形状的沟道刻蚀硬掩膜层结构、沟道第一侧壁、第一氧化物保护层、第一假侧墙栅、第一掺杂区域、第一子栅极绝缘介质层、第一栅极、第一子绝缘材料填充层、沟道第二侧壁、第二氧化物保护层、第二假侧墙栅、第二掺杂区域、第二子栅极绝缘介质层、第二栅极及第二子绝缘材料填充层。其中，沟道第二侧壁与沟道第一侧壁形成沟道区域，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，第二子栅极绝缘介质层与第一子栅极绝缘介质层组成栅极绝缘介质层，第二子绝缘材料填充层与第一子绝缘材料填充层组成绝缘材料填充层，实现了源漏极的独立设计，相较于现有的EHB-TFET结构，关态电流更小，静态功耗更低，工艺更简单，因此，提高了通用性。
本发明实施例提供另一种隧穿场效应晶体管的制作方法，如图5所示，以N型隧穿场效应晶体管为例，该方法包括：
步骤701、在完成STI结构的衬底上形成保护层。
隧穿场效应晶体管的衬底可以由硅(英文：Silicon；简称：Si)、锗(英文：Germanium；简称：Ge)、或III-V材料制成。以Si为例，在由Si制成的衬底上沉淀或者生长一层约4nm(纳米)的氧化物作为保护层，该保护层亦为刻蚀阻挡层和界面保护层。
步骤702、在形成有保护层的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构。
具体的，如图6所示，步骤702可以包括：
步骤7021、在形成有保护层的衬底上淀积侧壁材料。
假设衬底103由Si制成，在形成有保护层105的上方淀积一层约200nm的非晶硅(英文：Amorphous Silicon；简称：α-Si)作为侧壁材料001。
步骤7022、在淀积有侧壁材料的衬底上形成刻蚀硬掩膜层。
根据步骤7022，在侧壁材料001上方沉积氧化物-氮化物-氧化物材料(英文：Oxide-Nitride-Oxide；简称：ONO)结构作为刻蚀硬掩膜层002。
图7为形成的保护层105、侧壁材料001及刻蚀硬掩膜层002的侧视结构示意图，图8为图7对应的俯视结构示意图。从图7中可以看出，保护层105位于由Si制成的衬底103之上，侧壁材料001位于保护层105之上，刻蚀硬掩膜层002位于侧壁材料001之上。
步骤7023、在形成有刻蚀硬掩膜层的衬底上形成陡直侧壁。
对形成有刻蚀硬掩膜层的衬底进行图形曝光，并对ONO结构进行刻蚀，然后去掉光刻胶以ONO结构为硬掩膜进行α-Si刻蚀。调节刻蚀条件，使α-Si结构侧壁陡直，衬底形成陡直侧壁。图9为在形成有刻蚀硬掩膜层的衬底上形成陡直侧壁的侧视结构示意图，图10为图9对应的俯视结构示意图。从图10中可以看出，已经刻蚀出保护层105。
步骤7024、在形成有陡直侧壁的衬底上淀积沟道刻蚀硬掩膜层材料。
如图11所示，在衬底上淀积厚度小于20nm的沟道刻蚀硬掩膜层材料低压氮化硅(英文：Low Pressure-Silicon Nitride；简称：LP-SiN)。需要说明的是，LP-SiN的厚度可以根据实际工艺确定，本发明实施例对此不作限定。
步骤7025、在淀积有沟道刻蚀硬掩膜层材料的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构。
根据步骤7024，如图11所示，沉淀了LP-SiN之后，通过反应离子刻蚀(英文：Reactive Ion Etching；简称：RIE)刻蚀出侧墙结构，即侧墙形状的沟道刻蚀硬掩膜层结构106，该结构作为沟道刻蚀的硬掩膜结构，需要调节RIE刻蚀条件进行侧墙形貌的优化，使侧墙侧壁陡直。图11为形成侧墙形状的沟道刻蚀硬掩膜层结构106的侧视结构示意图，图12为图11对应的俯视结构示意图。
步骤703、在形成有侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成沟道第一侧壁。
在步骤702的基础上，如图13所示，以侧墙形状的沟道刻蚀硬掩膜层结构为硬掩膜进行漏端台阶的干法刻蚀，形成沟道第一侧壁，即沟道正面侧壁。然后进行沟道第一侧壁表面恢复处理，降低干法刻蚀造成的表面缺陷密度。图13为形成沟道第一侧壁的侧视结构示意图，图14为图13对应的俯视结构示意图，图14中的103为衬底。
步骤704、在形成有沟道第一侧壁的衬底的一端注入形成第一掺杂区域。
具体的，如图15所示，步骤704可以包括：
步骤7041、在形成有沟道第一侧壁的衬底上形成第一氧化物保护层。
如图16所示，在形成有沟道第一侧壁的衬底上形成第一氧化物保护层003，示例的，第一氧化物保护层003可以为Oxide。
步骤7042、在形成有第一氧化物保护层的衬底上形成第一假侧墙栅。
如图16所示，在形成有第一氧化物保护层的衬底上沉积约20nm的等离子增强氮化硅(英文：Plasma Enhanced-Silicon Nitride；简称：PE-SiN)材料，即第一假侧墙栅004。该侧墙厚度决定漏端掺杂距离，所以需要调节侧墙形貌直至侧墙陡直。需要说明的是，PE-SiN的厚度可以根据实际工艺确定，本发明实施例对此不作限定。
步骤7043、在形成有第一假侧墙栅的衬底的一端注入形成第一掺杂区域。
如图16所示，形成第一假侧墙栅004之后，进行漏端注入形成第一掺杂区域101。示例的，可以注入砷元素或磷元素，形成漏端掺杂浓度为5×1019cm-3～2×1020cm-3，结深为15～25nm的漏端区域，也就是第一掺杂区域的掺杂类型为N型重掺杂。图16为形成第一掺杂区域的侧视结构示意图，图17为图16对应的俯视结构示意图。
步骤705、在形成有第一掺杂区域的衬底上形成第一子栅极绝缘介质层。
需要说明的是，步骤705中的衬底为去除第一假侧墙栅PE-SiN之后的衬底。如图18所示，通过沸腾的磷酸腐蚀掉图16中的第一假侧墙栅004，通过氢氟酸溶液腐蚀第一氧化物保护层003，形成第一子栅极绝缘介质层005。需要说明的是，栅极绝缘介质层可以为高k绝缘层，也可以为单独的氧化物层。
步骤706、在形成有第一子栅极绝缘介质层的衬底上形成第一栅极。
结合步骤705，如图18所示，通过沸腾的磷酸腐蚀掉图16中的第一假侧墙栅004及通过氢氟酸溶液腐蚀第一氧化物保护层003，然后进行N型CMOS标准多晶硅栅工艺或高k金属栅工艺，本专利中以高k金属栅工艺为例。调节栅极的费米能级或功函数，使其靠近导带底。然后进行RIE干法刻蚀，形成金属侧墙栅结构，即图18中的第一栅极108。需要说明的是，在进行干法刻蚀之前需要进行一次光刻工艺，制作第一栅极接触孔焊盘结构，也就是从俯视图19中看到的CG(英文：contact to gate)PAD(接触焊盘)结构。图18为形成第一栅极的侧视结构示意图，图19为图18对应的俯视结构示意图。
步骤707、在形成有第一栅极的衬底上形成第一子绝缘材料填充层。
如图20所示，在衬底上进行氧化物1101填充，示例的，可以填充PE-Oxide或者正硅酸乙酯(英文：tetraethylorthosilicate；简称：TEOS)。图20为形成第一子绝缘材料填充层的侧视结构示意图，图21为图20对应的俯视结构示意图。
步骤708、对形成有第一子绝缘材料填充层的衬底进行处理，使第一栅极绝缘，且使侧壁材料暴露。
具体的，步骤708可以包括：对形成有第一子绝缘材料填充层1101的衬底上的第一栅极接触孔焊盘进行暴露，形成第一栅极接触孔焊盘暴露后的衬底；对第一栅极接触孔焊盘暴露后的衬底进行回刻，形成回刻后的衬底；对回刻后的衬底进行氧化物填充、氧化物刻蚀或平坦化处理，使第一栅极绝缘，且使侧壁材料暴露。
如图22所示，可以对形成有第一子绝缘材料填充层的衬底进行平坦化处理，示例的，可以进行化学机械研磨(英文：Chemical Mechanical Polishing；简称：CMP)工艺，也可以进行低温氧化+玻璃旋涂(英文：low-temperature oxidation+spin-on glass；简称：LTO+SOG)工艺。经过平坦化处理后，暴露出第一栅极接触孔焊盘，进行第一栅极回刻，使第一栅极的CG PAD结构的高度离CMP平面距离增大，降低两个栅极短接的风险。完成回刻后，进行PE-Oxide沉积，填充第一栅极回刻过程中CG PAD上方的孔结构。然后通过RIE刻蚀工艺、CMP或者LTO+SOG等平坦化工艺，暴露出侧壁材料001。图23中的H为进行回刻与填充处理的位置。图22为对形成有第一子绝缘材料填充层的衬底进行处理的侧视结构示意图，图23为图22对应的俯视结构示意图。
步骤709、在形成有第一子绝缘材料填充层的衬底上形成沟道第二侧壁，沟道第二侧壁与沟道第一侧壁形成沟道区域。
沟道区域的掺杂类型为本征掺杂或P型浅掺杂。
沟道第二侧壁即为沟道背面侧壁。需要说明的是，沟道区域的轴截面呈梯形，梯形的上底长度小于梯形的下底长度。
具体的，步骤709可以包括：对暴露的侧壁材料进行刻蚀，暴露出STI结构上的保护层105，对暴露的保护层105及衬底103进行刻蚀，形成沟道第二侧壁。
如图24所示，湿法腐蚀图22中的侧壁材料001，自停止于衬底氧化物保护层上，然后通过干法腐蚀进行与沟道第一侧壁腐蚀条件相同的沟道第二侧壁腐蚀。图24为形成沟道第二侧壁的侧视结构示意图，图25为图24对应的俯视结构示意图。
步骤710、在形成有沟道第二侧壁的衬底的另一端注入形成第二掺杂区域，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，预设距离大于沟道区域的宽度且小于衬底的长度。
具体的，步骤710可以包括：在形成有沟道第二侧壁的衬底上形成第二氧化物保护层；在形成有第二氧化物保护层的衬底上形成第二假侧墙栅；在形成有第二假侧墙栅的衬底的另一端注入形成第二掺杂区域。需要说明的是，形成第二掺杂区域方法的具体过程可以对应参考图15进行说明。
如图26所示，在形成有沟道第二侧壁的衬底上形成第二氧化物保护层006，示例的，第二氧化物保护层006可以为Oxide。接着进行与漏端第一假侧墙栅相同的淀积与刻蚀，形成第二假侧墙栅007，然后进行源端注入形成第二掺杂区域102，示例的，可以硼原子或二氟化硼，形成源端掺杂浓度为5×1019cm-3～2×1020cm-3，结深为15～25nm的源端区域，也就是第二掺杂区域的掺杂类型为P型重掺杂。图26为形成第二掺杂区域的侧视结构示意图，图27为图26对应的俯视结构示意图。
需要说明的是，第一掺杂区域与第二掺杂区域的掺杂区域间隔的预设距离可以根据第一假侧墙栅和第二假侧墙栅的厚度进行调节。
步骤711、在形成有第二掺杂区域的衬底上形成第二子栅极绝缘介质层，第二子栅极绝缘介质层与第一子栅极绝缘介质层组成栅极绝缘介质层。
如图28所示，湿法腐蚀图26中的第二假侧墙栅007及第二氧化物保护层006，形成第二子栅极绝缘介质层008。第二子栅极绝缘介质层008与第一子栅极绝缘介质层组成栅极绝缘介质层107。
步骤712、在形成有第二子栅极绝缘介质层的衬底上形成第二栅极。
结合步骤711，如图28所示，通过沸腾的磷酸腐蚀掉图26中的第二假侧墙栅007及通过氢氟酸溶液腐蚀第二氧化物保护层006，然后进行N型CMOS标准多晶硅栅工艺或高k金属栅工艺，本专利中以高k金属栅工艺为例。调节栅极的费米能级或功函数，使其靠近价带顶。然后进行RIE干法刻蚀，形成金属侧墙栅结构，即图28中的第二栅极109。需要说明的是，在进行干法刻蚀之前需要进行一次光刻工艺，制作第二栅极接触孔焊盘结构，也就是从俯视图29中看到的CG PAD结构。图28为形成第二栅极的侧视结构示意图，图29为图28对应的俯视结构示意图。
步骤713、在形成有第二栅极的衬底上形成第二子绝缘材料填充层，第二子绝缘材料填充层与第一子绝缘材料填充层组成绝缘材料填充层。
如图30所示，在衬底上进行氧化物1102填充，示例的，可以填充TEOS或LTO。第二子绝缘材料填充层1102与第一子绝缘材料填充层组成绝缘材料填充层110。
步骤714、对形成有第二子绝缘材料填充层的衬底进行接触工艺和后端互连工艺。
如图30所示，进行氧化物填充后，完成硅的金属化、进行接触工艺和后端互连工艺等。图30为进行接触工艺和后端互连工艺的侧视结构示意图，图31为图30对应的俯视结构示意图。
需要说明的是，步骤714可以参考现有相关技术，在此不再赘述。
进一步的，需要补充说明的是，该隧穿场效应晶体管的制作方法是以N型隧穿场效应晶体管为例进行说明的，其中第一掺杂区域为N型重掺杂的漏极区域，所述第二掺杂区域为P型重掺杂的源极区域，所述第一栅极为控制栅，所述第二栅极为偏置栅，所述沟道区域的掺杂类型为本征掺杂或P型浅掺杂。
如果隧穿场效应晶体管为P型隧穿场效应晶体管，那么第一掺杂区域为N型重掺杂的源极区域，第二掺杂区域为P型重掺杂的漏极区域，第一栅极为偏置栅，第二栅极为控制栅，沟道区域的掺杂类型为本征掺杂或N型浅掺杂。其具体制作过程可以参考N型隧穿场效应晶体管的制作过程。
该隧穿场效应晶体管的制作方法制作的隧穿场效应晶体管，控制器件开态的方案为：第二栅极加负向偏压，使得靠近第二栅极的沟道表面产生感应空穴，第一栅极加正向偏压，使得靠近第一栅极的沟道表面产生感应电子。当沟道两个表面能带弯曲达到一定程度时，电子与空穴浓度达到一定条件，则沿着沟道中央产生带带隧穿。带带隧穿电流大小与沟道长度即竖直沟道高度正相关，与沟道的厚度负相关。
相应的，该隧穿场效应晶体管控制器件关态的方案有两种，第一种方案是第一栅极和第二栅极都不加偏压(零偏压)，沟道两个表面不产生感应电荷，沟道存在高势垒，沟道关闭，无隧穿电流，这种方案应用于亚阈值摆幅较小的器件，及N型和P型TFET可互换的器件；第二种方案是第二栅极为偏置栅保持开态时的偏置不变，第一栅极进行偏置变化。当第一栅极偏置归零时，靠近漏端的沟道表面感应电子低于阈值，沟道存在高势垒，器件关闭。而第二栅极的固定偏置还可以通过调节第二栅极的金属栅功函数进行调节，降低第二栅极的偏置电压，减小外围电路的复杂度。
由于本发明实施例提供的制作方法制作的隧穿场效应晶体管的隧穿机制为带带隧穿，而带带隧穿电流的大小与沟道区域的面积相关，所以可以通过调节侧墙结构的高度和长度来调节沟道区域的面积，从而可以调节带带隧穿电流大小，以便实现高驱动电流；由于该隧穿场效应晶体管的沟道区域的掺杂类型为本征掺杂或浅掺杂，沟道区域的缺陷较少，所以可以抑制缺陷辅助隧穿，从而可以减小器件的亚阈值摆幅；由于该隧穿场效应晶体管的第一掺杂区域和第二掺杂区域相距较远，而且在关态时，第一栅极和第二栅极都处于零偏，沟道关闭，所以器件具有极低的带带隧穿电流；由于该隧穿场效应晶体管的沟道区域的轴截面呈梯形，而开态电流决定于沟道厚度较薄的沟道顶端，器件阈值电压决定于沟道厚度较厚的沟道底端，而且梯形结构可以降低沟道两侧台阶高度变化引起的器件特性的波动。
综上所述，本发明实施例提供的隧穿场效应晶体管的制作方法，通过在STI结构衬底上形成保护层、侧墙形状的沟道刻蚀硬掩膜层结构、沟道第一侧壁、第一氧化物保护层、第一假侧墙栅、第一掺杂区域、第一子栅极绝缘介质层、第一栅极、第一子绝缘材料填充层、沟道第二侧壁、第二氧化物保护层、第二假侧墙栅、第二掺杂区域、第二子栅极绝缘介质层、第二栅极及第二子绝缘材料填充层。其中，沟道第二侧壁与沟道第一侧壁形成沟道区域，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，第二子栅极绝缘介质层与第一子栅极绝缘介质层组成栅极绝缘介质层，第二子绝缘材料填充层与第一子绝缘材料填充层组成绝缘材料填充层，通过侧墙转移技术实现了制作隧穿场效应晶体管的工艺流程，完成了源漏极的独立设计，相较于现有的EHB-TFET结构，关态电流更小，静态功耗更低，工艺更简单，因此，提高了通用性。
本发明实施例提供又一种隧穿场效应晶体管的制作方法，如图32所示，以N型隧穿场效应晶体管为例，该方法包括：
步骤1001、在完成STI结构的衬底上形成保护层。
步骤1001的具体过程可以参考步骤701中的具体过程。
步骤1002、在形成有保护层的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构。
步骤1002的具体过程可以参考步骤702中的具体过程。
需要说明的是，在形成有陡直侧壁的衬底上淀积沟道刻蚀硬掩膜层材料的过程中，在衬底上可以淀积约10nm的LP-SiN作为沟道刻蚀硬掩膜层材料。
步骤1003、在形成有侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成沟道第一侧壁。
步骤1003的具体过程可以参考步骤703中的具体过程。
步骤1004、在形成有沟道第一侧壁的衬底的一端注入形成第一掺杂区域。
步骤1004的具体过程可以参考步骤704中的具体过程。
步骤1005、在形成有第一掺杂区域的衬底上形成第一子栅极绝缘介质层。
步骤1005的具体过程可以参考步骤705中的具体过程。
步骤1006、在形成有第一子栅极绝缘介质层的衬底上形成第一栅极。
步骤1006的具体过程可以参考步骤706中的具体过程。
步骤1007、在形成有第一栅极的衬底上形成第一子绝缘材料填充层。
步骤1007的具体过程可以参考步骤707中的具体过程。
步骤1008、对形成有第一子绝缘材料填充层的衬底进行处理，使第一栅极绝缘，且使侧壁材料暴露。
步骤1008的具体过程可以参考步骤708中的具体过程。
步骤1009、在形成有第一子绝缘材料填充层的衬底上形成陡直侧壁结构。
为了较好地形成异质结，需要在衬底上先形成陡直侧壁结构。
步骤1010、在形成有陡直侧壁结构的衬底上外延异质结，形成异质结和沟道第二侧壁，沟道第二侧壁与沟道第一侧壁形成沟道区域。
添加异质结之后形成的侧壁为沟道第二侧壁，沟道区域的掺杂类型为本征掺杂或浅掺杂。步骤1010的具体过程可以参考步骤709中的具体过程。
如图33所示，在衬底上形成异质结111，该异质结可以由IV族元素或III-V族元素制成。当衬底为IV族材料时，则可以通过其他IV族材料形成异质结，当衬底材料为III-V材料时，则可以通过其他III-V族材料形成异质结。通过在衬底上增加异质结，调节能带结构，增加器件开态隧穿电流。图33中，101为第一掺杂区域，103为衬底，108为第一栅极，105为保护层，106为侧墙形状的沟道刻蚀硬掩膜层结构，1101为第一子绝缘材料填充层，005为第一子栅极绝缘介质层。
步骤1011、在形成有异质结的衬底的另一端注入形成第二掺杂区域，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，预设距离大于沟道区域的宽度且小于衬底的长度。
步骤1011的具体过程可以参考步骤710中的具体过程。
步骤1012、在形成有第二掺杂区域的衬底上形成第二子栅极绝缘介质层，第二子栅极绝缘介质层与第一子栅极绝缘介质层组成栅极绝缘介质层。
步骤1012的具体过程可以参考步骤711中的具体过程。
步骤1013、在形成有第二子栅极绝缘介质层的衬底上形成第二栅极。
具体的，图34为在增加有异质结111的衬底103上形成第二栅极的结构示意图。异质结111的两端分别与保护层105、第二掺杂区域102接触，异质结111的一侧与栅极绝缘介质层107接触。图34中，101为第一掺杂区域，108为第一栅极，109为第二栅极，106为侧墙形状的沟道刻蚀硬掩膜层结构，1101为第一子绝缘材料填充层。
步骤1013的具体过程可以参考步骤712中的具体过程。
步骤1014、在形成有第二栅极的衬底上形成第二子绝缘材料填充层，第二子绝缘材料填充层与第一子绝缘材料填充层组成绝缘材料填充层。
步骤1014的具体过程可以参考步骤713中的具体过程。
步骤1015、对形成有第二子绝缘材料填充层的衬底进行接触工艺和后端互连工艺。
步骤1015的具体过程可以参考步骤714中的具体过程。
具体的，图3为增加异质结之后的隧穿场效应晶体管的结构示意图，即异质结竖直电子空穴双层导电隧穿晶体管的结构示意图。
如图35所示，通过增加异质结，调节沟道区域中能带分布，从而增加器件开态隧穿电流。主要原理为：在N型TFET与P型TFET中，在加负向偏压的栅极一侧增加一层禁带宽度较窄的材料作为异质结，示例的，可以为SiGe(锗化硅)。在N型TFET中，器件开启时，第二栅极为偏置栅，加负向偏压，沟道区域靠近第二栅极表面的能带向上弯曲，当换为SiGe层时，价带顶1031进一步向上弯曲至1032标识的位置，从而减小沟道区域中载流子的隧穿距离d，增加开态隧穿电流。同样的，在P型TFET中，器件开启时，第二栅极为控制栅，加负向偏压，沟道区域靠近第二栅极表面的能带向上弯曲，当换为SiGe层时，价带顶1031进一步向上弯曲，从而减小沟道区域中载流子隧穿距离d，增加开态隧穿电流。图35中的1033为导带底，P+表示P型(空穴型)重掺杂，N+表示N型(电子型)重掺杂。
综上所述，本发明实施例提供的隧穿场效应晶体管的制作方法，通过在STI结构衬底上形成保护层、侧墙形状的沟道刻蚀硬掩膜层结构、沟道第一侧壁、第一氧化物保护层、第一假侧墙栅、第一掺杂区域、第一子栅极绝缘介质层、第一栅极、第一子绝缘材料填充层、沟道第二侧壁、第二氧化物保护层、第二假侧墙栅、第二掺杂区域、第二子栅极绝缘介质层、第二栅极及第二子绝缘材料填充层。其中，沟道第二侧壁与沟道第一侧壁形成沟道区域，第一掺杂区域与第二掺杂区域的掺杂区域间隔预设距离，第二子栅极绝缘介质层与第一子栅极绝缘介质层组成栅极绝缘介质层，第二子绝缘材料填充层与第一子绝缘材料填充层组成绝缘材料填充层，通过侧墙转移技术实现了制作隧穿场效应晶体管的工艺流程，完成了源漏极的独立设计，同时形成异质结结构调节沟道区域的能带结构，相较于现有的EHB-TFET结构，器件开态隧穿电流更大，关态电流更小，静态功耗更低，工艺更简单，因此，提高了通用性。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (16)
1.一种隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管包括：
两端分别设置有第一掺杂区域和第二掺杂区域的衬底；
所述衬底上形成有鱼鳍形凸起的沟道区域；
形成有所述沟道区域的衬底上形成有保护层；
形成有所述保护层的衬底上形成有侧墙形状的沟道刻蚀硬掩膜层结构；
形成有所述侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成有栅极绝缘介质层；
形成有所述栅极绝缘介质层的衬底上形成有第一栅极和第二栅极，且所述第一栅极和所述第二栅极分别位于所述沟道区域的两侧；
形成有所述第一栅极和所述第二栅极的衬底上形成有绝缘材料填充层；
所述第一掺杂区域与所述第二掺杂区域的掺杂区域间隔预设距离，所述预设距离大于所述沟道区域的宽度且小于所述衬底的长度；
所述沟道区域的轴截面呈梯形，所述梯形的上底长度小于所述梯形的下底长度。
2.根据权利要求1所述的隧穿场效应晶体管，其特征在于，
所述沟道区域的掺杂类型为本征掺杂或浅掺杂。
3.根据权利要求2所述的隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管还包括：异质结，
形成有所述沟道区域的衬底上形成有所述异质结，所述异质结的两端分别与所述保护层、所述第二掺杂区域接触，所述异质结的一侧与所述栅极绝缘介质层接触。
4.根据权利要求1至3任意一项权利要求所述的隧穿场效应晶体管，其特征在于，
所述第一掺杂区域和所述第二掺杂区域的掺杂类型相反，所述第一栅极和所述第二栅极的偏置电压相反；
当所述第一掺杂区域的掺杂类型为N型重掺杂时，所述第一栅极的偏置电压为正向偏压，当所述第一掺杂区域的掺杂类型为P型重掺杂时，所述第一栅极的偏置电压为负向偏压；
所述隧穿场效应晶体管为N型隧穿场效应晶体管或P型隧穿场效应晶体管。
5.一种隧穿场效应晶体管的制作方法，其特征在于，所述方法包括：
在完成浅槽隔离STI结构的衬底上形成保护层；
在形成有所述保护层的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构；
在形成有所述侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成沟道第一侧壁；
在形成有所述沟道第一侧壁的衬底上形成第一氧化物保护层；
在形成有所述第一氧化物保护层的衬底上形成第一假侧墙栅；
在形成有所述第一假侧墙栅的衬底的一端注入形成第一掺杂区域；
在形成有所述第一掺杂区域的衬底上形成第一子栅极绝缘介质层；
在形成有所述第一子栅极绝缘介质层的衬底上形成第一栅极；
在形成有所述第一栅极的衬底上形成第一子绝缘材料填充层；
在形成有所述第一子绝缘材料填充层的衬底上形成沟道第二侧壁，所述沟道第二侧壁与所述沟道第一侧壁形成沟道区域；
在形成有所述沟道第二侧壁的衬底上形成第二氧化物保护层；
在形成有所述第二氧化物保护层的衬底上形成第二假侧墙栅；
在形成有所述第二假侧墙栅的衬底的另一端注入形成第二掺杂区域，所述第一掺杂区域与所述第二掺杂区域的掺杂区域间隔预设距离，所述预设距离大于所述沟道区域的宽度且小于所述衬底的长度；
在形成有所述第二掺杂区域的衬底上形成第二子栅极绝缘介质层，所述第二子栅极绝缘介质层与所述第一子栅极绝缘介质层组成栅极绝缘介质层；
在形成有所述第二子栅极绝缘介质层的衬底上形成第二栅极；
在形成有所述第二栅极的衬底上形成第二子绝缘材料填充层，所述第二子绝缘材料填充层与所述第一子绝缘材料填充层组成绝缘材料填充层。
6.根据权利要求5所述的方法，其特征在于，
所述沟道区域的轴截面呈梯形，所述梯形的上底长度小于所述梯形的下底长度。
7.根据权利要求5所述的方法，其特征在于，
所述沟道区域的掺杂类型为本征掺杂或浅掺杂。
8.根据权利要求5所述的方法，其特征在于，所述在形成有所述保护层的的衬底上形成侧墙形状的沟道刻蚀硬掩膜层结构，包括：
在形成有所述保护层的衬底上淀积侧壁材料；
在淀积有所述侧壁材料的衬底上形成刻蚀硬掩膜层；
在形成有所述刻蚀硬掩膜层的衬底上形成陡直侧壁；
在形成有所述陡直侧壁的衬底上淀积沟道刻蚀硬掩膜层材料；
在淀积有所述沟道刻蚀硬掩膜层材料的衬底上形成所述侧墙形状的沟道刻蚀硬掩膜层结构。
9.根据权利要求5所述的方法，其特征在于，在所述在形成有所述第一子栅极绝缘介质层的衬底上形成第一栅极之后，所述方法还包括：
在形成有所述第一栅极的衬底上形成第一栅极接触孔焊盘。
10.根据权利要求9所述的方法，其特征在于，在所述在形成有所述第一栅极的衬底上形成第一子绝缘材料填充层之后，所述方法还包括：
对形成有所述第一子绝缘材料填充层的衬底上的第一栅极接触孔焊盘进行暴露，形成所述第一栅极接触孔焊盘暴露后的衬底；
对所述第一栅极接触孔焊盘暴露后的衬底进行回刻，形成回刻后的衬底；
对所述回刻后的衬底进行氧化物填充、氧化物刻蚀或平坦化处理，使所述第一栅极绝缘，且使所述侧壁材料暴露。
11.根据权利要求10所述的方法，其特征在于，所述在形成有所述第一子绝缘材料填充层的衬底上形成沟道第二侧壁，包括：
对所述暴露的侧壁材料进行刻蚀，暴露出所述STI结构的衬底上形成的保护层；
对暴露的保护层及所述衬底进行刻蚀，形成所述沟道第二侧壁。
12.根据权利要求9所述的方法，其特征在于，在所述在形成有所述第二子栅极绝缘介质层的衬底上形成第二栅极之后，所述方法还包括：
在形成有所述第二栅极的衬底上形成第二栅极接触孔焊盘。
13.根据权利要求5所述的方法，其特征在于，在所述在形成有所述第二栅极的衬底上形成第二子绝缘材料填充层之后，所述方法还包括：
对形成有所述第二子绝缘材料填充层的衬底进行接触工艺和后端互连工艺。
14.根据权利要求5所述的方法，其特征在于，在所述在形成有所述沟道第二侧壁的衬底上形成第二氧化物保护层之前，所述方法还包括：
在形成有所述沟道区域的衬底上形成异质结。
15.根据权利要求14所述的方法，其特征在于，
所述异质结由IV族元素或III-V族元素制成。
16.根据权利要求5至15任意一项权利要求所述的方法，其特征在于，
所述第一掺杂区域和所述第二掺杂区域的掺杂类型相反，所述第一栅极和所述第二栅极的偏置电压相反；
当所述第一掺杂区域的掺杂类型为N型重掺杂时，所述第一栅极的偏置电压为正向偏压，当所述第一掺杂区域的掺杂类型为P型重掺杂时，所述第一栅极的偏置电压为负向偏压；
所述隧穿场效应晶体管为N型隧穿场效应晶体管或P型隧穿场效应晶体管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510128390.5A CN104779292B (zh) | 2015-03-23 | 2015-03-23 | 隧穿场效应晶体管及其制作方法 |
| PCT/CN2016/076632 WO2016150335A1 (zh) | 2015-03-23 | 2016-03-17 | 隧穿场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510128390.5A CN104779292B (zh) | 2015-03-23 | 2015-03-23 | 隧穿场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779292A CN104779292A (zh) | 2015-07-15 |
| CN104779292B true CN104779292B (zh) | 2018-01-09 |
Family
ID=53620656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510128390.5A Expired - Fee Related CN104779292B (zh) | 2015-03-23 | 2015-03-23 | 隧穿场效应晶体管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104779292B (zh) |
| WO (1) | WO2016150335A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779292B (zh) * | 2015-03-23 | 2018-01-09 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| CN105355660B (zh) * | 2015-12-11 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种隧穿场效应晶体管及其制造方法 |
| CN109417095B (zh) * | 2016-07-19 | 2021-10-15 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| WO2018152836A1 (zh) * | 2017-02-27 | 2018-08-30 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制作方法 |
| CN109716490B (zh) * | 2017-08-21 | 2021-05-11 | 华为技术有限公司 | 一种tfet及其制备方法 |
| US10134859B1 (en) | 2017-11-09 | 2018-11-20 | International Business Machines Corporation | Transistor with asymmetric spacers |
| US10236364B1 (en) | 2018-06-22 | 2019-03-19 | International Busines Machines Corporation | Tunnel transistor |
| US10249755B1 (en) | 2018-06-22 | 2019-04-02 | International Business Machines Corporation | Transistor with asymmetric source/drain overlap |
| CN110752156A (zh) * | 2019-10-28 | 2020-02-04 | 中国科学院微电子研究所 | 一种鳍状结构的制备方法以及半导体器件的制备方法 |
| CN113644109B (zh) * | 2020-05-11 | 2023-06-09 | 北京华碳元芯电子科技有限责任公司 | 晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347725A (zh) * | 2013-07-25 | 2015-02-11 | 中国科学院微电子研究所 | 遂穿场效应晶体管及其制造方法 |
| CN105990410A (zh) * | 2015-03-05 | 2016-10-05 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3764401B2 (ja) * | 2002-04-18 | 2006-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US8502323B2 (en) * | 2007-08-03 | 2013-08-06 | The Hong Kong University Of Science And Technology | Reliable normally-off III-nitride active device structures, and related methods and systems |
| US20130320427A1 (en) * | 2012-06-04 | 2013-12-05 | Sematech, Inc. | Gated circuit structure with self-aligned tunneling region |
| KR101424755B1 (ko) * | 2013-01-03 | 2014-07-31 | 한국과학기술원 | 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 |
| CN104347410B (zh) * | 2013-07-24 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN104779292B (zh) * | 2015-03-23 | 2018-01-09 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
-
2015
- 2015-03-23 CN CN201510128390.5A patent/CN104779292B/zh not_active Expired - Fee Related
-
2016
- 2016-03-17 WO PCT/CN2016/076632 patent/WO2016150335A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347725A (zh) * | 2013-07-25 | 2015-02-11 | 中国科学院微电子研究所 | 遂穿场效应晶体管及其制造方法 |
| CN105990410A (zh) * | 2015-03-05 | 2016-10-05 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016150335A1 (zh) | 2016-09-29 |
| CN104779292A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104779292B (zh) | 隧穿场效应晶体管及其制作方法 | |
| US10741698B2 (en) | Semi-floating gate FET | |
| US9136178B2 (en) | Method for fabricating a finFET in a large scale integrated circuit | |
| US8691640B1 (en) | Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material | |
| CN102629627B (zh) | 异质栅隧穿晶体管的形成方法 | |
| US20060231907A1 (en) | Semiconductor device with FinFET and method of fabricating the same | |
| US20120146135A1 (en) | Method and a structure for enhancing electrical insulation and dynamic performance of mis structures comprising vertical field plates | |
| US11799018B2 (en) | Semiconductor structure and method for forming the same | |
| WO2015066971A1 (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN101777499A (zh) | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 | |
| US11862467B2 (en) | Semiconductor structure and method of manufacturing the same | |
| CN107431089B (zh) | 隧穿晶体管及隧穿晶体管的制备方法 | |
| CN102623351A (zh) | 一种增强隧道穿透场效应晶体管 | |
| CN111463288A (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| CN108074974B (zh) | 半导体装置的形成方法 | |
| CN105633141A (zh) | Soi器件及其制造方法 | |
| CN112713088B (zh) | 半导体结构及其形成方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN111554635B (zh) | 半导体结构及其形成方法 | |
| CN105633160A (zh) | Soi器件及其制造方法 | |
| CN105489606A (zh) | 半导体器件及其制造方法 | |
| CN204905262U (zh) | 具有非对称后退阱和背栅的soi器件 | |
| CN109087939B (zh) | 半导体结构的形成方法、ldmos晶体管及其形成方法 | |
| CN204558469U (zh) | Soi器件 | |
| KR100951573B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191223 Address after: Room 1,020, Nanxun Science and Technology Pioneering Park, No. 666 Chaoyang Road, Nanxun District, Huzhou City, Zhejiang Province, 313009 Patentee after: Huzhou You Yan Intellectual Property Service Co.,Ltd. Address before: 510000 unit 2414-2416, building, No. five, No. 371, Tianhe District, Guangdong, China Patentee before: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd. Effective date of registration: 20191223 Address after: 510000 unit 2414-2416, building, No. five, No. 371, Tianhe District, Guangdong, China Patentee after: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230914 Address after: Room 922, Tiancheng Building, No. 1221 Sightseeing Road, Guanlan Street, Longhua New District, Shenzhen City, Guangdong Province, 518000 Patentee after: Shenzhen Crystal Core Micro Technology Co.,Ltd. Address before: Room 1,020, Nanxun Science and Technology Pioneering Park, No. 666 Chaoyang Road, Nanxun District, Huzhou City, Zhejiang Province, 313009 Patentee before: Huzhou You Yan Intellectual Property Service Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180109 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |