CN104765625A - 休眠模式启动方法、存储器控制电路单元及存储装置 - Google Patents

Abstract

本发明提供一种休眠模式启动方法、存储器控制电路单元及存储装置。本方法包括：当从主机系统接收到启用装置休眠功能指令时，判断存储器存储装置的装置休眠信号引脚是否处于与第一逻辑电平相反的第二逻辑电平；以及若是，则开启存储器存储装置的装置休眠功能，其中存储器存储装置会进入休眠模式以回应处于第一逻辑电平的装置休眠信号引脚。

Description

休眠模式启动方法、存储器控制电路单元及存储装置

技术领域

本发明是有关于一种休眠模式启动方法、存储器控制电路单元及存储装置。

背景技术

由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，因此，近年可复写式非易失性存储器产业成为电子产业中相当热门的一环。例如，以快闪存储器作为存储媒体的固态硬盘(Solid-state drive)已广泛应用作为电脑主机的硬盘，以提升电脑的存取效能。此外，由于环保意识的抬头，绿色科技成为电子制造商努力的目标。为了避免磁盘在使用者未使用下还持续耗电，固态硬盘已被设计支持装置休眠信号(Device Sleep Signal)协议。然而，由于装置休眠信号是通过电源连接接口的其中一个引脚来传递，因此，在主机系统的电源供应接口未支持装置休眠信号协议的例子中，当主机系统一开机时，固态硬盘会因为电源供应接口上的信号而误动作地直接进入休眠模式，而无法操作。

发明内容

本发明提供一种休眠模式启动方法、存储器控制电路单元及存储装置，其能够有效地避免误进入休眠模式。

据此，本发明一实施例提供一种用于存储器存储装置的休眠模式启动方法。本休眠模式启动方法包括：(a)当从主机系统接收到启用装置休眠功能指令时，判断存储器存储装置的装置休眠信号引脚上的电平信号是否处于与第一逻辑电平不同的第二逻辑电平；以及(b)倘若在步骤(a)中判断存储器存储装置的装置休眠信号引脚上的电平信号处于第二逻辑电平时，开启存储器存储装置的装置休眠功能。此外，上述休眠模式启动方法还包括：(c)在开启存储器存储装置的装置休眠功能之后，检测存储器存储装置的装置休眠信号引脚上的电平信号是否从第二逻辑电平改变为第一逻辑电平；以及(d)倘若在步骤(c)中检测到存储器存储装置的装置休眠信号引脚上的电平信号从第二逻辑电平改变为第一逻辑电平时，启动存储器存储装置进入休眠模式。

在本发明的一实施例中，上述休眠模式启动方法还包括：倘若在步骤(a)中判断存储器存储装置的装置休眠信号引脚上的电平信号不处于第二逻辑电平时，不开启存储器存储装置的装置休眠功能。

在本发明的一实施例中，上述第一逻辑电平为一高逻辑电平且第二逻辑电平为一低逻辑电平。

在本发明的一实施例中，上述休眠模式启动方法还包括：在存储器存储装置进入休眠模式后，检测存储器存储装置的装置休眠信号引脚上的电平信号是否从第一逻辑电平改变为第二逻辑电平；以及倘若检测到存储器存储装置的装置休眠信号引脚上的电平信号从第一逻辑电平改变为第二逻辑电平时，使存储器存储装置从休眠模式恢复至操作模式。

在本发明的一实施例中，上述装置休眠信号引脚配置在存储器存储装置的电源连接接口上。

本发明一实施例提供一种存储器控制电路单元，其包括主机接口、存储器接口与存储器管理电路。主机接口用以电连接至主机系统。上述存储器接口用以电性连接至可复写式非易失性存储器模块。上述存储器管理电路电性连接至存储器接口与主机接口，并用以通过主机接口从主机系统接收到启用装置休眠功能指令。当通过主机接口从主机系统接收到启用装置休眠功能指令时，上述存储器管理电路判断存储器存储装置的装置休眠信号引脚上的电平信号是否处于与第一逻辑电平不同的第二逻辑电平。倘若判断此装置休眠信号引脚上的电平信号处于第二逻辑电平时，上述存储器管理电路开启存储器存储装置的装置休眠功能。此外，在开启存储器存储装置的装置休眠功能之后，上述存储器管理电路还用以检测此装置休眠信号引脚上的电平信号是否从第二逻辑电平改变为第一逻辑电平。倘若检测到电源连接接口上的装置休眠信号引脚上的电平信号从第二逻辑电平改变为第一逻辑电平时，上述存储器管理电路开始进入休眠模式。

在本发明的一实施例中，倘若在通过数据连接接口从主机系统接收到启用装置休眠功能指令后判断此装置休眠信号引脚上的电平信号不处于第二逻辑电平时，上述存储器管理电路不开启存储器存储装置的装置休眠功能。

在本发明的一实施例中，上述电源连接接口为一串行高级技术附件电源连接接口且上述数据连接接口为一串行高级技术附件连接接口。

在本发明的一实施例中，上述信号输出引脚配置在主机系统的一电源供应连接接口中，且信号输出引脚输出一3.3伏特电压。

在本发明的一实施例中，上述存储器管理电路还用以在进入休眠模式后，检测存储器存储装置的装置休眠信号引脚上的电平信号是否从第一逻辑电平改变为第二逻辑电平。倘若检测到存储器存储装置的装置休眠信号引脚上的电平信号从第一逻辑电平改变为第二逻辑电平时，上述存储器管理电路还用以从休眠模式恢复至操作模式。

本发明一实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元用以电性连接至主机系统。可复写式非易失性存储器模块具有多个实体抹除单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块。存储器控制电路单元用以通过数据连接接口从主机系统接收到启用装置休眠功能指令。当通过数据连接接口从主机系统接收到启用装置休眠功能指令时，存储器控制电路单元判断装置休眠信号引脚上的电平信号是否处于与第一逻辑电平不同的第二逻辑电平。倘若判断装置休眠信号引脚上的电平信号处于第二逻辑电平时，存储器控制电路单元开启存储器存储装置的装置休眠功能。此外，在开启存储器存储装置的装置休眠功能之后，上述存储器控制电路单元还用以检测装置休眠信号引脚上的电平信号是否从第二逻辑电平改变为第一逻辑电平。倘若检测到电源连接接口上的装置休眠信号引脚上的电平信号从第二逻辑电平改变为第一逻辑电平时，上述存储器控制电路单元开始进入休眠模式。

在本发明的一实施例中，倘若在通过数据连接接口从主机系统接收到启用装置休眠功能指令后判断装置休眠信号引脚上的电平信号不处于第二逻辑电平时，上述存储器控制电路单元不开启存储器存储装置的装置休眠功能。

在本发明的一实施例中，上述存储器控制电路单元还用以在进入休眠模式后，检测装置休眠信号引脚上的电平信号是否从第一逻辑电平改变为第二逻辑电平。倘若检测到电源连接接口上的装置休眠信号引脚上的电平信号从第一逻辑电平改变为第二逻辑电平时，上述存储器控制电路单元还用以从休眠模式恢复至操作模式。

在本发明的一实施例中，上述连接接口单元还包括电源连接接口并且上述装置休眠信号引脚配置在电源连接接口上。

本发明一实施例提供一种存储器控制电路单元，其包括主机接口、存储器接口与存储器管理电路。主机接口用以电连接至主机系统。上述存储器接口用以电性连接至可复写式非易失性存储器模块。上述存储器管理电路电性连接至存储器接口与主机接口，并用以通过主机接口从主机系统接收到启用装置休眠功能指令。此外，主机接口具有数据连接接口及电源连接接口，数据连接接口用以接收由第一传输线传送的至少一组差分信号，电源连接接口用以接收由第二传输线传送的至少一输入电源，第一传输线与第二传输线彼此独立。再者，当通过主机接口从该主机系统接收到启用装置休眠功能指令时，存储器管理电路判断该电源连接接口的第一引脚上的电平信号是否处于预定逻辑电平。倘若判断第一引脚上的电平信号处于预定逻辑电平时，存储器管理电路开启此存储器存储装置的装置休眠功能。另外，在开启存储器存储装置的装置休眠功能之后，存储器管理电路还用以检测装置休眠信号引脚上的电平信号是否为第一逻辑电平。倘若检测到装置休眠信号引脚上的电平信号为第一逻辑电平时，存储器管理电路开始进入休眠模式。

在本发明的一实施例中，上述第一引脚不同于电源连接接口的装置休眠信号引脚。

在本发明的一实施例中，倘若第一引脚上的电平为3.3伏特时，则存储器管理电路不开启存储器存储装置的装置休眠功能。

在本发明的一实施例中，上述预定逻辑电平不同于第一逻辑电平。

基于上述，上述实施例的休眠模式启动方法、存储器控制电路单元及存储装置通过在接收到启用装置休眠功能指令时确认存储器存储装置的装置休眠信号引脚是否正确地电连接至有支持装置休眠信号协议的引脚，由此有效地避免误进入休眠模式。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据一实施例所示出的主机系统与存储器存储装置的示意图；

图2是根据本发明实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图；

图3是根据本发明另一实施例所示出的主机系统与存储器存储装置的示意图；

图4是图1所示的存储器存储装置的概要方块图；

图5是根据一实施例所示出的存储器控制电路单元的概要方块图；

图6是根据本发明一实施例所示出的用于以连接存储器存储装置与主机系统的总线连接接口与电源供应连接接口的示意图；

图7是根据一实施例所示出的休眠模式启动方法的流程图。

附图标记说明：

1000：主机系统；

1100：电脑；

1102：微处理器；

1104：随机存取存储器；

1106：输入/输出装置；

1108：系统总线；

1110：数据传输接口；

1202：鼠标；

1204：键盘；

1206：显示器；

1208：打印机；

1212：U盘；

1214：存储卡；

1216：固态硬盘；

1310：数码相机；

1312：SD卡；

1314：MMC卡；

1316：存储棒；

1318：CF卡；

1320：嵌入式存储装置；

100：存储器存储装置；

102：连接接口单元；

102a：数据连接接口；

102b：电源连接接口；

104：存储器控制电路单元；

106：可复写式非易失性存储器模块；

202：存储器管理电路；

204：主机接口；

206：存储器接口；

208：缓冲存储器；

210：电源管理电路；

212：错误检查与校正电路；

410(0)～410(N)：实体抹除单元；

602：总线连接接口；

604：电源供应连接接口；

612：装置休眠信号引脚；

622：信号输出引脚；

S701、S703、S705、S707、S709、S711、S713、S715：休眠模式启动方法的步骤。

具体实施方式

一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1是根据一实施例所示出的主机系统与存储器存储装置的示意图。

请参照图1，主机系统1000一般包括电脑1100与输入/输出(input/output,简称I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(randomaccess memory,简称RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图2所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，存储器存储装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的操作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图2所示的U盘1212、存储卡1214或固态硬盘(Solid State Drive,简称SSD)1216等的可复写式非易失性存储器存储装置。

一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器存储装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick)1316、CF卡1318或嵌入式存储装置1320(如图3所示)。嵌入式存储装置1320包括嵌入式多媒体卡(EmbeddedMMC,简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接在主机系统的基板上。

图4是图1所示的存储器存储装置的概要方块图。

请参照图4，存储器存储装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。

连接接口单元102包括数据连接接口102a与电源连接接口102b，数据连接接口102a用以连接主机系统1000的总线连接接口，并且电源连接接口102b用以连接主机系统1000的电源供应连接接口。特别是，在本实施例中，数据连接接口102a可例如用以接收至少一组差分信号，且电源连接接口102b具有一装置休眠信号(device sleep signal)引脚，以支持装置休眠信号(device sleepsignal)协议。在另一实施例中，电源连接接口102b用以接收至多两种不同的输入电源，例如5伏特及12伏特。在另一实施例中，电源连接接口102b无用以接收3.3伏特的输入电源。具体来说，支持具有装置休眠的协议的主机系统1000可控制电源供应连接接口中电性连接至装置休眠信号引脚的信号输出引脚来指示存储器存储装置100开始进入休眠模式。例如，倘若主机系统1000控制电源供应连接接口中电性连接至装置休眠信号引脚的信号输出引脚上的电平信号处于第一逻辑电平时，则电源连接接口102b的装置休眠信号引脚上的电平信号也会处于第一逻辑电平以致于存储器存储装置100会据此开始进入休眠模式；并且倘若主机系统1000控制电源供应连接接口中电性连接至装置休眠信号引脚的信号输出引脚上的电平信号处于第二逻辑电平时，则电源连接接口102b的装置休眠信号引脚上的电平信号也会处于第二逻辑电平以致于存储器存储装置100会据此正常操作。在此，第一逻辑电平与第二逻辑电平可根据不同的设计来设定，例如，在本实施例中，第一逻辑电平为高逻辑电平并且第二逻辑电平为相反于第一逻辑电平的低逻辑电平，而在本实施例中，高逻辑电平是为电压电平高于一预定值时，可被判定为高逻辑电平，而相反地，低逻辑电平是为电压电平低于一预定值时，可被判定为低逻辑电平。

在本实施例中，连接接口单元102是相容于串行高级技术附件(SerialAdvanced Technology Attachment,简称SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元102也可以是符合并行高级技术附件(ParellelAdvanced Technology Attachment,简称PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,简称IEEE)1394标准、高速外设互联接口(Peripheral Component Interconnect Express,简称PCI Express)标准、通用串行总线(Universal Serial Bus,简称USB)标准、超高速一代(UltraHigh Speed-I,简称UHS-I)接口标准、超高速二代(Ultra High Speed-II,简称UHS-II)接口标准、安全数字(Secure Digital,简称SD)接口标准、存储棒(Memory Stick,简称MS)接口标准、多媒体存储卡(Multi Media Card,简称MMC)接口标准、小型快闪(Compact Flash,简称CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,简称IDE)标准或其他适合的标准。在本实施例中，连接接口单元可与存储器控制电路单元封装在一个芯片中，或布设在一包含存储器控制电路单元的芯片外。

存储器控制电路单元104用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等操作。

可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104，并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106具有实体抹除单元410(0)～410(N)。例如，实体抹除单元410(0)～410(N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程序化单元，其中属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。

更详细来说，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。每一实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体存取地址用以存储使用者的数据，而冗余比特区用以存储系统的数据（例如，控制信息与错误更正码）。在本实施例中，每一个实体程序化单元的数据比特区中会包含4个实体存取地址，且一个实体存取地址的大小为512字节(byte)。然而，在其他实施例中，数据比特区中也可包含数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，在一实施例中，实体抹除单元为实体块，并且实体程序化单元为实体页面或实体扇区，但本发明不以此为限。

在本实施例中，可复写式非易失性存储器模块106为多层存储单元（MultiLevel Cell，简称MLC）NAND型快闪存储器模块（即，一个存储单元中可存储2个比特数据的快闪存储器模块）。然而，本发明不限于此，可复写式非易失性存储器模块106也可是单层存储单元（Single Level Cell，简称SLC）NAND型快闪存储器模块（即，一个存储单元中可存储1个比特数据的快闪存储器模块）、复数层存储单元（Trinary Level Cell，简称TLC）NAND型快闪存储器模块（即，一个存储单元中可存储3个比特数据的快闪存储器模块）、其他快闪存储器模块或其他具有相同特性的存储器模块。

图5是根据一实施例所示出的存储器控制电路单元的概要方块图。

请参照图5，存储器控制电路单元104包括存储器管理电路202、主机接口204与存储器接口206。

存储器管理电路202用以控制存储器控制电路单元104的整体操作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器存储装置100操作时，此些控制指令会被执行以进行数据的写入、读取与抹除等操作。

在本实施例中，存储器管理电路202的控制指令是以固件形式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置100操作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等操作。

在本发明另一实施例中，存储器管理电路202的控制指令也可以程序码形式存储在可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元104被致能时，微处理器单元会先执行此驱动码段来将存储在可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等操作。

此外，在本发明另一实施例中，存储器管理电路202的控制指令也可以一硬件形式来实作。例如，存储器管理电路202包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块106的实体抹除单元；存储器写入电路用以对可复写式非易失性存储器模块106下达写入指令以将数据写入至可复写式非易失性存储器模块106中；存储器读取电路用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。

主机接口204是电性连接至存储器管理电路202并且用以电性连接至连接接口单元102，以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本实施例中，主机接口204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口204也可以是相容于PATA标准、IEEE1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口206转换为可复写式非易失性存储器模块106所能接受的格式。

在本发明一实施例中，存储器控制电路单元104还包括缓冲存储器208、电源管理电路210与错误检查与校正电路212。

缓冲存储器208是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。

电源管理电路210是电性连接至存储器管理电路202并且用以控制存储器存储装置100的电源。

错误检查与校正电路212是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路212会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and CorrectingCode,简称ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路212会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

图6是根据本发明一实施例所示出的用于以连接存储器存储装置与主机系统的总线连接接口与电源供应连接接口的示意图。

请参照图6，总线连接接口602是电连接至主机系统1000的控制芯片组(未示出)，并且用以与存储器存储装置100的数据连接接口102a连接。电源供应连接接口604是电连接至主机系统1000的电源供应器(未示出)，并且用以与存储器存储装置100的电源连接接口102b连接。

如上所述，在本实施例中，电源连接接口102b具有装置休眠信号引脚612，其中当电源供应连接接口604电连接至电源连接接口102b时，电源供应连接接口604的信号输出引脚622会电性连接至装置休眠信号引脚612。例如，当主机系统1000上电时，信号输出引脚622会输出3.3伏特的电压信号，用以提供电性连接的装置所需的电源。

特别是，如上所述，倘若装置休眠信号引脚612所电连接的信号输出引脚622是用以支持装置休眠信号协议时，在存储器存储装置100正常操作的状态下，主机系统1000是控制信号输出引脚622上的电平信号处于第二逻辑电平(即不致能存储器存储装置100进入装置休眠模式)，以使得装置休眠信号引脚612上的电平信号也处于第二逻辑电平。基此，存储器控制电路单元104(或存储器管理电路202)会依据装置休眠信号引脚612的状态而正常操作。倘若，信号输出引脚622不是被用以支持装置休眠信号协议时，主机系统1000不会利用信号输出引脚622输出装置休眠控制信号，因此，在主机系统1000上电后，若信号输出引脚622上的电平信号处于第一逻辑电平则可能会导致存储器存储装置100误动作而直接进入装置休眠模式。

基此，倘若主机系统1000支持装置休眠信号协议时，在一特定规范中，用以连接装置休眠信号引脚612的信号输出引脚622应会被正确地电连接至主机系统1000的芯片组(未示出)中对应的引脚，以控制存储器存储装置100进入休眠模式。在本实施例中，当主机系统1000通过总线连接接口602传送启用装置休眠功能指令给存储器存储装置100时，存储器控制电路单元104(或存储器管理电路202)会判断装置休眠信号引脚612上的电平信号是否处于第二逻辑电平。倘若装置休眠信号引脚612上的电平信号处于第二逻辑电平时，则存储器控制电路单元104会判断装置休眠信号引脚612已被正确地连接到支持装置休眠信号协议的信号输出引脚。反之，若装置休眠信号引脚612上的电平信号处于第一逻辑电平时，则存储器控制电路单元104会判断装置休眠信号引脚612未被连接到支持装置休眠信号协议的信号输出引脚。

特别是，倘若装置休眠信号引脚612已被正确地连接到支持装置休眠信号协议的信号输出引脚时，存储器控制电路单元104(或存储器管理电路202)会开启装置休眠功能，并且在主机系统1000通过与装置休眠信号引脚612的信号输出引脚622指示开始进入休眠模式(例如，控制信号输出引脚622的电平从第二逻辑电平改变为第一逻辑电平)时，存储器控制电路单元104(或存储器管理电路202)会启动休眠模式，以致于存储器存储装置100停止操作并处于低耗电的状态。

图7是根据一实施例所示出的休眠模式启动方法的流程图。

请参照图7，在步骤S701中，存储器控制电路单元104(或存储器管理电路202)会通过数据连接接口102a接收启用装置休眠功能指令，并且在步骤S703中，存储器控制电路单元104(或存储器管理电路202)会判断电源连接接口102b上的装置休眠信号引脚612上的电平信号是否处于与第一逻辑电平相反的第二逻辑电平。

倘若存储器存储装置100的电源连接接口102b上的装置休眠信号引脚612上的电平信号处于第二逻辑电平时，在步骤S705中，存储器控制电路单元104(或存储器管理电路202)会开启装置休眠功能。

接着，在步骤S707中，存储器控制电路单元104(或存储器管理电路202)会检测电源连接接口102b上的装置休眠信号引脚612的状态是否从第二逻辑电平改变为第一逻辑电平。

倘若在步骤S707中检测到电源连接接口102b上的装置休眠信号引脚612的状态从第二逻辑电平改变为第一逻辑电平时，在步骤S709中，存储器控制电路单元104(或存储器管理电路202)会开始进入休眠模式。

倘若在步骤S707中未检测到电源连接接口102b上的装置休眠信号引脚612的状态从第二逻辑电平改变为第一逻辑电平时，步骤S707会被重复执行。

在步骤S709之后，在步骤S711，存储器控制电路单元104(或存储器管理电路202)会检测电源连接接口102b上的装置休眠信号引脚612的状态是否从第一逻辑电平改变为第二逻辑电平。

倘若在步骤S711中检测到电源连接接口102b上的装置休眠信号引脚612的状态从第一逻辑电平改变为第二逻辑电平时，在步骤S713中，存储器控制电路单元104(或存储器管理电路202)会从休眠模式中恢复为操作模式，并且之后步骤S707会被执行。

倘若在步骤S711中未检测到电源连接接口102b上的装置休眠信号引脚612的状态从第一逻辑电平改变为第二逻辑电平时，步骤S711会被重复执行。

倘若在步骤S703中判断存储器存储装置100的电源连接接口102b上的装置休眠信号引脚612上的电平信号非处于第二逻辑电平时，在步骤S715中，存储器控制电路单元104(或存储器管理电路202)不开启装置休眠功能。

值得一提的是，在本实施例中，存储器控制电路单元104(或存储器管理电路202)是根据电源连接接口102b上的装置休眠信号引脚612上的电平信号来决定是否开启装置休眠功能。然而，本发明不限于此，在本发明另一实施例中，存储器控制电路单元104(或存储器管理电路202)也可根据电源连接接口102b上的其他引脚来决定是否开启装置休眠功能。例如，当通过主机接口204从主机系统1000接收到启用装置休眠功能指令时，存储器控制电路单元104(或存储器管理电路202)判断电源连接接口102b的保留未使用的引脚(以下称为第一引脚)上的电平信号是否处于预定逻辑电平。倘若判断第一引脚上的电平信号处于预定逻辑电平时，存储器控制电路单元104(或存储器管理电路202)会开启存储器存储装置100的装置休眠功能，并且在开启装置休眠功能后若检测到电源连接接口102b的装置休眠信号引脚上的电平处于第一逻辑电平时，则开始进入休眠模式。特别是，倘若此第一引脚上的电平为3.3伏特时，存储器控制电路单元104(或存储器管理电路202)不会开启该存储器存储装置100的装置休眠功能。

综上所述，本发明实施例的休眠模式启动方法、存储器控制电路单元及存储装置是通过在接收到启用装置休眠功能指令时识别电源连接接口上的装置休眠信号引脚的逻辑电平状态以判断与装置休眠信号引脚连接的信号输出引脚是否支持装置休眠信号协议，由此避免误判而进入休眠模式。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (23)

1.一种休眠模式启动方法，其特征在于，用于一存储器存储装置，该休眠模式启动方法包括：

(a)当从一主机系统接收到一启用装置休眠功能指令时，判断该存储器存储装置的一装置休眠信号引脚上的电平信号是否处于与一第一逻辑电平不同的一第二逻辑电平；

(b)倘若在步骤(a)中判断该存储器存储装置的该电源连接接口上的该装置休眠信号引脚上的电平信号处于该第二逻辑电平时，开启该存储器存储装置的一装置休眠功能；

(c)在开启该存储器存储装置的该装置休眠功能之后，检测该存储器存储装置的该装置休眠信号引脚上的电平信号是否从该第二逻辑电平改变为该第一逻辑电平；以及

(d)倘若在步骤(c)中检测到该存储器存储装置的该装置休眠信号引脚上的电平信号从该第二逻辑电平改变为该第一逻辑电平时，启动该存储器存储装置进入该休眠模式。

2.根据权利要求1所述的休眠模式启动方法，其特征在于，还包括：

倘若在步骤(a)中判断该存储器存储装置的该装置休眠信号引脚不处于该第二逻辑电平时，不开启该存储器存储装置的该装置休眠功能。

3.根据权利要求1所述的休眠模式启动方法，其特征在于，该第一逻辑电平为一高逻辑电平且该第二逻辑电平为一低逻辑电平。

4.根据权利要求1所述的休眠模式启动方法，其特征在于，还包括：

在该存储器存储装置进入该休眠模式后，检测该存储器存储装置的该装置休眠信号引脚上的电平信号是否从该第一逻辑电平改变为该第二逻辑电平；以及

倘若检测到该存储器存储装置的该装置休眠信号引脚上的电平信号从该第一逻辑电平改变为该第二逻辑电平时，使该存储器存储装置从该休眠模式恢复至一操作模式。

5.根据权利要求1所述的休眠模式启动方法，其特征在于，该装置休眠信号引脚配置在该存储器存储装置的一电源连接接口上。

6.一种存储器控制电路单元，其特征在于，用于控制一存储器存储装置，包括：

一主机接口，用以电连接至一主机系统；

一存储器接口，用以电性连接至一可复写式非易失性存储器模块；以及

一存储器管理电路，电性连接至该存储器接口与该主机接口，并用以通过该主机接口从该主机系统接收到一启用装置休眠功能指令；

其中当通过该主机接口从该主机系统接收到该启用装置休眠功能指令时，该存储器管理电路判断该存储器存储装置的一装置休眠信号引脚上的电平信号是否处于与一第一逻辑电平不同的一第二逻辑电平；

倘若判断该装置休眠信号引脚处于该第二逻辑电平时，该存储器管理电路开启该存储器存储装置的一装置休眠功能；

其中在开启该存储器存储装置的该装置休眠功能之后，该存储器管理电路还用以检测该装置休眠信号引脚上的电平信号是否从该第二逻辑电平改变为一第一逻辑电平；

倘若检测到该装置休眠信号引脚上的电平信号从该第二逻辑电平改变为该第一逻辑电平时，该存储器管理电路开始进入该休眠模式。

7.根据权利要求6所述的存储器控制电路单元，其特征在于，倘若在通过该数据连接接口从该主机系统接收到该启用装置休眠功能指令后判断该装置休眠信号引脚上的电平信号不处于该第二逻辑电平时，该存储器管理电路不开启该存储器存储装置的该装置休眠功能。

8.根据权利要求6所述的存储器控制电路单元，其特征在于，该第一逻辑电平为一高逻辑电平且该第二逻辑电平为一低逻辑电平。

9.根据权利要求6所述的存储器控制电路单元，其特征在于，该电源连接接口为一串行高级技术附件电源连接接口且该数据连接接口为一串行高级技术附件连接接口。

10.根据权利要求6所述的存储器控制电路单元，其特征在于，该信号输出引脚配置在该主机系统的一电源供应连接接口中，且该信号输出引脚输出一3.3伏特电压。

11.根据权利要求6所述的存储器控制电路单元，其特征在于，该存储器管理电路还用以在进入该休眠模式后，检测该存储器存储装置的该装置休眠信号引脚上的电平信号是否从该第一逻辑电平改变为该第二逻辑电平；

其中倘若检测到该存储器存储装置的该装置休眠信号引脚上的电平信号从该第一逻辑电平改变为该第二逻辑电平时，该存储器管理电路还用以从该休眠模式恢复至一操作模式。

12.根据权利要求6所述的存储器控制电路单元，其特征在于，该装置休眠信号引脚配置在该存储器存储装置的一电源连接接口上。

13.一种存储器存储装置，其特征在于，包括：

一连接接口单元，用以电性连接至一主机系统，该连接接口单元包括一数据连接接口；

一可复写式非易失性存储器模块，具有多个实体抹除单元；以及

一存储器控制电路单元，电性连接至该连接接口单元与该可复写式非易失性存储器模块，

其中该存储器控制电路单元用以通过该数据连接接口从该主机系统接收到一启用装置休眠功能指令，

其中当通过该数据连接接口从该主机系统接收到该启用装置休眠功能指令时，该存储器控制电路单元判断一装置休眠信号引脚上的电平信号是否处于与一第一逻辑电平相反的一第二逻辑电平；

倘若判断该装置休眠信号引脚上的电平信号处于该第二逻辑电平时，该存储器控制电路单元开启一装置休眠功能；

其中在开启该装置休眠功能之后，该存储器控制电路单元还用以检测该装置休眠信号引脚上的电平信号是否从该第二逻辑电平改变为一第一逻辑电平；

倘若检测到该装置休眠信号引脚上的电平信号从该第二逻辑电平改变为该第一逻辑电平时，该存储器控制电路单元开始进入该休眠模式。

14.根据权利要求13所述的存储器存储装置，其特征在于，倘若在通过该数据连接接口从该主机系统接收到该启用装置休眠功能指令后判断该装置休眠信号引脚上的电平信号不处于该第二逻辑电平时，该存储器控制电路单元不开启该存储器存储装置的该装置休眠功能。

15.根据权利要求13所述的存储器存储装置，其特征在于，该第一逻辑电平为一高逻辑电平且该第二逻辑电平为一低逻辑电平。

16.根据权利要求13所述的存储器存储装置，其特征在于，该电源连接接口为一串行高级技术附件电源连接接口且该数据连接接口为一串行高级技术附件连接接口。

17.根据权利要求13所述的存储器存储装置，其特征在于，该信号输出引脚配置在该主机系统的一电源供应连接接口中，且该信号输出引脚输出一3.3伏特电压。

18.根据权利要求13所述的存储器存储装置，其特征在于，该存储器控制电路单元还用以在进入该休眠模式后，检测该装置休眠信号引脚上的电平信号是否从该第一逻辑电平改变为该第二逻辑电平；

其中倘若检测到该装置休眠信号引脚上的电平信号从该第一逻辑电平改变为该第二逻辑电平时，该存储器控制电路单元还用以从该休眠模式恢复至一操作模式。

19.根据权利要求13所述的存储器存储装置，其特征在于，该连接接口单元还包括一电源连接接口并且该装置休眠信号引脚配置在该电源连接接口上。

20.一种存储器控制电路单元，用于控制一存储器存储装置，其特征在于，包括：

一主机接口，用以电连接至一主机系统；

一存储器接口，用以电性连接至一可复写式非易失性存储器模块；以及

一存储器管理电路，电性连接至该存储器接口与该主机接口，并用以通过该主机接口从该主机系统接收到一启用装置休眠功能指令；

其中该主机接口具有一数据连接接口及一电源连接接口，该数据连接接口用以接收由一第一传输线传送的至少一组差分信号，该电源连接接口用以接收由一第二传输线传送的至少一输入电源，该第一传输线与该第二传输线彼此独立；

其中该当通过该主机接口从该主机系统接收到该启用装置休眠功能指令时，该存储器管理电路判断该电源连接接口的一第一引脚上的电平信号是否处于一预定逻辑电平；

倘若判断该第一引脚上的电平信号处于该预定逻辑电平时，该存储器管理电路开启该存储器存储装置的一装置休眠功能；

其中在开启该存储器存储装置的该装置休眠功能之后，该存储器管理电路还用以检测该装置休眠信号引脚上的电平信号是否为一第一逻辑电平；

倘若检测到该装置休眠信号引脚上的电平信号为该第一逻辑电平时，该存储器管理电路开始进入该休眠模式。

21.根据权利要求20所述的存储器控制电路单元，其特征在于，该第一引脚不同于该电源连接接口的该装置休眠信号引脚。

22.根据权利要求20所述的存储器控制电路单元，其特征在于，倘若该第一引脚上的电平为3.3伏特时，则该存储器管理电路不开启该存储器存储装置的该装置休眠功能。

23.根据权利要求20所述的存储器控制电路单元，其特征在于，该预定逻辑电平不同于该第一逻辑电平。