[go: up one dir, main page]

CN104733431B - 金属-绝缘体-金属(mim)电容器结构及其形成方法 - Google Patents

金属-绝缘体-金属(mim)电容器结构及其形成方法 Download PDF

Info

Publication number
CN104733431B
CN104733431B CN201410790320.1A CN201410790320A CN104733431B CN 104733431 B CN104733431 B CN 104733431B CN 201410790320 A CN201410790320 A CN 201410790320A CN 104733431 B CN104733431 B CN 104733431B
Authority
CN
China
Prior art keywords
layer
metal
insulator
mim
real number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410790320.1A
Other languages
English (en)
Other versions
CN104733431A (zh
Inventor
梁虔硕
戴志和
黄敬泓
何盈苍
江柏融
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/133,037 external-priority patent/US9263437B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104733431A publication Critical patent/CN104733431A/zh
Application granted granted Critical
Publication of CN104733431B publication Critical patent/CN104733431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/696Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1205Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了金属‑绝缘体‑金属(MIM)电容器结构以及形成MIM电容器结构的方法。MIM电容器结构包括衬底和形成在衬底上的金属‑绝缘体‑金属(MIM)电容器。MIM电容器包括电容器顶部金属(CTM)层、电容器底部金属(CBM)层和形成在CTM层和CBM层之间的绝缘体。绝缘体包括绝缘层和第一高k介电层,并且绝缘层包括氮化物层和氧化物层,并且氮化物层形成在第一高k介电层和氧化物层之间。

Description

金属-绝缘体-金属(MIM)电容器结构及其形成方法
相关申请的交叉引用
本申请是2013年12月18日提交的标题为“用于形成金属-绝缘体-金属(MIM)电容器结构的机制”的第14/133,037号申请的部分继续申请。
技术领域
本发明涉及集成电路器件,更具体地,涉及金属-绝缘体-金属(MIM)电容器结构及其形成方法。
背景技术
半导体器件用于各种电子应用中,诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。在单个半导体晶圆上通常制造许多集成电路,并且通过沿着划线在集成电路之间锯切来分割晶圆上的单独的管芯。例如,单独的管芯通常以多芯片模块或其他封装类型来分别封装。
通过不断减小最小部件尺寸(这允许更多的组件集成到给定区域内),半导体工业不断改进各种电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成度。在一些应用中,这些较小的电子组件也需要比之前的封装件利用更小面积的较小的封装件。
一种类型的电容器是金属-绝缘体-金属(MIM)电容器,其用于诸如嵌入式存储器和射频器件的混合信号器件和逻辑器件中。MIM电容器用于存储各种半导体器件中的电荷。MIM电容器横向地形成在半导体晶圆上,其中两个金属板将与晶圆表面平行的介电层夹在中间。然而,存在与MIM 电容器相关的许多挑战。
发明内容
为了解决现有技术中存在的问题,本发明提供了一种金属-绝缘体-金属 (MIM)电容器结构,包括:衬底;以及金属-绝缘体-金属(MIM)电容器,形成在所述衬底上,其中,所述MIM电容器包括:电容器顶部金属(CTM) 层;电容器底部金属(CBM)层;和绝缘体,形成在所述CTM层和所述 CBM层之间,其中,所述绝缘体包括绝缘层和第一高k介电层,并且其中,所述绝缘层包括氮化物层和氧化物层,并且所述氮化物层形成在所述第一高k介电层和所述氧化物层之间。
在上述MIM电容器结构中,其中,所述绝缘体还包括第二高k介电层。
在上述MIM电容器结构中,其中,所述绝缘体还包括第二高k介电层,其中,所述第一高k介电层和所述第二高k介电层形成在所述绝缘层的相对两侧上。
在上述MIM电容器结构中,其中,所述第一高k介电层的相对介电常数在从约4至约400的范围内。
在上述MIM电容器结构中,其中,所述第一高k介电层包括氧化钛 (TixOy,x是实数,并且y是实数)、氧化钽(TaxOy,x是实数,并且y 是实数)、氮氧化钛(TixOyNz,x是实数,y是实数,并且z是实数)或氮氧化钽(TaxOyNz,x是实数,y是实数,并且z是实数)。
在上述MIM电容器结构中,其中,所述第一高k介电层的厚度在从约 5埃至约50埃的范围内。
在上述MIM电容器结构中,其中,所述第一高k介电层的厚度在从约 5埃至约50埃的范围内,其中,所述CBM层包括底部阻挡层、主要金属层和顶部阻挡层,并且其中,所述底部阻挡层和所述顶部阻挡层形成在所述主要金属层的相对两侧上。
在上述MIM电容器结构中,其中,所述第一高k介电层的厚度在从约 5埃至约50埃的范围内,其中,所述CBM层包括底部阻挡层、主要金属层和顶部阻挡层,并且其中,所述底部阻挡层和所述顶部阻挡层形成在所述主要金属层的相对两侧上,其中,所述第一高k介电层形成在所述CBM 层的所述顶部阻挡层和所述绝缘层之间。
在上述MIM电容器结构中,其中,所述第一高k介电层的厚度在从约 5埃至约50埃的范围内,其中,所述CBM层包括底部阻挡层、主要金属层和顶部阻挡层,并且其中,所述底部阻挡层和所述顶部阻挡层形成在所述主要金属层的相对两侧上,其中,所述底部阻挡层和所述顶部阻挡层独立地包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。
在上述MIM电容器结构中,其中,所述第一高k介电层的厚度在从约 5埃至约50埃的范围内,其中,所述CBM层包括底部阻挡层、主要金属层和顶部阻挡层,并且其中,所述底部阻挡层和所述顶部阻挡层形成在所述主要金属层的相对两侧上,其中,所述主要金属层包括铜(Cu)、铜合金、铝(Al)、铝(Al)合金、铜铝合金(AlCu)、钨(W)或钨(W) 合金。
在上述MIM电容器结构中,其中,所述绝缘层包括氮化硅层和氧化硅层。
根据本发明的另一方面,提供了一种金属-绝缘体-金属(MIM)电容器结构,包括:CBM层,形成在衬底上,其中,所述CBM层包括底部阻挡层、主要金属层和顶部阻挡层;第一高k介电层,形成在所述CBM层上;绝缘层,形成在所述第一高k介电层上,其中,所述绝缘层包括第一氮化物层、第二氮化物层、第一氧化物层和第二氧化物层,并且所述第一氧化物层形成在所述第一氮化物层和所述第二氮化物层之间;以及CTM层,形成在所述绝缘层上,其中,所述CTM层包括底部阻挡层、主要金属层和顶部阻挡层。
在上述MIM电容器结构中,其中,所述第一高k介电层包括氧化钛 (TixOy,x是实数,并且y是实数)、氧化钽(TaxOy,x是实数,并且y 是实数)、氮氧化钛(TixOyNz,x是实数,y是实数,并且z是实数)或氮氧化钽(TaxOyNz,x是实数,y是实数,并且z是实数)。
在上述MIM电容器结构中,其中,所述MIM电容器结构还包括:第二高k介电层,形成在所述第二氧化物层和所述CTM层之间。
根据本发明的又一方面,提供了一种形成金属-绝缘体-金属(MIM) 电容器结构的方法,包括:提供衬底;在所述衬底上形成电容器底部金属(CBM)层,其中,所述CBM层包括底部阻挡层、主要金属层和顶部阻挡层;在所述CBM层上形成第一高k介电层;在所述第一高k介电层上形成第一氮化物层;在所述第一氮化物层上形成第一氧化物层;以及在所述第一氧化物层上形成电容器顶部金属(CTM)层。
在上述方法中,其中,所述方法还包括:在所述第一氧化物层和所述 CTM层之间形成第二高k介电层。
在上述方法中,其中,所述方法还包括:在所述第一氧化物层上形成第二氮化物层;以及在所述第二氮化物层上形成第二氧化物层。
在上述方法中,其中,在所述CBM层上形成所述第一高k介电层包括:处理所述CBM层的所述顶部阻挡层的表面。
在上述方法中,其中,在所述CBM层上形成所述第一高k介电层包括:处理所述CBM层的所述顶部阻挡层的表面,其中,通过等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法实施对所述 CBM层的所述顶部阻挡层的表面的处理。
在上述方法中,其中,在所述第一氮化物层上形成所述第一氧化物层包括:对所述第一氮化物层实施等离子体离子化方法,从而使得在所述第一氮化物层上形成所述第一氧化物层。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各方面。应该注意,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的一些实施例的半导体器件结构的截面图示。
图2示出了根据本发明的一些实施例的金属-绝缘体-金属(MIM)电容器结构的截面图示。
图3A至图3C示出了根据本发明的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构的各个阶段的截面图示。
图4A至图4E示出了根据本发明的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构的截面图示。
图5示出了根据本发明的一些实施例的金属-绝缘体-金属(MIM)电容器结构的截面图示。
图6A至图6E示出了根据本发明的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构的截面图示。
图7A至图7B示出了根据本发明的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构的截面图示。
图8示出了根据本发明的一些实施例的金属-绝缘体-金属(MIM)电容器结构的截面图示。
图9示出了根据本发明的一些实施例的金属-绝缘体-金属(MIM)电容器结构的截面图示。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然,这些仅仅是实例,而不旨在限制本发明。例如,在以下描述中,在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例,并且也可以包括在第一部件和第二部件之间可以形成额外的部件,从而使得第一部件和第二部件可以不直接接触的实施例。此外,本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的,并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
描述了实施例的一些变化。贯穿各个示图和说明性实施例,相同的参考标号用于表示相同的元件。应该理解,在方法之前、期间和之后可以提供额外的操作,并且对于方法的其他实施例,可以代替或消除一些描述的操作。
提供了用于形成金属-绝缘体-金属(MIM)电容器结构的机制的实施例。图1示出了根据本发明的一些实施例的半导体器件结构100的截面图示。半导体器件结构100包括金属-绝缘体-金属(MIM)电容器结构150a。
如图1所示,提供衬底102。衬底102包括MIM区11和非MIM区12。衬底102可以由硅或其他半导体材料制成。可选地或额外地,衬底102可以包括诸如锗的其他元素半导体材料。在一些实施例中,衬底102由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成。在一些实施例中,衬底102由诸如硅锗、碳化硅锗、磷砷化镓或磷化镓铟的合金半导体制成。在一些实施例中,衬底102包括外延层。例如,衬底102具有位于块状半导体上面的外延层。
衬底102还可以包括诸如浅沟槽隔离(STI)部件或硅的局部氧化 (LOCOS)部件的隔离结构104。隔离结构可以限定并且隔离各个集成电路器件。在衬底102中和/或上形成诸如金属氧化物半导体场效应晶体管 (MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、高频晶体管、p-沟道和/或n-沟道场效应晶体管(PFET/NFET等)、二极管或其他合适的元件的集成电路器件。
如图1所示,在衬底102上形成栅极堆叠件106。栅极堆叠件106包括栅极介电层108、形成在栅极介电层108上的栅电极层110。栅极介电层 108由氧化硅、氮化硅或高介电常数材料(高k材料)制成。栅电极层110 由多晶硅或金属材料制成。在栅极堆叠件106的侧壁上形成栅极间隔件112。在一些实施例中,栅极间隔件112由氧化硅、氮化硅和/或氮氧化硅制成。
在衬底102中形成源极/漏极区114。在衬底102上形成层间介电(ILD) 层116,并且在ILD层116中形成接触结构118。接触结构118形成在ILD 层116中并且与源极/漏极区114接触。接触结构118由诸如铜或铜合金的导电材料制成。
如图1所示,在衬底102上方形成互连结构120。在一些实施例中,包括金属线124和通孔126的互连结构120嵌入在金属间介电(IMD)层 122中。在一些实施例中,在后段制程(BEOL)工艺中形成互连结构120。金属线124和通孔126可以由诸如铜(Cu)、铝(Al)、钨(W)或其他适用的材料的导电材料制成。在一些实施例中,金属线124和通孔126是铜或铜合金。在一些实施例中,通过单镶嵌和/或双镶嵌工艺形成金属线124 和通孔126。金属线124包括通过通孔126互连的多个金属层(即M1、M2、 M3…,和M)。
在一些实施例中,金属间介电(IMD)层122由氧化硅制成。在一些其他实施例中,IMD层122由未掺杂的硅酸盐玻璃(USG)、氟掺杂的硅酸盐玻璃(FSG)、碳掺杂的硅酸盐玻璃、氮化硅或氮氧化硅制成。在一些实施例中,IMD层122包括多个介电层。多个介电层中的一个或多个由诸如介电常数小于约3.0或小于约2.5的低介电常数(低k)材料制成。图 1中示出的互连结构120仅用于说明的目的。互连结构120可以包括其他配置,并且可以包括一条或多条金属线和IMD层。
如图1所示,在MIM区11中的衬底102上方形成MIM电容器结构 150a。MIM电容器结构150a是夹层结构,并且在电容器底部金属(CBM) 层152和电容器顶部金属(CTM)层158之间形成绝缘层154。
如图1所示,在MIM区11中,在IMD层122中形成通孔116中的一个以电连接CBM层152,并且在IMD层122中形成通孔116中的一个以电连接CTM层158。在非MIM区中,在IMD层122中形成通孔116中的一个以电连接金属线124。在通孔116上方和顶部IMD层162中形成顶部金属层160(也称为M)。顶部金属层160离第一金属层M1最远。
图2示出了根据本发明的一些实施例的金属-绝缘体-金属(MIM)电容器结构150a的截面图示。
如图2所示,CBM层152包括底部阻挡层152a、主要金属层152b和顶部阻挡层152c。底部阻挡层152a和顶部阻挡层152c用作抗氧化层以保护主要金属层152b不被氧化。此外,顶部阻挡层152c用作粘合层以改进主要金属层152b和绝缘层154之间的粘合。底部阻挡层152a和顶部阻挡层152c独立地包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。在一些实施例中,主要金属层152b由铜(Cu)、铜合金、铝(Al)、铝(Al) 合金、铜铝合金(AlCu)、钨(W)或钨(W)合金制成。
通过包括沉积、光刻和蚀刻工艺的工序形成CBM层152。沉积工艺包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD) 或适用的方法。光刻工艺包括光刻胶涂布(例如,旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗和干燥(例如,硬烘烤)。蚀刻工艺包括干蚀刻、湿蚀刻和/或其他蚀刻方法。
绝缘层154由诸如氧化硅、氮化硅或硅玻璃的介电材料制成。在一些实施例中,通过化学汽相沉积(CVD)或物理汽相沉积(PVD)形成绝缘层154。在一些实施例中,绝缘层154的厚度T1在从约7埃至约10000埃的范围内。
此外,CTM层158包括底部阻挡层158a、主要金属层158b和顶部阻挡层158c。底部阻挡层158a、主要金属层158b和顶部阻挡层158c的材料和制造方法类似于底部阻挡层152a、主要金属层152b和顶部阻挡层152c 的材料和制造方法。
通过以下方程式(I)计算电容器结构150a的电容。根据方程式(I), MIM电容器结构150a的电容与K值成正比并且与d值成反比。
C(电容)=Kε0A/d----------------------方程式(I)
ε0:真空电容率;
K:绝缘层154的相对介电常数;
A:两个板(CBM层152和CTM层158)的重叠面积;
d:绝缘层154的厚度T1
此外,可以安全地存储在MIM电容器结构150a中的最大能量受到击穿电压的限制。尤其是对于高压器件,击穿电压是影响MIM电容器结构 150a的性能的主要因素。此外,击穿电压与绝缘层154的厚度T1成正比。
在一些实施例中,为了增大MIM电容器结构150a的击穿电压,增大绝缘层的厚度T1。然而,根据方程式(I),如果K值和A值不变,当绝缘层154的厚度T1增大时,MIM电容器结构150a的电容减小。为了保持 MIM电容器结构150a的相同电容值,在增大绝缘层154的厚度T1的同时增大K值。因此,在一些实施例中,提供了具有高k介电层的绝缘层154。
图3A至图3C示出了根据本发明的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构150b的各个阶段的截面图示。
如图3A所示,在MIM区11中,CBM层152包括底部阻挡层152a、主要金属层152b和顶部阻挡层152c。
如图3B所示,根据本发明的一些实施例,在形成CBM层152之后,在顶部阻挡层152c上形成高k介电层153。在一些实施例中,高k介电层 153由氧化钛(TixOy,x是实数,并且y是实数)、氧化钽(TaxOy,x是实数,并且y是实数)、氮氧化钛(TixOyNz,x是实数,y是实数,并且z是实数)或氮氧化钽(TaxOyNz,x是实数,y是实数,并且z是实数)制成。在一些实施例中,高k介电层153的相对介电常数(K值)在从4至约400的范围内。在一些实施例中,高k介电层153的厚度T2在从约5埃至约50埃的范围内。
通过处理CBM层152的顶部阻挡层152c的表面形成高k介电层153。通过将氧离子注入或供应至CBM层152的顶部阻挡层152c的表面来实施该处理。在一些实施例中,处理方法包括等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法。
在一些实施例中,当使用等离子体离子化方法时,具有一氧化二氮 (N2O)、水(H2O)、一氧化氮(NO)或氧(O2)的等离子体用于氧化顶部阻挡层152c以形成高k介电层153。在一些实施例中,在从从0.1微托至约1000托的范围内的压力下实施等离子体离子化方法。
在一些实施例中,当使用微波表面下游离子化方法时,使用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)或氧(O2)的工艺气体。在一些实施例中,微波的功率在从约10W至约10000W的范围内。在一些实施例中,微波的频率在从约1MHz至约100GHz的范围内。
在一些实施例中,当使用熔炉/快速热退火(RTA)方法时,使用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧(O2)或臭氧(O3) 的工艺气体。在一些实施例中,在熔炉/快速热退火(RTA)方法中使用的温度在从约100℃至约1200℃的范围内。在一些实施例中,在熔炉/快速热退火(RTA)方法中使用的操作时间在从约1秒至约1000秒的范围内。
如图3C所示,根据本发明的一些实施例,在形成高k介电层153之后,在高k介电层153上形成绝缘层154。MIM电容器结构150b的绝缘体15 由绝缘层154和高k介电层153构成。
应该注意,当MIM电容器结构150b的电容与MIM电容器结构150a 的电容相同时,通过加入高k介电层153增大了绝缘体15的相对介电常数 (K值),并且因此增大了绝缘体15的厚度。在一些实施例中,绝缘层154 的厚度T1’和高k介电层153的厚度T2的总和在从约12埃至约10050埃的范围内。
当增大绝缘体15(或绝缘层154)的厚度时,改进了用于形成绝缘体 15(或绝缘层154)的工艺窗口。此外,一旦增大了绝缘体15的厚度,就在不减小电容的情况下提高了MIM电容器结构150b的击穿电压。
图4A至图4E示出了根据本发明的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构的截面图示。
如图4A所示,CBM层152包括底部阻挡层152a、主要金属层152b 和顶部阻挡层152c。
如图4B所示,根据本发明的一些实施例,在形成CBM层152之后,在顶部阻挡层152c上形成高k介电层153。图4B中的高k介电层153的制造方法与图3B中的高k介电层153的制造方法相同。
如图4C所示,根据本发明的一些实施例,在形成高k介电层153之后,在高k介电层153上形成绝缘层154。然后,在绝缘层154上形成阻挡层 155。在一些实施例中,阻挡层155由钛(Ti)、氮化钛(TiN)、钽(Ta) 或氮化钽(TaN)制成。
在一些实施例中,阻挡层155的厚度T3在从约5埃至约50埃的范围内。如果阻挡层155的厚度T3太厚,则之后阻挡层155可能不被充分氧化。因此,可以在高k介电层157(之后形成,在图4D中示出)和绝缘层154 之间形成未氧化的阻挡层。如果阻挡层155的厚度T3太薄,则难以提高击穿电压。
如图4D所示,根据本发明的一些实施例,在形成阻挡层155之后,在绝缘层154上形成第二高k介电层157。在一些实施例中,第二高k介电层157的相对介电常数(K值)在从约4至约400的范围内。在一些实施例中,第二高k介电层157的厚度T4在从约5埃至约50埃的范围内。
通过处理阻挡层155的表面形成第二高k介电层157。通过将氧离子注入或供应至阻挡层155的表面来实施该处理。在一些实施例中,处理方法包括等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火 (RTA)方法。
在一些实施例中,当使用等离子体离子化方法时,具有一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧(O2)或臭氧(O3)的等离子体用于氧化阻挡层155。在一些实施例中,在从约0.1微托至约1000托的范围内的压力下实施等离子体离子化方法。
在一些实施例中,当使用微波表面下游离子化方法时,使用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧(O2)或臭氧(O3) 的工艺气体。在一些实施例中,微波的功率在从约10W至约10000W的范围内。在一些实施例中,微波的频率在从1MHz至约1000MHz的范围内。
在一些实施例中,当使用熔炉/快速热退火(RTA)方法时,使用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧(O2)或臭氧(O3) 的工艺气体。在一些实施例中,在熔炉/快速热退火(RTA)方法中使用的温度在从约100℃至约1200℃的范围内。在一些实施例中,在熔炉/快速热退火(RTA)方法中使用的操作时间在从约1秒至约1000秒的范围内。
如图4D所示,绝缘体15由第一高k介电层153、绝缘层154和第二高k介电层157构成。在一些实施例中,绝缘层154的厚度T1”、高k介电层153的厚度T2和第二高k介电层157的厚度T4的总和在从约17埃至约10100埃的范围内。
如图4E所示,根据本发明的一些实施例,在形成第二高k介电层157 之后,在第二高k介电层157上形成CTM层158。CTM层158包括底部阻挡层158a、主要金属层158b和顶部阻挡层158c。在形成CTM层158之后,获得MIM电容器结构150c。
应该注意,通过加入高k介电层153和第二高k介电层157增大了绝缘体15的相对介电常数(K值),并且因此增大了绝缘体15的厚度。
当绝缘体15(或绝缘层154)的厚度的总和增大时,改进了用于形成绝缘体15(或绝缘层154)的工艺窗口。此外,一旦增大了绝缘体15的厚度的总和,就在不减小电容的情况下进一步提高了MIM电容器结构150c 的击穿电压。
图5示出了根据本发明的一些实施例的金属-绝缘体-金属(MIM)电容器结构150d的截面图示。图5类似于图4E,图5和图4E之间的差别是图5中不形成高k介电层153。
如图5所示,MIM电容器结构150d形成为具有第二高k介电层157。绝缘体15由绝缘层154和第二高k介电层157构成。在一些实施例中,绝缘层154的厚度T1”’和第二高k介电层157的厚度T4的总和在从约12埃至约10050埃的范围内。
形成第二高k介电层157的优势是增大MIM电容器结构150d的相对介电常数(K值)。因此,绝缘体15的厚度随增大的K值一起增大,并且提高了击穿电压。此外,改进了用于形成绝缘体15(或绝缘层154)的工艺窗口。
图6A至图6E示出了根据本发明的一些实施例的金属-绝缘体-金属 (MIM)电容器结构150e的截面图示。
参照图6A,在MIM区11中,CBM层152包括底部阻挡层152a、主要金属层152b和顶部阻挡层152c。
如图6B所示,根据本发明的一些实施例,在形成CBM层152之后,在顶部阻挡层152c上形成高k介电层153。在一些实施例中,高k介电层 153由氧化钛(TixOy,x是实数,并且y是实数)、氧化钽(TaxOy,x是实数,并且y是实数)、氮氧化钛(TixOyNz,x是实数,y是实数,并且z是实数)或氮氧化钽(TaxOyNz,x是实数,y是实数,并且z是实数)制成。在一些实施例中,高k介电层153的相对介电常数(K值)在从4至约400的范围内。
通过处理CBM层152的顶部阻挡层152c的表面形成高k介电层153。通过将氧离子注入或供应至CBM层152的顶部阻挡层152c的表面来实施该处理。在一些实施例中,处理方法包括等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法。
在一些实施例中,当使用等离子体离子化方法时,具有一氧化二氮 (N2O)、水(H2O)、一氧化氮(NO)或氧(O2)的等离子体用于氧化顶部阻挡层152c以形成高k介电层153。在一些实施例中,在从约0.1微托至约1000托的范围内的压力下实施等离子体离子化方法。
在一些实施例中,当使用微波表面下游离子化方法时,使用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)或氧(O2)的工艺气体。在一些实施例中,微波的功率在从约10W至约10000W的范围内。在一些实施例中,微波的频率在从约1MHz至约100GHz的范围内。
在一些实施例中,当使用熔炉/快速热退火(RTA)方法时,使用包括一氧化二氮(N2O)、水(H2O)、一氧化氮(NO)、氧(O2)或臭氧(O3) 的工艺气体。在一些实施例中,在熔炉/快速热退火(RTA)方法中使用的温度在从约100℃至约1200℃的范围内。在一些实施例中,在熔炉/快速热退火(RTA)方法中使用的操作时间在从约1秒至约1000秒的范围内。
如图6C所示,根据本发明的一些实施例,在形成高k介电层153之后,在高k介电层153上形成氮化物层154a。在一些实施例中,氮化物层154a 是氮化硅。在一些实施例中,通过沉积工艺形成氮化物层154a。沉积工艺包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD) 或其他适用的工艺。
如图6D所示,根据本发明的一些实施例,在形成氮化物层154a之后,在氮化物层154a上形成氧化物层154b。绝缘层154由氮化物层154a和氧化物层154b构成。在一些实施例中,氮化物层154a是氮化硅,并且氧化物层154b是氧化硅。
应该注意,在氮化物层154a中不可避免地形成一些针孔,并且电子可以通过针孔从一层传输至另一层。因此,可能发生泄漏问题,并且还可能降低击穿电压。为了解决泄漏问题,通过处理氮化物层154a的顶面形成氧化物层154b。通过将氧离子注入或供应至氮化物层154a的顶面来实施该处理。
在一些实施例中,处理方法包括等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法。
在一些实施例中,当使用等离子体离子化方法时,具有一氧化二氮 (N2O)、水(H2O)、一氧化氮(NO)或氧(O2)的等离子体用于氧化氮化物层154a以形成氧化物层154b。在一些实施例中,在从约0.1微托至约1000托的范围内的压力下实施等离子体离子化方法。在一些实施例中,在从约10W至约10000W的范围内的RF功率下实施等离子体离子化方法。在一些实施例中,实施等离子体离子化方法的持续时间在从约1秒至约1000秒的范围内。
如图6E所示,根据本发明的一些实施例,在形成氧化物层154b之后,在氧化物层154b上形成CTM层158。CTM层158包括底部阻挡层158a、主要金属层158b和顶部阻挡层158c。
应该注意,每个层中的针孔处于不同的位置,并且因此相比于穿过单个层,电子更不可能穿过多个层。因此,用于穿过绝缘层154的两层传输电子的路径更长。当路径增大时,可以解决泄漏问题,并且进一步增大MIM 结构的击穿电压。
图7A至图7B示出了根据本发明的一些实施例的形成金属-绝缘体-金属(MIM)电容器结构150f的截面图示。
参照图7A,在CBM层152上形成氮化物层154a,在氮化物层154a 上形成氧化物层154b,并且在氧化物层154b上形成第二氮化物层154c。在一些实施例中,第二氮化物层154c沉积在氧化物层154b上。
如图7B所示,根据本发明的一些实施例,在形成第二氮化物层154c 之后,在第二氮化物层154c上形成第二氧化物层154d。然后,在第二氧化物层154d上形成CTM层158。绝缘层154由氮化物层154a、氧化物层154b、第二氮化物层154c和第二氧化物层154d构成。
应该注意,绝缘层154由四层制成。电子在多个层中的传输路径比单个层中的传输路径长,并且因此减少了漏电流的发生率,并且进一步增大了MIM结构的击穿电压。
图8示出了根据本发明的一些实施例的金属-绝缘体-金属(MIM)电容器结构150g的截面图示。如图8所示,绝缘层154位于高k介电层153 和高k介电层157之间。绝缘层154由包括氮化物层154a和氧化物层154b 的两层制成。与图4E相比,图8中的绝缘层154由两层形成,并且图8 中的绝缘层154具有较低的折射率。
图9示出了根据本发明的一些实施例的金属-绝缘体-金属(MIM)电容器结构150h的截面图示。
绝缘层154位于高k介电层153和高k介电层157之间。绝缘层154 由包括氮化物层154a、氧化物层154b、第二氮化物层154c和第二氧化物层154d的四层制成。
提供了用于形成金属-绝缘体-金属(MIM)电容器结构的机制的实施例。MIM电容器结构由CBM层、主要金属层和CTM层制成。绝缘层包括高k介电层和/或第二高k介电层。高k介电层形成在CBM层和绝缘层上。第二高k介电层形成在绝缘层和CTM层上。高k介电层用于提高MIM电容器结构的K值。一旦增大了K值,也就在不减小电容的情况下增大了绝缘层的厚度。因此,提高了击穿电压,并且改进了用于形成绝缘层的工艺窗口。此外,绝缘层由单层或多层形成。与具有单层绝缘层的MIM结构相比,具有多层绝缘层的MIM结构具有更高的击穿电压。
在一些实施例中,提供了一种金属-绝缘体-金属(MIM)电容器结构。 MIM电容器结构包括衬底和形成在衬底上的金属-绝缘体-金属(MIM)电容器。MIM电容器包括电容器顶部金属(CTM)层、电容器底部金属(CBM) 层和形成在CTM层和CBM层之间的绝缘体。绝缘体包括绝缘层和第一高 k介电层,并且绝缘层包括氮化物层和氧化物层,并且氮化物层形成在第一高k介电层和氧化物层之间。
在一些实施例中,提供了一种金属-绝缘体-金属(MIM)电容器结构。 MIM电容器结构包括形成在衬底上的CBM层,并且CBM层包括底部阻挡层、主要金属层和顶部阻挡层。MIM电容器结构包括形成在CBM层上的第一高k介电层和形成在第一高k介电层上的绝缘层。绝缘层包括第一氮化物层、第二氮化物层、第一氧化物层和第二氧化物层,并且第一氧化物层形成在第一氮化物层和第二氮化物层之间。MIM电容器结构包括形成在绝缘层上的CTM层,并且CTM层包括底部阻挡层、主要金属层和顶部阻挡层。
在一些实施例中,提供了一种形成金属-绝缘体-金属(MIM)电容器结构的方法。该方法包括提供衬底和在衬底上形成电容器底部金属(CBM) 层。CBM层包括底部阻挡层、主要金属层和顶部阻挡层。该方法也包括在 CBM层上形成第一高k介电层和在第一高k介电层上形成第一氮化物层。该方法还包括在第一氮化物层上形成第一氧化物层;以及在第一氧化物层上形成电容器顶部金属(CTM)层。
上面概述了若干实施例的特征,使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解,他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到,这种等同构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种金属-绝缘体-金属(MIM)电容器结构,包括:
衬底;以及
金属-绝缘体-金属(MIM)电容器,形成在所述衬底上,
其中,所述金属-绝缘体-金属电容器包括:
电容器顶部金属(CTM)层;
电容器底部金属(CBM)层;和
绝缘体,形成在所述电容器顶部金属层和所述电容器底部金属层之间,
其中,所述绝缘体包括绝缘层和第一高k介电层,并且其中,所述绝缘层包括氮化物层和氧化物层,并且所述氮化物层形成在所述第一高k介电层和所述氧化物层之间,
其中,所述第一高k介电层的相对介电常数大于所述绝缘层的相对介电常数。
2.根据权利要求1所述的金属-绝缘体-金属(MIM)电容器结构,所述绝缘体还包括第二高k介电层。
3.根据权利要求2所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述第一高k介电层和所述第二高k介电层形成在所述绝缘层的相对两侧上。
4.根据权利要求1所述的金属-绝缘体-金属(MIM)电容器结构,所述第一高k介电层的相对介电常数在从4至400的范围内。
5.根据权利要求1所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述第一高k介电层包括氧化钛(TixOy,x是实数,并且y是实数)、氧化钽(TaxOy,x是实数,并且y是实数)、氮氧化钛(TixOyNz,x是实数,y是实数,并且z是实数)或氮氧化钽(TaxOyNz,x是实数,y是实数,并且z是实数)。
6.根据权利要求1所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述第一高k介电层的厚度在从5埃至50埃的范围内。
7.根据权利要求6所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述电容器底部金属层包括底部阻挡层、主要金属层和顶部阻挡层,并且其中,所述底部阻挡层和所述顶部阻挡层形成在所述主要金属层的相对两侧上。
8.根据权利要求7所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述第一高k介电层形成在所述电容器底部金属层的所述顶部阻挡层和所述绝缘层之间。
9.根据权利要求7所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述底部阻挡层和所述顶部阻挡层独立地包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。
10.根据权利要求7所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述主要金属层包括铜(Cu)、铜合金、铝(Al)、铝(Al)合金、铜铝合金(AlCu)、钨(W)或钨(W)合金。
11.根据权利要求1所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述绝缘层包括氮化硅层和氧化硅层。
12.一种金属-绝缘体-金属(MIM)电容器结构,包括:
电容器底部金属层,形成在衬底上,其中,所述电容器底部金属层包括底部阻挡层、主要金属层和顶部阻挡层;
第一高k介电层,形成在所述电容器底部金属层上;
绝缘层,形成在所述第一高k介电层上,其中,所述绝缘层包括第一氮化物层、第二氮化物层、第一氧化物层和第二氧化物层,并且所述第一氧化物层形成在所述第一氮化物层和所述第二氮化物层之间;以及
电容器顶部金属层,形成在所述绝缘层上,其中,所述电容器顶部金属层包括底部阻挡层、主要金属层和顶部阻挡层,
其中,所述第一高k介电层的相对介电常数大于所述绝缘层的相对介电常数。
13.根据权利要求12所述的金属-绝缘体-金属(MIM)电容器结构,其中,所述第一高k介电层包括氧化钛(TixOy,x是实数,并且y是实数)、氧化钽(TaxOy,x是实数,并且y是实数)、氮氧化钛(TixOyNz,x是实数,y是实数,并且z是实数)或氮氧化钽(TaxOyNz,x是实数,y是实数,并且z是实数)。
14.根据权利要求12所述的金属-绝缘体-金属(MIM)电容器结构,还包括:
第二高k介电层,形成在所述第二氧化物层和所述电容器顶部金属层之间。
15.一种形成金属-绝缘体-金属(MIM)电容器结构的方法,包括:
提供衬底;
在所述衬底上形成电容器底部金属(CBM)层,其中,所述电容器底部金属层包括底部阻挡层、主要金属层和顶部阻挡层;
在所述电容器底部金属层上形成第一高k介电层;
在所述第一高k介电层上形成第一氮化物层;
在所述第一氮化物层上形成第一氧化物层;以及
在所述第一氧化物层上形成电容器顶部金属(CTM)层,
其中,所述第一高k介电层的相对介电常数大于所述第一氮化物层的相对介电常数。
16.根据权利要求15所述的形成金属-绝缘体-金属(MIM)电容器结构的方法,还包括:
在所述第一氧化物层和所述电容器顶部金属层之间形成第二高k介电层。
17.根据权利要求15所述的形成金属-绝缘体-金属(MIM)电容器结构的方法,还包括:
在所述第一氧化物层上形成第二氮化物层;以及
在所述第二氮化物层上形成第二氧化物层。
18.根据权利要求15所述的形成金属-绝缘体-金属(MIM)电容器结构的方法,其中,在所述电容器底部金属层上形成所述第一高k介电层包括:
处理所述电容器底部金属层的所述顶部阻挡层的表面。
19.根据权利要求18所述的形成金属-绝缘体-金属(MIM)电容器结构的方法,其中,通过等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法实施对所述电容器底部金属层的所述顶部阻挡层的表面的处理。
20.根据权利要求15所述的形成金属-绝缘体-金属(MIM)电容器结构的方法,在所述第一氮化物层上形成所述第一氧化物层包括:
对所述第一氮化物层实施等离子体离子化方法,从而使得在所述第一氮化物层上形成所述第一氧化物层。
CN201410790320.1A 2013-12-18 2014-12-17 金属-绝缘体-金属(mim)电容器结构及其形成方法 Active CN104733431B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/133,037 2013-12-18
US14/133,037 US9263437B2 (en) 2013-12-18 2013-12-18 Mechanisms for forming metal-insulator-metal (MIM) capacitor structure
US14/338,042 US9502494B2 (en) 2013-12-18 2014-07-22 Metal-insulator-metal (MIM) capacitor structure and method for forming the same
US14/338,042 2014-07-22

Publications (2)

Publication Number Publication Date
CN104733431A CN104733431A (zh) 2015-06-24
CN104733431B true CN104733431B (zh) 2019-04-05

Family

ID=53369502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410790320.1A Active CN104733431B (zh) 2013-12-18 2014-12-17 金属-绝缘体-金属(mim)电容器结构及其形成方法

Country Status (3)

Country Link
US (1) US9502494B2 (zh)
KR (1) KR101750144B1 (zh)
CN (1) CN104733431B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833148B2 (en) 2017-01-12 2020-11-10 International Business Machines Corporation Leakage current reduction in stacked metal-insulator-metal capacitors
CN106816434B (zh) * 2017-02-24 2018-05-22 睿力集成电路有限公司 高k介质膜层结构及其应用与制造方法
US9966425B1 (en) 2017-02-28 2018-05-08 United Microelectronics Corp. Method for fabricating a MIM capacitor
US20190006459A1 (en) * 2017-06-28 2019-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd. High-Dielectric Constant Capacitor Structures on III-V Substrates
US10955720B2 (en) * 2018-03-09 2021-03-23 Hrl Laboratories, Llc Electrically reconfigurable optical apparatus using electric field
US10840325B2 (en) * 2018-04-11 2020-11-17 International Business Machines Corporation Low resistance metal-insulator-metal capacitor electrode
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method
KR102714169B1 (ko) * 2019-02-07 2024-10-04 삼성전자주식회사 반도체 장치
US20230163163A1 (en) * 2021-11-22 2023-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with integrated metal-insulator-metal capacitors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228602A (zh) * 1998-02-23 1999-09-15 日本电气株式会社 薄膜电容器及其制造方法
CN1492510A (zh) * 2002-09-27 2004-04-28 ��ʽ���綫֥ 半导体器件
CN1893119A (zh) * 2005-07-06 2007-01-10 上海华虹Nec电子有限公司 一种半导体金属电容的结构及其刻蚀方法
US7241695B2 (en) * 2005-10-06 2007-07-10 Freescale Semiconductor, Inc. Semiconductor device having nano-pillars and method therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003841A (ko) 1998-06-29 2000-01-25 김영환 커패시터의 형성 방법
KR20040006409A (ko) 2002-07-12 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100605506B1 (ko) 2004-02-09 2006-07-28 삼성전자주식회사 엠아이엠 아날로그 캐패시터 및 그 제조방법
US20090085156A1 (en) 2007-09-28 2009-04-02 Gilbert Dewey Metal surface treatments for uniformly growing dielectric layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228602A (zh) * 1998-02-23 1999-09-15 日本电气株式会社 薄膜电容器及其制造方法
CN1492510A (zh) * 2002-09-27 2004-04-28 ��ʽ���綫֥ 半导体器件
CN1893119A (zh) * 2005-07-06 2007-01-10 上海华虹Nec电子有限公司 一种半导体金属电容的结构及其刻蚀方法
US7241695B2 (en) * 2005-10-06 2007-07-10 Freescale Semiconductor, Inc. Semiconductor device having nano-pillars and method therefor

Also Published As

Publication number Publication date
CN104733431A (zh) 2015-06-24
KR20150071674A (ko) 2015-06-26
US20150171161A1 (en) 2015-06-18
KR101750144B1 (ko) 2017-06-22
US9502494B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
CN104733431B (zh) 金属-绝缘体-金属(mim)电容器结构及其形成方法
US10879404B2 (en) Multi-channel field effect transistors using 2D-material
KR101932660B1 (ko) Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
TWI677922B (zh) 形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法
CN105870102B (zh) 镶嵌结构的结构和形成方法
US9793175B2 (en) FinFET devices having gate dielectric structures with different thicknesses on same semiconductor structure
CN109560194B (zh) 半导体装置及其制造方法
US7304387B2 (en) Semiconductor integrated circuit device
CN104733430B (zh) 形成金属‑绝缘体‑金属(mim)电容器结构的机理
US11495736B2 (en) Semiconductor device including blocking layer
CN104617078A (zh) 用于形成金属-绝缘体-金属(mim)电容器结构的机制
US20140264630A1 (en) Integrated Structure
TWI689953B (zh) 半導體裝置及其形成方法
CN105762134A (zh) 集成电路设备和形成集成电路设备的方法
CN106887463B (zh) 半导体器件及其制造方法
US9601373B2 (en) Semiconductor device and method for manufacturing the same
CN112687685A (zh) 具有层叠的半导体结构
TWI559384B (zh) 半導體結構及形成半導體結構之方法
TWI640092B (zh) 半導體結構
CN115842021A (zh) 半导体器件及其形成方法
TWI727828B (zh) 半導體元件及其製造方法
TW202445688A (zh) 半導體裝置結構、其形成方法及半導體裝置
CN118524702A (zh) 半导体器件及制造半导体器件的方法
CN108461482A (zh) 一种半导体器件及其制造方法
CN104124226A (zh) 整合结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant