CN104618042B - 实现多通道信号分析同步与时延校正的系统及方法 - Google Patents

Abstract

本发明涉及一种实现多通道信号分析同步与时延校正的系统及方法，其中包括数个与各个通道一一对应的射频通道单元，各个射频通道单元用以将所对应的通道的射频输入信号转换成固定频率的中频信号并进行数字化转换；数个与各个通道一一对应的基带处理单元，各个基带处理单元用以对所对应的射频通道单元的输出信号进行数字信号解调、群时延的补偿和通道间的时延误差校正；数个与各个通道对应的数据存储单元；精密同步单元，用以对基带处理单元的信号进行延时控制。采用该种结构的实现多通道信号分析同步与时延校正的系统及方法，在单个设备上实现了多通道测试的同步要求，提高了多通道信号分析的可信度，降低了硬件复杂度，具有更广泛的应用范围。

Description

实现多通道信号分析同步与时延校正的系统及方法

技术领域

本发明涉及通信技术领域，尤其涉及信号同步技术领域，具体是指一种实现多通道信号分析同步与时延校正的系统及方法。

背景技术

随着数字蜂窝通信技术的发展，为了在有限的频谱资源下，提高系统数据速率和容量，多天线的MIMO(Multiple-Input Multiple-Output，多输入多输出技术)技术被大量采用，在LTE-Advanced标准中，下行最高支持8×8的多天线配置。鉴于MIMO系统的复杂性正在日益提高，因此相关的测试方法及其设备也将更具挑战性，从测试难度、测试成本以及测试效率上，对新的测试设备提出更高的要求。

首先，多天线的系统由于通道数量的增加，大大增加了测试系统的硬件成本。比如8通道的MIMO系统，原理上就必须8个独立的信号通道进行同时测量，这里不在赘述。MIMO多通道信号的测试属于新近发展的测试需求，与此相关的一些测试方法和设备都是基于单通道设备进行系统组建而成，系统复杂，校准非常麻烦，甚至校准过程远远大于测试过程，因此测试成本高，效率低下。

其次，MIMO系统的多种模式中，数据流通过不同的信道进行传送，除交叉耦合干扰之外，各接收之间的相位同步尤为重要，通道之间较大的延迟甚至会对宽带信号产生致命影响，在TD-LTE Advanced的标准中，最严格的规定MIMO通道之间时延误差需要小于24ns。而对测试系统来说，这种时延误差需要更小才能满足测量的要求。因此，在MIMO测量过程中，需要对各通道进行精密的同步控制。图1是一个8通道MIMO的信号分析系统示意图，它由8台独立的信号分析仪组成，每台仪器对应一个测量通道，设备之间通过参考同步和触发同步实现同步控制。这里，参考同步使8台设备的本振和时钟锁定到同一个参考上，触发同步则通过某个设备发出的触发信号使8台设备同时进行处理和分析。

但是，上述这种同步控制，对MIMO测试来说仍然是远远不够的，虽然本振、时钟以及触发完成了同步，但由于每个设备的通道群时延呈不规则的离散分布且差异很大，对这个测试系统来说，需要额外对每个设备的通道群时延进行补偿，进行时延误差纠正，然后才能保证MIMO信号分析的准确性。而这种时延特性属于硬件的物理参数，会随着时间、环境、温度等发生变化。因此，这种测试系统的效率极低。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现在单个设备上实现多通道测试的同步要求、提高了多通道信号分析的可信度、降低了硬件复杂度、具有更广泛应用范围的实现多通道信号分析同步与时延校正的系统及方法。

为了实现上述目的，本发明的实现多通道信号分析同步与时延校正的系统及方法具有如下构成：

该实现多通道信号分析同步与时延校正的系统，其主要特点是，所述的系统包括：

数个与各个通道一一对应的射频通道单元，各个所述的射频通道单元用以将所对应的通道的射频输入信号转换成固定频率的中频信号并进行数字化转换；

数个与各个通道一一对应的基带处理单元，各个所述的基带处理单元用以对所对应的射频通道单元的输出信号进行数字信号解调和通道间的时延误差校正；

数个与各个通道一一对应的数据存储单元，各个所述的数据存储单元用以存储所对应的基带处理单元输出的数据；

精密同步单元，用以对所述的基带处理单元的信号进行延时控制。

较佳地，各个所述的基带处理单元包括I路延时控制单路、Q路延时控制单路和信号解调器，所述的I路延时控制单路和Q路延时控制单路的输出端分别与所述的信号解调器的输入端相连接。

更佳地，所述的基带处理单元还包括I路群时延补偿电路和Q路群时延补偿电路，所述的I路群时延补偿电路的输出端与所述的I路延时控制电路的输入端相连接，所述的Q路群时延补偿电路的输出端与所述的Q路延时控制电路的输入端相连接。

较佳地，所述的精密同步单元用于为各个所述的射频通道单元提供频谱搬移的频率参考信号以及对各个所述的数据存储单元发出数据存储同步控制信号。

更佳地，所述的精密同步单元包括：

精密时钟发生器，用以产生系统预设精度的时钟信号；

四相时钟发生器，用以产生四相时钟信号，所述的四相时钟信号彼此频率相同且依次具有90°相位差；

时钟分配管理器，用以选择不同的时钟进行时延控制；

程控延时电路，用以对所述的基带信号处理单元的信号进行延时控制。

更进一步地，所述的程控延时电路包括24bits高速计数器。

较佳地，所述的系统还包括多通道开关矩阵和外置信号发生器，所述的多通道开关矩阵的输入端输入所述的外置信号发生器的输出信号，所述的多通道开关矩阵的各通道输出信号分别输入各个通道所对应的射频通道单元，所述的精密同步单元输出同步开关控制信号至所述的多通道开关矩阵。

本发明还涉及一种基于所述的系统实现多通道信号分析同步与时延校正的方法，其主要特点是，所述的方法包括以下步骤：

(1)通过控制各个所述的射频输入单元的输入信号来控制各个所述的射频通道分时单独选通；

(2)通过所述的基带处理单元对各个单独射频通路的信号解调得到各个通道的时间时延误差；

(3)通过程控延时电路的时钟速度和计数器位数计算各个通道的时延校正值；

(4)所述的程控延时电路根据各个通道的时延校正值对各个通道进行时延校正。

较佳地，所述的系统还包括多通道开关矩阵和外置信号发生器，所述的外置信号发生器的输出端与所述的多通道开关矩阵的输入端相连接，所述的多通道开关矩阵的各通道输出信号分别输入各个通道所对应的射频通道单元，所述的通过控制各个所述的射频输入单元的输入信号来控制各个所述的射频通道分时单独选通，具体为：

通过控制所述的多通道开关矩阵对各个所述的射频通道进行分时单独选通。

采用了该发明中的实现多通道信号分析同步与时延校正的系统及方法，具有如下有益效果：

本发明提供了一种组建多通道信号测试的关联同步技术与方法，对系统设计和模块提出了新的设计要求，从而使在单个设备上就能够实现多通道测试的同步要求；本系统同时解决了如何进行多通道时延校正的难题，这种校正方法简单，易于实现，而且校正时间和硬件成本都很低；最关键的是，通过这种校准方法，大大降低率系统时延误差，提高了多通道信号分析的可信度，而多台设备组建的系统，由于结构性设计缺陷，有些误差项是无法消除的；本发明的系统连接和测试非常简单，大大降低了硬件复杂度，提高率测试效率，降低测试成本。

附图说明

图1为现有技术中的8通道MIMO的信号分析系统示意图。

图2为本发明的实现多通道信号分析同步与时延校正的系统的结构示意图。

图3为本发明的基带信号处理单元的内部结构示意图。

图4为本发明的精密同步单元的内部结构示意图。

图5为本发明的实现多通道信号分析同步与时延校正的系统应用于具体实施例的结构示意图。

图6为本发明的理想通道延时和实际通道延时的示意图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

本发明针对MIMO多通道信号测试特点，从系统组成、通道结构等提出新的设计方法，通过软件采用自动校正通道时延差的方法，大大简化这种测试系统的同步方法，提高了系统测试效率。

本发明的实现多通道信号分析同步与时延校正的系统包括：

数个与各个通道一一对应的射频通道单元，各个所述的射频通道单元用以将所对应的通道的射频输入信号转换成固定频率的中频信号并进行数字化转换；

数个与各个通道一一对应的基带处理单元，各个所述的基带处理单元用以对所对应的射频通道单元的输出信号进行数字信号解调和通道间的时延误差校正；

数个与各个通道一一对应的数据存储单元，各个所述的数据存储单元用以存储所对应的基带处理单元输出的数据；

精密同步单元，用以对所述的基带处理单元的信号进行延时控制。

在实际应用中，射频通道单元、基带处理单元和数据存储单元根据通道的数量而设置，分别对各个通道进行处理，而精密同步单元采用一体化设置，同时控制多个通道的信号时延校正。

在一种较佳的实施方式中，各个所述的基带处理单元包括I路延时控制单路、Q路延时控制单路和信号解调器，所述的I路延时控制单路和Q路延时控制单路的输出端分别与所述的信号解调器的输入端相连接，分别对各个通道的I路信号和Q路信号进行时延校正。

在一种更佳的实施方式中，所述的基带处理单元还包括I路群时延补偿电路和Q路群时延补偿电路，所述的I路群时延补偿电路的输出端与所述的I路延时控制电路的输入端相连接，所述的Q路群时延补偿电路的输出端与所述的Q路延时控制电路的输入端相连接。

在一种较佳的实施方式中，所述的精密同步单元用于为各个所述的射频通道单元提供频谱搬移的频率参考信号以及对各个所述的数据存储单元发出数据存储同步控制信号。

在一种更佳的实施方式中，所述的精密同步单元包括：

精密时钟发生器，用以产生系统预设精度的时钟信号；

四相时钟发生器，用以产生四相时钟信号，所述的四相时钟信号彼此频率相同且依次具有90°相位差；

时钟分配管理器，用以选择不同的时钟进行时延控制；

程控延时电路，用以对所述的基带信号处理单元的信号进行延时控制。

在一种更佳的实施方式中，所述的程控延时电路包括24bits高速计数器。

在一种较佳的实施方式中，所述的系统还包括多通道开关矩阵和外置信号发生器，所述的多通道开关矩阵的输入端输入所述的外置信号发生器的输出信号，所述的多通道开关矩阵的各通道输出信号分别输入各个通道所对应的射频通道单元，所述的精密同步单元输出同步开关控制信号至所述的多通道开关矩阵。

本发明的实现多通道信号分析同步与时延校正的方法包括以下步骤：

(1)通过控制各个所述的射频输入单元的输入信号来控制各个所述的射频通道分时单独选通；

(2)通过所述的基带处理单元对各个单独射频通路的信号解调得到各个通道的时间时延误差；

(3)通过程控延时电路的时钟速度和计数器位数计算各个通道的时延校正值；

(4)所述的程控延时电路根据各个通道的时延校正值对各个通道进行时延校正。

在一种较佳的实施方式中，所述的通过控制各个所述的射频输入单元的输入信号来控制各个所述的射频通道分时单独选通，具体为：

通过控制所述的多通道开关矩阵对各个所述的射频通道进行分时单独选通。

下面以一个具体实施例来进一步介绍本发明：

本发明如图2所示，由4个部分组成，分别是射频通道单元、基带信号处理单元以及数据存储单元RAM和一个精密同步单元组成。射频通道单元和基带处理单元是实现单通道信号分析必要元素，本发明的这种结构，通过精密同步单元，可以为多通道的信号测量提供本振同步、触发同步以及时钟同步，并且可以通过校准消除不同信号通道的时延差，以满足多通道MIMO信号测量的要求。

射频通道单元将射频输入信号变换为固定频率的中频信号并完成数字化转换，期间需要采用变频技术实现频谱搬移，而实现频谱搬移的本振信号需要同步，精密同步单元为每个射频通道单元提供高精度的频率参考信号REF[n]，使每个通道的本振信号都锁定到此参考信号上。这样，每个通道的信号之间不会有频差，完成信号频率同步。

基带信号处理主要是数字信号处理，完成信号解调的同时，还需要完成群时延的补偿以及通道间的时延误差校正，如图3所示。在本发明中，与其它基带信号处理不同，在每个I/Q通道上增加了一个延时控制单路，通过延时控制信号Delay[n]以实现每路信号的延时校正，从而实现各通道之间的真正同步。每个基带信号处理单元会输出一个触发信号Trig[n]，由于通道配置关系的变化，主控制信道的通路是随机的，因此每个信号处理单元都有可能输出触发信号，由精密同步单元进行自动选择，实现不同通道的同步触发。

RAM主要用于存储不同通道的原始测量IQ数据，为事后的信号分析提供数据源。由精密同步单元发出的同步控制信号Syn[n]，以保证各通道的数据源存储的同步。

精密同步单元是本发明的重点，如图4所示，它主要由精密时钟发生器、高速四相时钟发生器、时钟分配管理器以及程控延时电路构成。精密时钟发生器产生高精度的时钟信号，四相时钟发生器产生同频但相位差为90度的时钟信号，通过时钟分配管理器选择，可以选择不同的时钟进行时延控制。比如400MHz的同步时钟，单周期为2.5ns，通过四相时钟发生器可以产生0.6ns的时钟分辨率，大大提高了同步精度。程控延时电路由24bits高速计数器等组成，可以对信号进行延时。

通过以上方法，可以对每路信号进行人为的延时控制，通过测量不同通道的固有时延差，以最大时延通道为基准，通过调节不同通道的延时，从而实现多通道的时延同步。

图5给出了这种同步误差的测量方法。除上述系统外，还需要一个外置信号发生器和多路选择射频开关(图中给出的是8通道射频开关)。其校正方法如下：

(1)射频信号源输出信道接收频率的信号，点频连续波输出，输出至8通道开关矩阵；

(2)开关矩阵的输出分别对应每个射频通道的输入进行连接，通道开关信号由精密同步单元提供，分时选通不同的射频通路；

(3)每个通道分别对信号进行解调，解调出每个通道的信号，如下图所示：

(4)由于分时选通信号是已知的，通过解调不同通路的射频脉冲信号，可以得到每个通道的时间时延误差Δtn。

(5)通过延时单元的时钟大小和级数其位数，计算每个通道的时延校正值，并控制程控时延电路。

采用了该发明中的实现多通道信号分析同步与时延校正的系统及方法，具有如下有益效果：

本发明提供了一种组建多通道信号测试的关联同步技术与方法，对系统设计和模块提出了新的设计要求，从而使在单个设备上就能够实现多通道测试的同步要求；本系统同时解决了如何进行多通道时延校正的难题，这种校正方法简单，易于实现，而且校正时间和硬件成本都很低；最关键的是，通过这种校准方法，大大降低率系统时延误差，提高了多通道信号分析的可信度，而多台设备组建的系统，由于结构性设计缺陷，有些误差项是无法消除的；本发明的系统连接和测试非常简单，大大降低了硬件复杂度，提高率测试效率，降低测试成本。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (5)

1.一种实现多通道信号分析同步与时延校正的系统，其特征在于，所述的系统包括：

数个与各个通道一一对应的射频通道单元，各个所述的射频通道单元用以将所对应的通道的射频输入信号转换成固定频率的中频信号并进行数字化转换；

数个与各个通道一一对应的基带处理单元，各个所述的基带处理单元用以对所对应的射频通道单元的输出信号进行数字信号解调和通道间的时延误差校正；各个所述的基带处理单元包括I路延时控制单路、Q路延时控制单路和信号解调器，所述的I路延时控制单路和Q路延时控制单路的输出端分别与所述的信号解调器的输入端相连接；所述的基带处理单元还包括I路群时延补偿电路和Q路群时延补偿电路，所述的I路群时延补偿电路的输出端与所述的I路延时控制电路的输入端相连接，所述的Q路群时延补偿电路的输出端与所述的Q路延时控制电路的输入端相连接；数个与各个通道一一对应的数据存储单元，各个所述的数据存储单元用以存储所对应的基带处理单元输出的数据；

精密同步单元，用以对所述的基带处理单元的信号进行延时控制，所述的精密同步单元用于为各个所述的射频通道单元提供频谱搬移的频率参考信号以及对各个所述的数据存储单元发出数据存储同步控制信号，所述的精密同步单元包括：

精密时钟发生器，用以产生系统预设精度的时钟信号；

四相时钟发生器，用以产生四相时钟信号，所述的四相时钟信号彼此频率相同且依次具有90°相位差；

时钟分配管理器，用以选择不同的时钟进行时延控制；

程控延时电路，用以对所述的基带信号处理单元的信号进行延时控制。

2.根据权利要求1所述的实现多通道信号分析同步与时延校正的系统，其特征在于，所述的程控延时电路包括24bits高速计数器。

3.根据权利要求1所述的实现多通道信号分析同步与时延校正的系统，其特征在于，所述的系统还包括多通道开关矩阵和外置信号发生器，所述的多通道开关矩阵的输入端输入所述的外置信号发生器的输出信号，所述的多通道开关矩阵的各通道输出信号分别输入各个通道所对应的射频通道单元，所述的精密同步单元输出同步开关控制信号至所述的多通道开关矩阵。

4.基于权利要求1至3中任一项所述的系统实现多通道信号分析同步与时延校正的方法，其特征在于，所述的方法包括以下步骤：

(1)通过控制各个所述的射频输入单元的输入信号来控制各个所述的射频通道分时单独选通；

(2)通过所述的基带处理单元对各个单独射频通路的信号解调得到各个通道的时间时延误差；

(3)通过程控延时电路的时钟速度和计数器位数计算各个通道的时延校正值；

(4)所述的程控延时电路根据各个通道的时延校正值对各个通道进行时延校正。

5.根据权利要求4所述的实现多通道信号分析同步与时延校正的方法，其特征在于，所述的系统还包括多通道开关矩阵和外置信号发生器，所述的外置信号发生器的输出端与所述的多通道开关矩阵的输入端相连接，所述的多通道开关矩阵的各通道输出信号分别输入各个通道所对应的射频通道单元，所述的通过控制各个所述的射频输入单元的输入信号来控制各个所述的射频通道分时单独选通，具体为：

通过控制所述的多通道开关矩阵对各个所述的射频通道进行分时单独选通。