[go: up one dir, main page]

CN104598350B - 接触式cpu芯片生产测试方法 - Google Patents

接触式cpu芯片生产测试方法 Download PDF

Info

Publication number
CN104598350B
CN104598350B CN201310533597.1A CN201310533597A CN104598350B CN 104598350 B CN104598350 B CN 104598350B CN 201310533597 A CN201310533597 A CN 201310533597A CN 104598350 B CN104598350 B CN 104598350B
Authority
CN
China
Prior art keywords
contact type
cpu chip
type cpu
test
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310533597.1A
Other languages
English (en)
Other versions
CN104598350A (zh
Inventor
崔丽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201310533597.1A priority Critical patent/CN104598350B/zh
Publication of CN104598350A publication Critical patent/CN104598350A/zh
Application granted granted Critical
Publication of CN104598350B publication Critical patent/CN104598350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种接触式CPU芯片生产测试方法，接触式CPU芯片上电后，首先判断该接触式CPU芯片处于何种模式；如果为非测试模式，则直接进入应用模式，此时接触式CPU芯片仍采用内部时钟作为其工作时钟；如果为测试模式，则测试接触式CPU芯片所有功能；此时接触式CPU芯片同样采用内部时钟作为其工作时钟，测试后的结果保存在SRAM中；完成功能测试后，再将接触式CPU芯片的工作时钟切换到外部时钟，并对测试结果数据进行比对，如果和预期值一致，则通过，否则为失败。本发明能够降低测试成本，提高测试效率。

Description

接触式CPU芯片生产测试方法
技术领域
本发明涉及接触式CPU芯片生产测试领域，特别是涉及一种接触式CPU芯片生产测试方法。
背景技术
随着芯片设计和工艺的日益发展，接触式CPU芯片的功能也越来越强大，随之而来的高成本，使得后续测试成本的降低显得尤为重要。因硅晶圆片测试均采用外部时钟作为芯片测试的同步信号，而接触式CPU芯片如果采用外部时钟作为工作时钟，将有可能引入干扰和攻击，这对于芯片的安全性将带来不可忽视的影响。因此接触式CPU芯片无论在测试模式还是在应用模式均采用内部时钟作为芯片的工作频率；但是这样将无法实现芯片测试的一致性，大大降低测试效率。如果在生产测试阶段即能保证接触式CPU芯片的安全性，又能实现多芯片同时测试的目的，这将大大节约测试时间。
另外，采用外部时钟可同时对多个芯片进行测试，提高测试效率；故在生产测试中均采用外部时钟来实现多芯片同测。当接触式CPU芯片工作频率采用内部时钟时，很难实现多芯片同时进行测试。因内部时钟频率的差异性，故在生产测试阶段ATE(自动测试设备)只能采用一颗颗芯片分别进行测试的方法，大大增加了测试成本。
发明内容
本发明要解决的技术问题是提供一种接触式CPU芯片生产测试方法，能够降低测试成本，提高测试效率。
为解决上述技术问题，本发明的接触式CPU芯片生产测试方法是采用如下技术方案实现的：
接触式CPU芯片上电后，首先判断该接触式CPU芯片处于何种模式；
如果为非测试模式，则直接进入应用模式，此时接触式CPU芯片仍采用内部时钟作为其工作时钟；
如果为测试模式，则测试接触式CPU芯片所有功能；此时接触式CPU芯片同样采用内部时钟作为其工作时钟，测试后的结果保存在SRAM(静态随机存储器)中；
完成功能测试后，再将接触式CPU芯片的工作时钟切换到外部时钟，并对测试结果数据进行比对，如果和预期值一致，则通过，否则为失败。
本发明通过理论分析和实验验证，调整接触式CPU芯片的测试方法，保留接触式CPU芯片的工作时钟为内部时钟，仅在判断测试结果时采用外部时钟；同时测试结果保存在SRAM中，下电后即可消失，保证了SRAM的完整性。这样，接触式CPU芯片在使用内部时钟的情况下，也能实现多芯片同测，能够保证接触式CPU芯片生产测试中的一致性，确保接触性CPU芯片的安全性，有效提高了接触式CPU芯片测试效率，降低了测试成本。
采用本发明的方法，可实现64颗芯片同测或128颗芯片同测，其测试 效率分别提高64倍，128倍。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
附图1是所述接触式CPU芯片生产测试方法流程图。
具体实施方式
参见附图1所示，所述接触式CPU芯片生产测试方法，在接触式CPU芯片上电后，首先判断接触式CPU芯片处于何种模式，如果为非测试模式，则直接进入应用模式，此时接触式CPU芯片仍采用内部时钟作为芯片的工作时钟。否则为测试模式，此阶段测试芯片所有功能，此时接触式CPU芯片同样采用内部时钟作为芯片的工作时钟，测试后的结果保存在SRAM中。完成功能测试后，再将接触式CPU芯片的工作时钟切换到外部时钟，并对测试结果数据进行比对，如果和预期值一致，则通过，否则为失败。
本发明的方法因采用内部时钟作为测试同步时钟，实现在生成测试阶段多芯片同测的目的，大大提高测试效率。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (1)

1.一种接触式CPU芯片生产测试方法，其特征在于：
接触式CPU芯片上电后，首先判断该接触式CPU芯片处于何种模式；
如果为非测试模式，则直接进入应用模式，此时接触式CPU芯片仍采用内部时钟作为其工作时钟；
如果为测试模式，则测试接触式CPU芯片所有功能；此时接触式CPU芯片同样采用内部时钟作为其工作时钟，测试后的结果保存在SRAM中；完成功能测试后，再将接触式CPU芯片的工作时钟切换到外部时钟，并对测试结果数据进行比对，如果和预期值一致，则通过，否则为失败。
CN201310533597.1A 2013-10-31 2013-10-31 接触式cpu芯片生产测试方法 Active CN104598350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310533597.1A CN104598350B (zh) 2013-10-31 2013-10-31 接触式cpu芯片生产测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310533597.1A CN104598350B (zh) 2013-10-31 2013-10-31 接触式cpu芯片生产测试方法

Publications (2)

Publication Number Publication Date
CN104598350A CN104598350A (zh) 2015-05-06
CN104598350B true CN104598350B (zh) 2016-08-17

Family

ID=53124163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310533597.1A Active CN104598350B (zh) 2013-10-31 2013-10-31 接触式cpu芯片生产测试方法

Country Status (1)

Country Link
CN (1) CN104598350B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107239376B (zh) * 2017-06-23 2020-12-01 苏州浪潮智能科技有限公司 一种服务器互联芯片的自动化调试方法及装置
CN108664410B (zh) * 2018-03-27 2022-03-22 北京中电华大电子设计有限责任公司 一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043695A (zh) * 2010-12-27 2011-05-04 中国航空工业集团公司第六三一研究所 支持外部自动测试设备的电路板及外部控制该板的方法
CN102981093A (zh) * 2012-11-16 2013-03-20 许继集团有限公司 一种针对cpu模块的测试系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152027A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ内蔵マイクロコンピュータチップ、及びその検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043695A (zh) * 2010-12-27 2011-05-04 中国航空工业集团公司第六三一研究所 支持外部自动测试设备的电路板及外部控制该板的方法
CN102981093A (zh) * 2012-11-16 2013-03-20 许继集团有限公司 一种针对cpu模块的测试系统

Also Published As

Publication number Publication date
CN104598350A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
CN103884980B (zh) 基于电源电流的硬件木马检测方法和系统
CN106778263A (zh) 有效提高硬件木马激活概率的方法
CN102636744B (zh) 一种检测fpga单粒子效应与其时序特性关系的装置及方法
GB2511972A (en) Multi-core processor with internal voting-based built in self test (BIST)
WO2011116116A3 (en) Logic built-in self-test programmable pattern bit mask
GB2508122A (en) Leakage measurement of through silicon vias
WO2010088043A3 (en) Authenticated debug access for field returns
PH12017500531A1 (en) Embedded universal serial bus (usb) debug (eud) for multi-interfaced debugging in electronic systems
CN103698687A (zh) 集成电路中硬件木马检测的信号处理方法及其系统
CN106771960A (zh) 基于环形振荡器网络的局部测试向量生成与优化方法
WO2015044329A3 (en) Testing of a substation automation system
TWI510797B (zh) 用於核心的全域低功率擷取方案之方法及系統
CN104598350B (zh) 接触式cpu芯片生产测试方法
CN110598399B (zh) 基于弱相同路径的硬件木马检测装置和方法
CN104951698A (zh) 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法
WO2008133052A1 (ja) 半導体集積回路の２パターンテストにおける誤テスト回避型テスト入力生成方法
WO2013063264A8 (en) A three channel cache-coherency socket protocol
CN103902668A (zh) 一种InP基HEMT在太赫兹频段的建模方法
WO2007027758A3 (en) Functional cells for automated i/o timing characterization of an integrated circuit
CN103197197B (zh) 用于开路检测的极低功耗数字化电路结构及其检测方法
WO2012167242A3 (en) Shuttle plate having pockets for accommodating multiple semiconductor package sizes
CN105652186A (zh) 一种芯片高速测试电路及测试方法
CN102645609A (zh) Jtag链路测试装置及其测试方法
US20180052204A1 (en) FPGA Clock Signal Self-detection Method
Raghuraman OCC integration for lower test cost and higher design margin!

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant