CN104579345B - 改善连续时间δ∑调制器的稳定性的系统与方法 - Google Patents
改善连续时间δ∑调制器的稳定性的系统与方法 Download PDFInfo
- Publication number
- CN104579345B CN104579345B CN201410464741.5A CN201410464741A CN104579345B CN 104579345 B CN104579345 B CN 104579345B CN 201410464741 A CN201410464741 A CN 201410464741A CN 104579345 B CN104579345 B CN 104579345B
- Authority
- CN
- China
- Prior art keywords
- analog
- digital converter
- stability
- algorithm
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000008859 change Effects 0.000 claims description 14
- 238000004088 simulation Methods 0.000 claims description 11
- 238000002922 simulated annealing Methods 0.000 claims description 6
- 230000006641 stabilisation Effects 0.000 claims description 6
- 238000011105 stabilization Methods 0.000 claims description 6
- 230000002068 genetic effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 210000000056 organ Anatomy 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 230000000007 visual effect Effects 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 241000208340 Araliaceae Species 0.000 claims 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 2
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 2
- 235000008434 ginseng Nutrition 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241001062009 Indigofera Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000005295 random walk Methods 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及改善连续时间Δ∑调制器的稳定性的系统与方法。一种包括连续时间Δ∑调制器与校准逻辑的模拟数字转换器(ADC)。校准逻辑可以在没有中断ADC正常工作情况的下(例如，在现场)校准连续时间Δ∑调制器的直接反馈与快闪时钟延迟系数。因此，校准逻辑可以通过校准次优系数矫正性能与稳定性降级。
Description
技术领域
本发明一般地涉及模拟数字转换器(ADCs)领域，更具体地涉及到提供稳定性代码。
背景技术
Δ∑调制器是一种模拟数字转换器。在Δ∑调制器中，通常，有一种被称作连续时间Δ∑调制器(CT-DSM)的特定类型。这类CT-DSM的稳定性是一个重要问题。为了控制CT-DSM的稳定性，直接反馈系数与快闪数字模拟(DAC)时间系数被广泛使用。
直接反馈-或者有时被称作过量循环延迟补偿-被用在调制器的中心频率不是fs/4(即，采样频率的四分之一)以确保环路稳定性。作为调制器中最快的反馈，直接反馈系数影响通带外的噪声传递函数(NTF)。次优直接反馈系数增加了带外谱功率，因此降低了调制器的稳定性。由于工艺变化和制造公差，最大稳定性的最优直接反馈系数在芯片间会有所不同。
与直接反馈系数相似，快闪DAC时间系数-有时称作快闪时钟延迟-影响CT-DSM的带外响应。次优快闪时钟延迟系数导致调制器带外频谱峰值，这降低了系统的稳定性。
与它们的分离时间Δ∑调制器表兄弟不一样，CT-DSM时间敏感，如果直接反馈(过量循环延迟补偿)与快闪DAC时间系数设置不正确，它们会变得不稳定。由于工艺变化，这会改变最优调制器参数，性能常常以较不积极的噪声整形的形式的牺牲以确保调制器在最大输入时的稳定。
更稳定的调制器允许较大的最大的稳定输入。较大的最大稳定输入比不太稳定的调制器允许增加的最大信噪比(SNR)。或者，由于增加了的稳定性，对于不太稳定调制器的相同的最大稳定输入功率，更稳定的调制器可以采用更积极的噪声整形，导致增加的SNR。
无论是直接反馈系数还是快闪DAC时间系数都可以在实验室环境中被调整。然而，因为相应的调制器的频谱是不知道的，因此在现场很难调整这些系数。
先前为解决这个问题而设计的模块，例如直接反馈与快闪时钟延迟电路，使得调制器的稳定性对工艺变化不再敏感。由于仿真与实际芯片之间的固有差异，这些电路的直接反馈与快闪时间系数需要在实验室调整以找到它们的最佳值。因此，如果这些系数不受工艺变化影响，实验室调整值可以被用于产品版本。然而，如果这些系数对工艺变化敏感，较不积极的噪声整形将被用以确保调制器在设计最大稳定输入功率电平时的稳定性。
附图说明
为了提供对本公开内容、特征与优点的更加完整的理解，结合附图，可参考下面的描述，其中相同的标号表示相同的部件，其中：
图1示出了根据一个实施例的现场稳定性校准技术的框图；
图2示出了根据一个实施例的CT-DSM的框图；
图3示出了直接反馈系数对噪声整形特性的影响；
图4示出了快闪DAC时间系数对噪声整形特性的影响；
图5示出了ADC的RMS输出、最大稳定输入与直接反馈电流的对比；
图6示出了ADC的RMS输出、最大稳定输入与快闪DAC时钟时间误差的对比；
图7是与当前发明的一个实施例相关的潜在操作的简化流程图；并且
图8是与当前发明的一个实施例相关的潜在操作的简化流程图。
发明内容
模拟数字转换器可以包括连续时间Δ∑调制器与校准逻辑。校准逻辑可以在没有中断ADC的正常操作(即现场)下校准连续时间Δ∑调制器的直接反馈与快闪时间延迟系数。因此，校准逻辑可以校准次优系数以矫正性能与稳定性的降级。
在一个实例中，校准系统被提供并包括接收模拟输入并转换模拟输入成数字数据的连续时间Δ∑模拟数字转换器(ADC)；分析数字数据以产生输出的数据监视器；至少根据数据监视器输出，调整ADC的稳定性参数的校准逻辑。
在另一个实例中，提供一种方法。该方法由校准系统实现并包括转换，使用连续时间Δ∑模拟数字转换器(ADC)，将模拟输入转换成数字数据；分析，使用数据监视器，数字数据产生输出；与调整，使用校准逻辑，ADC的稳定性参数，至少根据数据监视器的输出。
在又一个实例中，逻辑被编码在一个或多个非暂存介质，其包括用于执行的代码并且在由处理器执行时，可操作地执行包括从数据监视器的输出接收；至少根据数据监视器输出，调整连续时间Δ∑模拟数字转换器(ADC)稳定性参数，其中ADC转换器将模拟输入转换成数字数据。
具体实施方式
在一个实施例中，校准逻辑在ADC上电时序期间现场调整ADC的稳定性系数。这种调整比其他实现允许更积极的噪声整形。此外，因为针对工艺改变的健壮性变得不那么令人关注，设计的复杂性可以被减低。
图1示出了一种现场稳定性校准技术的框图。系统10包括具有可编程稳定性系数控制的连续时间Δ∑调制器(CT-DSM)12、数据监视器18与校准逻辑20。CT-DSM12包括环路滤波器14、快闪ADC16与数字模拟转换器(DAC)22。
图2示出了CT-DSM12的更详细的框图。如图2所示，环路滤波器14主动过滤输入到CT-DSM12的输入信号，并且通过电阻RDFB输出低通滤波信号到快闪ADC16。快闪ADC16包括比较从环路过滤器14接收的输出与参考值的比较器。快闪ADC16输出表示引起其各自的比较器传输的参考值的数字数据。如图1所示，数字数据输出到DAC22与数据监视器18。DAC22包括如图2所示的22a、22b、22c、22d和22e的单独的DAC。22a-22e中的每个单独的DAC将一部分数字数据转换成模拟信号并且将模拟信号输出到环路滤波器14的不同级。
数据监视器18分析由CT-DSM12输出的数字数据。在一个实施例中，数据监视器18是测量由CT-DSM12输出信号的功率的功率表。在一个具体实施例中，数据监视器18被实现为数字RMS量表。
此外，在一个实施例中，数据监视器18测量CT-DSM12输出值的平方和。或者，数据监视器18通过计算CT-DSM12输出的绝对值的和估算功率。另外，数据监视器18可以子采样CT-DSM的输出以降低设计复杂性。
校准逻辑20根据数据监视器18的输出，调整CT-DSM12的稳定性参数。特别是，校准逻辑20查找CT-DSM12的控制系数，例如，导致CT-DSM12的稳定性增加的直接反馈系数与快闪时间系数。在一个实施例中，数据监视器18输出功率值，这些控制系数导致数据监视器18的输出降低。在一个实施例中，数据监视器18输出有效位数(ENOB)或者信噪比，这些控制系数导致数据监视器18的输出增加。
在一个具体的实施例中，校准逻辑20通过至少改变连接到电阻RDFB的偏置电流、元件值(例如，RDFB的阻值、电容或者电感)与参考电压之一来调整直接反馈系数。此外，校准逻辑20还可以通过至少改变连接到电阻RDFB的偏置电流、元件值与参考电压之一来调整快闪DAC时间系数。
帕斯伐(Parseval)定理指出数字监视器18的输出与NTF在频域上的幅值平方的积分成正比。由于NTF在带外远远大于带内，在没有输入信号时，ADC16的RMS输出由打算减到最小的带外噪声功率所控制。
如上所讨论的，CT-DSM12包括可调整稳定性参数，它包括直接反馈与快闪DAC时间系数。直接反馈系数与电阻RDFB上形成的电压值有关。快闪DAC时间系数与由单个DAC22a-22e使用的时钟与快闪ADC16使用的快闪时钟之间延迟有关。
直接反馈与快闪时间系数控制调制器通带之外的噪声传递函数(NTF)的形状，如图3-4所示。特别是，图3示出了直接反馈系数对噪声整形特性的影响。图4示出了快闪DAC时间系数对噪声整形特性的影响。
在那些图中，扁平的带外响应是更合适的，因为它最小化带外(与整个)噪声功率并且提供最大的稳定输入范围。因此，如图3所示，最优直接反馈电流(IDFB＝100μA)具有最稳定的NTF。并且，如图4所示，时间误差TERR＝0具有最稳定的NTF。
图5-6显示比较分别使用不同的直接反馈与快闪DAC延迟系数的ADC16的RMS输出与最大稳定输入电平的模拟。特别是，图5示出了ADC16的RMS输出、最大稳定输入与直接反馈电流的对比。参照图3、图6的波形图中带圆圈的点示出了ADC16的RMS输出、最大稳定输入与快闪DAC时钟时间误差的对比。图中带圆圈的点参考图4的波形图。显而易见，最小化ADC16的RMS输出产生具有非常接近最大值的最大稳定输入的调制器。
ADC16的RMS输出跟多个ADC的直接反馈系数与快闪DAC时间系数(在一个实施例中被称为“快闪时钟延迟”)控制比较。平均最优直接反馈系数被发现要比设计值略低。因此，通过调整直接反馈系数，调制器的最大稳定输入比缺省设计的设置得以提高。相应地，对于与缺省相同的最大稳定输入，通过使用更积极的NTF，带内噪声得以改善。类似结果有望在快闪DAC时间优化中出现。
虽然ADCs之一的最大稳定输入增益是适度的，包括允许更积极噪声整形，不过分苛求的设计的校准。设计的复杂性可通过允许对工艺变化的鲁棒性与性能之间的折中得以降低。
图7与8阐明了示例性实施例的操作。在这两个例子中，环路滤波器14的输入初始被断开，因此快闪ADC16的输入是满量程信号的一小部分，因为它仅包括热量与量化噪声。使用数据监视器18的足够高的样本数，由于热量与量化噪声的原因，RMS测量方差可以任意小。
图7示出了与本发明的一个实施例相关的潜在操作的简化流程图。操作开始于S700，并进行到S705。在S705，校准逻辑20将ADC12稳定性代码设置为最小值。所上面所讨论的，稳定性系数控制可以包括直接反馈系数与快闪DAC时间系数。然后算法前进到S710，在S710中校准逻辑20将最小RMS值设置为最初任意大的数，例如，无穷大。在一个实现中，这个值是一个有限的最大可能值。这个最小RMS值稍后对应于数据监视器18的最小输出。
在S715中，校准逻辑20测量数据监视器18的输出。然后，在S720中，校准逻辑20判定数据监视器18的输出是否小于最小RMS值。因为校准逻辑20初始将最小RMS的值设置为任意大的数，在S720中的初始判定意在表示数据监视器18的输出小于任意大的数。当校准逻辑20判定数据监视器18的输出小于最小RMS值时，则算法前进到S725。当数据监视器18的输出不小于最小RMS值时，则算法前进到S735。
在S725中，校准逻辑20将最小RMS值设置为数据监视器18的输出。在一个实施例中，校准逻辑使用数据监视器18的输出更新当前最小RMS值。在其他实施例中，校准逻辑20保存前一个的最小RMS值以达到信息记录的目的。这些目的可以包括生成直方图或生成错误报告。在S730中，校准逻辑20将最小代码变量设置为当前稳定性代码。例如，校准逻辑20在内存中保存最小代码变量。校准逻辑可以保留前一个最小代码变量用于例如，更先进的算法或生成错误报告或直方图。
在S735中，校准逻辑20判定当前稳定性代码是否等于最大值。即，校准逻辑20判定算法是否已经测试了所有的稳定性代码，即从S705中设置的最小代码到S735所描述的最大代码。当校准逻辑20判定当前的稳定性代码不等于最大值，则算法前进到S740。当校准逻辑20判定当前的稳定性代码等于最大值，则算法前进到S745。
在S740中，校准逻辑20前进到下一个稳定性代码。算法然后进行到S715。
在S745中，校准逻辑20将稳定性代码设置为S730设置的稳定性代码。一般来说，校准逻辑20将稳定性代码设置为最近的S730迭代中设置的最小稳定代码。然后过程进行到S750结束。
因此，在这个实施例中，校准逻辑20实现了在导致被选择作为最优解决方案的最小ADCRMS功率的稳定性代码的两个范围间的简单线性搜索。
图8是示出了与由本发明的实施例实现的爬山算法(hill climbing algorithm)相关的潜在操作的简化流程图。操作开始于S800，进行到S805。在S805，校准逻辑20将稳定性代码与最小代码设置为缺省值。稳定性代码与最小代码的缺省值是包括系统10的芯片的特性。例如，在单个产品线上的每个芯片可以共享稳定性代码与最小代码的缺省值。在S810中，校准逻辑20测量数据监视器的输出。然后，在S815中，校准逻辑20将最小RMS值设置为数据监视器18的输出。
随后，在S820中，校准逻辑20逐步增加稳定性代码。例如，校准逻辑20使稳定性代码增加。在S825中，校准逻辑20测量数据监视器18的输出。在S830中，校准逻辑20判定在S825中测量的数据监视器的输出是否小于在S815中设定的最小RMS值。当校准逻辑20判定数据显示器的输出小于最小RMS值，则操作前进到S835。当校准逻辑20判定数据显示器18的输出不小于最小RMS值，则操作前进到S845。
因此，在一个实施例中，校准逻辑首先尝试在一个方向上使稳定性代码前进(例如，通过使稳定性代码增加)。校准逻辑20在S830中判定在该方向上推进的稳定性代码是否减少了最小RMS值。如果它没有减少最小RMS值，校准逻辑20则在其他方向使稳定性代码前进(例如，通过使稳定性代码减小)。
在S835中，校准逻辑20将最小RMS值设置为在S825中测量的数据监视器18的输出。在S840中，校准逻辑20将最小代码设置为当前稳定性代码。操作然后返回到S820。
在S845中，校准逻辑20将稳定性代码设置为缺省值。例如，校准逻辑20将稳定性代码设置为与在S805设置的相同的缺省稳定性代码。然后，在S850中，校准逻辑20逐步减小稳定性代码。例如，校准逻辑20在5855中使稳定性代码减小，在S855中，校准逻辑20测量数据监视器18的输出。随后，在S860中，校准逻辑20判定在S855中测量的数据监视器18的输出是否小于最小RMS值。如果校准逻辑20在S860中判定数据监视器18的输出小于最小RMS值，则操作前进到S865。如果校准逻辑20在S860中判定数据监视器18的输出不小于最小RMS值，则操作前进到S875。
在S865中，校准逻辑20将最小RMS值设置为S855中测量的数据监视器18的输出。在S870中，校准逻辑20将最小代码到当前稳定性代码。操作然后返回到S850。
在S875中，校准逻辑20将稳定性代码设置为S840或S870中设置的最小代码。操作然后在S880结束。
上面提到的爬山算法可以减少校准时间。这种算法的使用假设稳定性代码与最小RMS值间关系是一个抛物线函数。这个算法可以被应用到较高次的函数，例如三次方或四次方，特别是如果做了修改。
因此，图8的内容旨在提出也就是爬山算法的高级算法。其他高级算法包括随机游走算法、模拟退火算法、遗传算法与禁忌搜索算法。这样的算法可以减少校准时间。
在随机游走算法的一个实例中，校准逻辑20随机地递增或周期性递减稳定性代码。校准逻辑20然后测量数据监视器18的输出。如果校准逻辑20判定数据监视器18的输出小于前一个最小RMS值，则校准逻辑20将最小RMS值设置为数据监视器18的输出。校准逻辑20将最小代码设置为能导致更小RMS值的随机稳定性代码。
使用模拟退火算法，校准逻辑20采用概率方法来找到与稳定性代码相应的全局最小的RMS值。在一个实例中，校准逻辑20认为状态与缺省稳定性代码相邻并且概率地选择留在当前代码或是转换到相邻代码。在此上下文中，“相邻的”一词不要求是紧邻前一个的偏移。在模拟退火算法的某些迭代中，次优的解决方案被认为是可以接受的，以避免局部优化的陷阱。
在遗传算法的一个实例中，校准逻辑20确定对应于多个初始稳定代码的RMS值(例如，最小代码、缺省代码与最大代码)。在给定的算法的迭代中，校准逻辑20选择多个更优化控制代码作为下一次迭代的候选者，以及这些控制代码的修改版本。校准逻辑20继续进行，直到确定足够最佳稳定性代码或者直到给定的迭代数目已完成。
在禁忌搜索的一个实例中，校准逻辑20以初始稳定性代码开始(例如，最小代码、默认代码与最大代码)。校准逻辑20然后检查初始稳定性代码的临近值。例如，校准逻辑20使初始稳定性代码增加或减小。校准逻辑20然后测量数据监视器18的输出。当校准逻辑20判定数据监视器18的输出小于前一个最小RMS值时，校准逻辑20将最小RMS值设置为数据监视器18的输出。校准逻辑20然后将最小代码设置为导致更小RMS值的稳定性代码。当然，尽管这种搜索被描述为参照相邻的值，稳定性代码的相邻值不必是直接相邻的稳定性代码。因此，在一些实施例中，邻近值可以是在初始迭代中从最初代码中分离的、预先设定的一组代码(例如，2)，也可是在后续迭代中只是单一代码。同样，校准逻辑20可以实现自适应方法，在这个方法中通过分析从数据监视器18接收的RMS值来确定邻近值。
变化
在先前提到的ADC中，稳定性系数控制是指直接反馈与快闪DAC时间系数。然而，直接反馈与快闪DAC时间系数仅稳定性系数的例子并且不旨在限制相同。稳定性系数控制可以包括其他值，例如电阻值，这是在本发明的范围之内。
在一个实施例中，校准逻辑20分别优化稳定性参数(即，首先校准直接反馈系数然后快闪DAC时间系数)。或者，控制可以被在一起校准，形成两维扫描，但是由于控制之间直接没有相关性，这样的扫描不可能得到改善。
本发明所描述的技术可以被应用到ADC，例如，由诺伍德(Norwood)，玛(MA)模拟设备制作的。更一般地，这些方法可以用在需要反馈的任何系统，例如常用ADC、放大器、传感器、通讯与功率管理。
在图7描述的操作中，校准逻辑20，在S720判定数据监视器18的输出是否小于，例如，数据监视器18的前一个输出。这个判定针对于一个实现，虽然其他实现也是可能的，只要这个判定与增加ADC12的稳定性相关。例如，校准逻辑20可以替代地或附加地判定数据监视器18的输出是否大于，例如，数据监视器18的前一个输出，在这个实现中，数据监视器18输出有效位数(ENOB)或者信噪比。图8中S830与S860中的判定会做相似的修改。
因此，在S745与S875中的设置可以概括为对应于ADC12的稳定性是否大于ADC12前一个稳定性的判定的稳定性代码设置。
在图7所描述的操作中，稳定性代码也可以从最大值减小，而不是从最小值增加。因此，在这种实施方式中，S735的判定与当前稳定性代码是否等于最小值相关。
此外，在图8所描述的操作中，稳定性代码在S820中被递增优先于S850中递减。操作S820-S840的次序在操作S850-S870前被任意执行。即，图8中的操作可以通过在递增S820中的稳定性代码并且执行操作S825-S840之前，递减S850中的稳定性代码并且执行操作S855-S870被有效地执行。
在一个实施例中，校准逻辑20被实现在嵌入式可编程微处理器上。校准逻辑20也可以被片上实现，例如使用定制逻辑，例如应用专用集成电路(ASIC)。此外，使用现场可编程门阵列(FPGA)、可编程逻辑阵列(PAL)、通用阵列逻辑(GAL)、数字信号处理器(DSP)或其他基于PC的解决方案，如Matlab与LabView，校准逻辑20可以被片外实现。
图2示出了一个例子，其中DAC22包括DAC11a-22d四个独立的DAC。当然，独立DAC的数目不限于四个，并且DAC22可以包括更多或更少的独立的DAC。
以上芯片的描述仅作为实施例呈现，并不旨在进行限制。例如，芯片可以被修改以包括快速傅里叶变换(FFT)电路模块(未示出)。FFT电路模块可以查看CT-DSM12在频域内的输出。在这样的实施例中，校准逻辑20具有关于输出频谱的知识，因此，校准逻辑20可以调整CT-DSM12的稳定性参数，直到带外峰值被减小(例如，最小化)。由于实现一个片上FFT电路的复杂性，所以这种方法是完全硬件密集性的。因此，这种方法最好在将校准逻辑20与附加的处理与/或存储资源被补充的情况下采用。例如，在一个这样的实施例中，校准逻辑20与数字信号处理器(DSP)一起被补充。
此外，校准逻辑20可以被修改以通过增加输入测试信号的功率直到调制器12变得不稳定来直接确定调制器12的稳定性(例如，确定它的最大稳定输入)。校准逻辑20将优化稳定性参数使得最大稳定输入被最大化。在这样的实施例中，调制器12的片上测试输入信号被生成。此外这样的实施例，由于需要许多时钟周期(有时，十亿个)以使得调制器12变得不稳定，校准可能是非常长的。
与架构一起讨论的本次公开内容是明确的但并不限于此。它的教导可以很容易的应用于大量转换器、框架、电路等。另外，上述实施例中讨论中，模数转换器、数模转换器、量表、滤波器、功率源、放大器、门电路、电阻与电容可以很容易地被替换，取代或者以其他方式修改来适应特定的电路需要。互补电子设备、硬件、软件等的使用提供了实现本发明的教导的同等的可行选择。
在一个示例性实施例中，图中的任意数目的电路可以被实现在相关电子设备的主板上。主板可以是能够容纳内部电子系统的各种组件的普通电路板，此外为其他外围设备提供连接器。更具体地，主板可以提供用于系统其他组件电通信的电气连接。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、存储器元件等可以根据特定配置需要、处理要求与计算机设计等耦合到主板上。其他组件例如外部存储器、传感器、音频/视频显示控制器与外围设备以插件卡附加到主板上，通过电缆或者集成到主板自身。
在示范性实例中，校准逻辑是由编码在一个或多个有形的介质上的逻辑来是实现(例如，由ASIC、PAL或者GAL提供的嵌入式逻辑)。或者，逻辑可以被编码一个或多个无形的介质(例如，DSP指令集、软件[潜在地包括对象代码与源代码]由处理器或任何其他类似机器、暂时信号、波传播等执行。)
存储器元件可以存储软件、逻辑、代码或者执行本发明所描述的校准活动的处理器指令。这样存储器元件的一个例子是光盘ROM(CD-ROM)、数字多功能ROM(DVD-ROM)、蓝射线光盘(BD)或者闪存。存储元件也可以存储安装实际执行操作的软件与相关的驱动程序的安装软件。
在另一个实例中，本发明的操作由执行从服务器下载的软件的处理器执行。在这种情况下，服务器以相同形式存储并传输由处理器执行的软件。在另一个实例中，服务器存储并传输安装软件与相关驱动程序的可执行文件。此外，这样的软件或可执行文件可以被跨多个服务器来传播。
在另一个实施例中，图中的电路可以被实现为单独的模块(例如，具有相关组件与电路，经配置以执行特定应用或功能的设备)或者实现为插入电子设备的应用特定硬件的插件模块。本发明的特定的实施例可以被包括在片上系统(SOC)封装，可以是部分也可以是全部。SOC是表示集成了计算机组件或其他电子系统到单个芯片的集成电路。它可以包含数字、模拟、混合信号并且经常射频功能，所有这些被提供在单个芯片的基板上。其他实施例可以包括多芯片模块(MCM)，具有多个在单个电子封装的并通过电子封装被配置以彼此交互的分离的集成电路。在各种其他实施例中，扩增的功能可以在一个或多个ASIC、FPGA与其他半导体芯片上的硅芯实现。
本文所概述的所有规格、尺寸与关系(例如，处理器与存储元件、逻辑操作的数目，等)只被提供用于示例与教导的目的。这些信息在不脱离本发明的精神或所附权利要求的范围可以变化很大。该规范仅适用于非限制性实例，因此，相应地，它们应该被理解为这样。在前面的描述中，示例实施例参照特定处理器和/或部件的布局已被描述。没有脱离所附权利要求的范围，可以对这样的实施例做各种修改和改变。相应地，说明书与附图被认为是说明性的而非限制性的。
本文所提供的许多实例，描述了依据两个、三个、四个或更多的电子部件的相互作用。然而，这仅作为清楚与示例起见。应该理解为该系统可以在任何合适的方式被合并。与类似的设计方案，所有示出的组件、模块与图中的元素可以被以各种可能的配置组合，所有这些都清楚地在本公开的范围之内。在某些情况下，仅通过参考限定数目的电子元件，更容易描述给定一组流程的一个或多个功能。但是应该理解的是，图中的电路与它们的教导是很容易可伸缩的并且能够容纳大量的部件，以及更复杂/精密的部件与配置。因此，提供的实例不应该限制范围或者禁止电路在潜在地适用于其他无数的体系结构中广泛的教导。
在本发明中，包括在“实施例”、“示例性实施例”、“实例”、“另一个实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”、“一个实现”与类似的各种特征(例如，元件、结构、模块、部件、操作、特征等)的参照意指任何这样的功能都被包含在本发明的一个或多个实施例，但可以或可以不必组合在相同的实施例中。
许多其他的改变、替换、变化、变更与修改可以由本领域技术人员来确定，并且意指本发明包括所附权利要求范围内的所有这样的改变、替换、变化、变更与修改。
Claims (21)
1.一种校准系统，包括：
连续时间Δ∑模拟数字转换器，接收模拟输入并将模拟输入转换成数字数据；
数据监视器，分析所述数字数据以产生输出；以及
校准逻辑，配置以至少根据所述数据监视器的所述输出调整所述模拟数字转换器的稳定性参数，其中所述稳定性参数至少包括所述模拟数字转换器的直接反馈系数与所述模拟数字转换器的快闪数字模拟转换器时间系数之一。
2.如权利要求1所述校准系统，其中所述校准逻辑通过改变偏置电流、元件值与参考电压至少其中之一，调整所述稳定性参数。
3.如权利要求1所述校准系统，其中所述数据监视器被实现为数字功率表，并且数据监视器计算所述数字数据的值的平方和，计算所述数字数据的值的绝对值的和，或者子采样所述数字数据的值。
4.如权利要求1所述校准系统，其中所述校准逻辑被实现在嵌入式可编程微处理器上，使用应用专用集成电路与所述模拟数字转换器被实现在片上，或者以包括软件的系统被实现在片外。
5.如权利要求1所述校准系统，其中校准逻辑实现在两个范围间的线性搜索或者实现爬山算法以选择导致所述模拟数字转换器产生最小均方根功率的所述模拟数字转换器的稳定性代码。
6.如权利要求1所述校准系统，其中所述校准逻辑实现用以选择导致所述模拟数字转换器产生最小均方根功率的所述模拟数字转换器的稳定性代码的算法，所述算法是模拟退火算法、遗传算法或随机搜索之一。
7.一种由校准系统实现的方法，所述方法包括：
使用连续时间Δ∑模拟数字转换器，将模拟输入转换成数字数据；
使用数据监视器分析所述数字数据产生输出；并且
使用校准逻辑，至少根据所述数据监视器的所述输出调整所述模拟数字转换器的稳定性参数，其中所述稳定性参数至少包括所述模拟数字转换器的直接反馈系数与所述模拟数字转换器的快闪数字模拟转换器时间系数之一。
8.如权利要求7所述方法，其中所述调整通过至少改变偏置电流、元件值与参考电压之一调整所述稳定性参数。
9.如权利要求7所述方法，其中所述数据监视器被实现为数字功率表，并且所述分析计算所述数字数据的值的平方和，计算所述数字数据的值的绝对值的和，或者子采样所述数字数据的值。
10.如权利要求7所述方法，其中所述校准逻辑被实现在嵌入式可编程微处理器上，使用应用专用集成电路与所述模拟数字转换器被实现在片上，或者以包括软件的系统实现在片外。
11.如权利要求7所述方法，还包括：
在两个范围间实现线性搜索或者实现爬山算法以选择导致所述模拟数字转换器产生最小均方根功率的所述模拟数字转换器的稳定性代码。
12.如权利要求7所述方法，还包括：
实现用以选择导致所述模拟数字转换器产生最小均方根功率的所述模拟数字转换器的稳定性代码的算法，所述算法是模拟退火算法、遗传算法或者随机搜索之一。
13.一种校准设备，所述校准设备包括：
从数据监视器接收输出的装置；以及
至少根据所述数据监视器的所述输出来调整连续时间Δ∑模拟数字转换器的稳定性参数的装置，其中所述模拟数字转换器将模拟输入转换成数字数据，并且其中所述稳定性参数至少包括所述模拟数字转换器的直接反馈系数与所述模拟数字转换器的快闪数字模拟转换器时间系数之一。
14.如权利要求13所述校准设备，其中用于调整的装置通过至少改变偏置电流、元件值与参考电压之一调整所述稳定性参数。
15.如权利要求13所述校准设备，所述校准设备还包括：
实现用来选择所述模拟数字转换器的稳定性代码以提高所述模拟数字转换器的稳定性的算法的装置，所述算法是下列之一：两个范围间的线性搜索、爬山算法、模拟退火算法、遗传算法或者随机搜索。
16.如权利要求13所述校准设备，所述校准设备还包括：
响应于所述模拟数字转换器的稳定性大于所述模拟数字转换器的前一个稳定性的判定来设置所述模拟数字转换器的稳定性参数的装置。
17.一种非暂存介质，包括用于执行的代码，当所述代码由处理器执行时，可操作用于执行操作，所述操作包括：
从数据监视器接收输出；以及
至少根据所述数据监视器的所述输出，调整连续时间Δ∑模拟数字转换器的稳定性参数，其中所述模拟数字转换器将模拟输入转换成数字数据，并且其中所述稳定性参数至少包括所述模拟数字转换器的直接反馈系数与所述模拟数字转换器的快闪数字模拟转换器时间系数之一。
18.如权利要求17所述非暂存介质，其中所述调整通过至少改变偏置电流、元件值与参考电压之一调整所述稳定性参数。
19.如权利要求17所述非暂存介质，其中所述处理器是一种嵌入式可编程微处理器，是与所述模拟数字转换器一起的片上应用专用集成电路，或者是包括软件的系统中的在所述模拟数字转换器片外的处理器。
20.如权利要求17所述非暂存介质，所述操作还包括：
实现用来选择所述模拟数字转换器的稳定性代码以提高所述模拟数字转换器的稳定性的算法，所述算法是下列之一：两个范围间的线性搜索、爬山算法、模拟退火算法、遗传算法或者随机搜索。
21.如权利要求17所述非暂存介质，所述操作还包括：
响应于所述模拟数字转换器的稳定性大于所述模拟数字转换器的前一个稳定性的判定，设置所述模拟数字转换器的稳定性参数。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/065,732 | 2013-10-29 | ||
| US14/065,732 US9148168B2 (en) | 2013-10-29 | 2013-10-29 | System and method of improving stability of continuous-time delta-sigma modulators |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104579345A CN104579345A (zh) | 2015-04-29 |
| CN104579345B true CN104579345B (zh) | 2018-06-01 |
Family
ID=51687908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410464741.5A Active CN104579345B (zh) | 2013-10-29 | 2014-09-12 | 改善连续时间δ∑调制器的稳定性的系统与方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9148168B2 (zh) |
| EP (1) | EP2869470A1 (zh) |
| CN (1) | CN104579345B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9148168B2 (en) | 2013-10-29 | 2015-09-29 | Analog Devices Global | System and method of improving stability of continuous-time delta-sigma modulators |
| US9912342B2 (en) * | 2015-12-18 | 2018-03-06 | Analog Devices Global | Flash analog-to-digital converter calibration |
| US10224951B2 (en) * | 2016-01-08 | 2019-03-05 | Analog Devices Global | Configurable input range for continuous-time sigma delta modulators |
| US10020818B1 (en) | 2016-03-25 | 2018-07-10 | MY Tech, LLC | Systems and methods for fast delta sigma modulation using parallel path feedback loops |
| US10530372B1 (en) | 2016-03-25 | 2020-01-07 | MY Tech, LLC | Systems and methods for digital synthesis of output signals using resonators |
| CN117097279A (zh) | 2016-11-21 | 2023-11-21 | 混合信号设备股份有限公司 | 用于rf应用的高效率功率放大器架构 |
| EP3939167A4 (en) | 2019-03-14 | 2023-01-25 | Mixed-Signal Devices Inc. | Linearization of digital-to-analog converters (dacs) and analog-to-digital converters (adcs) and associated methods |
| CN116829975A (zh) | 2021-02-05 | 2023-09-29 | 混合信号设备股份有限公司 | 使用倍频器生成数字信号啁啾的系统和方法 |
| US11677409B2 (en) * | 2021-03-19 | 2023-06-13 | Microsoft Technology Licensing, Llc | Cloud assisted calibration of analog-to-digital converters |
| CN115242248A (zh) * | 2021-04-22 | 2022-10-25 | 意法半导体股份有限公司 | Δ-σ调制器的自校准电路、对应设备和方法 |
| US11863205B2 (en) | 2021-11-30 | 2024-01-02 | Analog Devices International Unlimited Company | Adaptive bias techniques for amplifiers in sigma delta modulators |
| US12231145B1 (en) | 2022-02-24 | 2025-02-18 | Mixed-Signal Devices Inc. | Systems and methods for digital signal synthesis with variable sample rate DAC |
| US11933919B2 (en) | 2022-02-24 | 2024-03-19 | Mixed-Signal Devices Inc. | Systems and methods for synthesis of modulated RF signals |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1630197A (zh) * | 2003-12-19 | 2005-06-22 | 络达科技股份有限公司 | 可自动校正锁相回路频率范围的方法及相关的锁相回路 |
| DE102005020067B4 (de) * | 2005-04-29 | 2008-04-24 | Infineon Technologies Ag | Verfahren zum Steuern eines zeitkontinuierlichen Sigma-Delta-Modulators mit Kompensation für übermäßige Schleifenverzögerung und zeitkontinuierlicher Sigma-Delta-Modulator |
| CN101379708A (zh) * | 2005-12-22 | 2009-03-04 | 艾利森电话股份有限公司 | 调节时间连续∑-△转换器的滤波器 |
| CN101427471A (zh) * | 2006-03-24 | 2009-05-06 | 塞瑞斯逻辑公司 | 具有量化器输出预测和比较器减少的△-∑调制器模拟-数字转换器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6505221B1 (en) | 1999-09-20 | 2003-01-07 | Koninklijke Philips Electronics N.V. | FIR filter utilizing programmable shifter |
| US7315269B2 (en) | 2005-08-09 | 2008-01-01 | Analog Devices, Inc. | Continuous time ΔΣ modulator system with automatic timing adjustment |
| DE102005057768B4 (de) | 2005-12-02 | 2012-01-12 | Xignal Technologies Ag | Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler |
| DE102005061856B4 (de) | 2005-12-23 | 2010-04-08 | Xignal Technologies Ag | Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler |
| CN101416394B (zh) | 2006-03-31 | 2011-09-28 | Nxp股份有限公司 | 用于a/d转换器的校准电路和方法 |
| EP2141814B1 (en) | 2008-07-01 | 2011-11-16 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Delta-sigma analog-to-digital converter, radio receiver, communication apparatus, method, and computer program |
| FR2938082B1 (fr) | 2008-10-31 | 2013-03-29 | Thales Sa | Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en oeuvre le procede |
| EP2446538B1 (en) | 2009-06-26 | 2019-03-27 | Syntropy Systems, LLC | Sampling/quantization converters |
| KR101405415B1 (ko) * | 2010-10-22 | 2014-06-11 | 한국전자통신연구원 | 클럭 타이밍 조정장치 및 이를 이용하는 연속시간 델타-시그마 변조기 |
| US8760331B2 (en) | 2012-01-20 | 2014-06-24 | Hittite Microwave Norway As | Continuous time delta sigma converter having a VCO based quantizer |
| US9148168B2 (en) | 2013-10-29 | 2015-09-29 | Analog Devices Global | System and method of improving stability of continuous-time delta-sigma modulators |
-
2013
- 2013-10-29 US US14/065,732 patent/US9148168B2/en active Active
-
2014
- 2014-09-12 CN CN201410464741.5A patent/CN104579345B/zh active Active
- 2014-10-09 EP EP20140188357 patent/EP2869470A1/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1630197A (zh) * | 2003-12-19 | 2005-06-22 | 络达科技股份有限公司 | 可自动校正锁相回路频率范围的方法及相关的锁相回路 |
| DE102005020067B4 (de) * | 2005-04-29 | 2008-04-24 | Infineon Technologies Ag | Verfahren zum Steuern eines zeitkontinuierlichen Sigma-Delta-Modulators mit Kompensation für übermäßige Schleifenverzögerung und zeitkontinuierlicher Sigma-Delta-Modulator |
| CN101379708A (zh) * | 2005-12-22 | 2009-03-04 | 艾利森电话股份有限公司 | 调节时间连续∑-△转换器的滤波器 |
| CN101427471A (zh) * | 2006-03-24 | 2009-05-06 | 塞瑞斯逻辑公司 | 具有量化器输出预测和比较器减少的△-∑调制器模拟-数字转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9148168B2 (en) | 2015-09-29 |
| EP2869470A1 (en) | 2015-05-06 |
| CN104579345A (zh) | 2015-04-29 |
| US20150116138A1 (en) | 2015-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104579345B (zh) | 改善连续时间δ∑调制器的稳定性的系统与方法 | |
| CN107819467B (zh) | 具有可编程的相位的时间交错式adc | |
| CN104980154B (zh) | 数模转换器静态误失配误差的估计 | |
| CN103931121B (zh) | 通信系统中的发射功率校准 | |
| CN104052477B (zh) | 用于模拟数字转换器校准的系统、方法及记录介质 | |
| EP3021489A1 (en) | Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters | |
| US10056914B2 (en) | Frequency-domain ADC flash calibration | |
| US8941518B2 (en) | Methods and apparatus for calibrating pipeline analog-to-digital converters having multiple channels | |
| CN112671404B (zh) | 一种dac误差测量方法及装置 | |
| US9438266B1 (en) | Calibrated-output analog-to-digital converter apparatus and methods | |
| US9912342B2 (en) | Flash analog-to-digital converter calibration | |
| EP1771948A1 (en) | Digital-to-analogue converter system with increased performance | |
| CN114465622B (zh) | 一种流水线模数转换器误差提取方法、装置、设备及介质 | |
| CN102684696B (zh) | A/d转换器的测试装置以及测试方法 | |
| CN111566530B (zh) | 一种微环滤波器的波长标定方法、装置和系统 | |
| Li et al. | A background timing skew calibration for time-interleaved ADCs based on frequency fitness genetic algorithm | |
| US8416108B2 (en) | Analog-to-digital conversion apparatus, analog-to-digital conversion method, and electronic device | |
| CN116227402A (zh) | 模拟电路的建模方法、装置及电子设备 | |
| Zajc et al. | Generating a PUF Fingerprint from an on-Chip Resistive Ladder DAC and ADC | |
| Duan et al. | INL based dynamic performance estimation for ADC BIST | |
| Ai et al. | High-resolution waveform synthesis based on phase-amplitude mapping | |
| CN117076898B (zh) | 光电转换方法、装置、设备及存储介质 | |
| KR101200942B1 (ko) | 아날로그-디지털 변환 장치 및 방법 | |
| Vasan et al. | Linearity testing of ADCs using low linearity stimulus and Kalman filtering | |
| Pan et al. | An Adaptive Method for Improving the Acquisition Accuracy of Multiband Signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Limerick Patentee after: Analog Devices Global Unlimited Co. Address before: Limerick Patentee before: Analog Devices Global |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: Limerick Patentee after: Analog Devices Global Address before: Bermuda (UK) Hamilton Patentee before: Analog Devices Global |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210707 Address after: Limerick Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co. Address before: Limerick Patentee before: Analog Devices Global Unlimited Co. |