[go: up one dir, main page]

CN104576762B - 肖特基势垒二极管及其制造方法 - Google Patents

肖特基势垒二极管及其制造方法 Download PDF

Info

Publication number
CN104576762B
CN104576762B CN201410822182.0A CN201410822182A CN104576762B CN 104576762 B CN104576762 B CN 104576762B CN 201410822182 A CN201410822182 A CN 201410822182A CN 104576762 B CN104576762 B CN 104576762B
Authority
CN
China
Prior art keywords
epitaxial layer
type epitaxial
doped
type
highly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410822182.0A
Other languages
English (en)
Other versions
CN104576762A (zh
Inventor
李诚瞻
刘可安
吴煜东
杨勇雄
史晶晶
蒋华平
唐龙谷
赵艳黎
吴佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201410822182.0A priority Critical patent/CN104576762B/zh
Publication of CN104576762A publication Critical patent/CN104576762A/zh
Application granted granted Critical
Publication of CN104576762B publication Critical patent/CN104576762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基势垒二极管及其制造方法，属于半导体技术领域，解决了现有的肖特基势垒二极管的开启电压较高的技术问题。该肖特基势垒二极管，包括：N型碳化硅衬底；位于所述N型碳化硅衬底上的低掺杂N型外延层；位于所述低掺杂N型外延层上的高掺杂N型外延层；位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；位于所述高掺杂N型外延层上的肖特基接触电极；位于所述N型碳化硅衬底下方的欧姆接触电极。本发明提供的肖特基势垒二极管能够更好的应用于高频电路。

Description

肖特基势垒二极管及其制造方法
技术领域
本发明涉及半导体技术领域，具体地说，涉及一种肖特基势垒二极管及其制造方法。
背景技术
碳化硅(SiC)半导体材料是继第一代元素半导体材料(硅(Si))和第二代化合物半导体材料(砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)等)之后发展起来的第三代宽禁带半导体材料，它具有带隙宽、临界击穿电场高、热导率高、饱和电子漂移速率高、介电常数小、抗辐射能力强和化学稳定性好等优点，因此在高温、高频、光电子及抗辐射等方面具有巨大的应用潜能。
碳化硅材料的肖特基势垒二极管(Schottky Barrier Diode，简称SBD)是一种应用较广泛的二极管，通常包括从下至上叠层设置的欧姆接触电极、N型碳化硅衬底、低掺杂N型外延、肖特基接触电极，在低掺杂N型外延中形成有多个箱型结构的P型高掺杂区。但是，现有的肖特基势垒二极管的开启电压较高，一般在1.0V以上，使肖特基势垒二极管的导通电阻增大，因而增加了通态损耗，限制了肖特基势垒二极管的应用范围。
因此，开启电压较高是肖特基势垒二极管需要解决的一个重要技术问题。
发明内容
本发明的目的在于提供一种肖特基势垒二极管，以解决现有的肖特基势垒二极管的开启电压较高的技术问题。
本发明提供一种肖特基势垒二极管，包括：
N型碳化硅衬底；
位于所述N型碳化硅衬底上的低掺杂N型外延层；
位于所述低掺杂N型外延层上的高掺杂N型外延层；
位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；
位于所述高掺杂N型外延层上的肖特基接触电极；
位于所述N型碳化硅衬底下方的欧姆接触电极。
进一步，所述高掺杂N型外延层的厚度小于电子平均自由程。
优选的，所述高掺杂N型外延层的掺杂浓度为1016原子/cm3量级至1017原子/cm3量级。
优选的，所述P型高掺杂区的掺杂浓度为1018原子/cm3量级至1019原子/cm3量级。
本发明还提供一种肖特基势垒二极管的制造方法，包括：
在所述N型碳化硅衬底上形成低掺杂N型外延层；
在所述低掺杂N型外延层上形成高掺杂N型外延层；
在所述低掺杂N型外延层和所述高掺杂N型外延层中形成P型高掺杂区；
在所述高掺杂N型外延层上形成肖特基接触电极；
在所述N型碳化硅衬底下形成欧姆接触电极。
其中，在所述低掺杂N型外延层上形成高掺杂N型外延层，具体为：
通过外延生长工艺，在所述低掺杂N型外延层上形成高掺杂N型外延层。
或者为：
通过离子注入工艺，在所述低掺杂N型外延层上形成高掺杂N型外延层。
进一步，所述高掺杂N型外延层的厚度小于电子平均自由程。
优选的，所述高掺杂N型外延层的掺杂浓度为1016原子/cm3量级至1017原子/cm3量级。
优选的，所述P型高掺杂区的掺杂浓度为1018原子/cm3量级至1019原子/cm3量级。
本发明带来了以下有益效果：本发明提供的肖特基势垒二极管中，在肖特基接触电极与低掺杂N型外延层之间设置了高掺杂N型外延层，改善了肖特基接触电极与半导体之间的界面特性，降低了肖特基接触电极一侧势垒的高度，从而降低了肖特基势垒二极管的开启电压，优化了肖特基势垒二极管的开关特性。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：
图1是本发明实施例提供的肖特基势垒二极管的结构示意图；
图2是本发明实施例提供的肖特基势垒二极管中掺杂浓度的示意图；
图3是本发明实施例提供的肖特基势垒二极管的势垒高度的示意图；
图4a至图4g是本发明实施例提供的肖特基势垒二极管的制造过程的示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
如图1所示，本发明实施例提供的肖特基势垒二极管，包括：
本发明提供一种肖特基势垒二极管，包括：
N型碳化硅衬底1，其厚度通常可以为几百微米，由碳化硅和掺杂在其中的非金属杂质组成，掺杂浓度为1018至1019原子/cm3量级。
位于N型碳化硅衬底1上的低掺杂N型外延层2。低掺杂N型外延层2的厚度通常可以为几微米至几十微米，由碳化硅和掺杂在其中的杂质组成，掺杂浓度为1015原子/cm3量级至1016原子/cm3量级。
位于低掺杂N型外延层2上的高掺杂N型外延层3。高掺杂N型外延层3由碳化硅和掺杂在其中的杂质组成，其掺杂浓度应当高于低掺杂N型外延层2一个数量级以上，高掺杂N型外延层3的掺杂浓度优选为1016原子/cm3量级至1017原子/cm3量级。
位于低掺杂N型外延层2和高掺杂N型外延层3中的多个箱型结构的P型高掺杂区4。P型高掺杂区4的深度小于1微米，大于高掺杂N型外延3，且P型高掺杂区4的顶端与高掺杂N型外延层3的顶端齐平，底端位于低掺杂N型外延层2中。P型高掺杂区4的由碳化硅和掺杂在其中的杂质组成，掺杂浓度优选为1018原子/cm3量级至1019原子/cm3量级。
位于高掺杂N型外延层3上的肖特基接触电极5，以及位于N型碳化硅衬底2之下的欧姆接触电极6。
本发明实施例提供的肖特基势垒二极管中，在肖特基接触电极5与低掺杂N型外延层2之间设置了高掺杂N型外延层3，如图2所示，图2中纵轴表示肖特基接触电极5与高掺杂N型外延层3的接触面，纵轴左侧为肖特基接触电极5，纵轴右侧为高掺杂N型外延层3和低掺杂N型外延层2。纵轴的数值表示掺杂浓度，横轴的数值表示肖特基势垒二极管内与接触面之间的距离，横轴上的0-a段对应高掺杂N型外延层3的厚度，a点右侧的部分对应低掺杂N型外延层2。从图2中可以看出，高掺杂N型外延层3内的掺杂浓度n2约为低掺杂N型外延2内掺杂浓度n1的一个数量级以上。
通过设置高掺杂N型外延层3，能够改善肖特基接触电极5与半导体之间的界面特性，降低了肖特基接触电极5一侧势垒的高度，如图3所示，图2中纵轴表示肖特基接触电极5与高掺杂N型外延层3的接触面，纵轴左侧为肖特基接触电极5，纵轴右侧为高掺杂N型外延层3和低掺杂N型外延层2。纵轴的数值表示势垒高度，横轴的数值表示肖特基势垒二极管内与接触面之间的距离，横轴上的0-a段对应高掺杂N型外延层3的厚度，a点右侧的部分对应低掺杂N型外延层2。图3中的虚线曲线为现有的肖特基势垒二极管中的势垒曲线，实线曲线为本发明实施例提供的肖特基势垒二极管中的势垒曲线。可以看出，本发明实施例提供的肖特基势垒二极管相比于现有的肖特基势垒二极管，具有更低的势垒，从而降低了肖特基势垒二极管的开启电压，优化了肖特基势垒二极管的开关特性。并且，通过改变高掺杂N型外延层3的掺杂量，能够精确控制肖特基势垒二极管的开启电压，开启电压可以设置为0.7V-1.0V之间的任意值。
作为一个优选方案，高掺杂N型外延层3的厚度小于电子平均自由程，本实施例中可设置为10纳米以下。这样可以使自由程较大的电子穿透势垒，降低了肖特基接触电极一侧势垒的高度，因此在导通电压一定的情况下，等效的减小了导通电阻。
本发明还提供一种肖特基势垒二极管的制造方法，包括：
S1：如图4a所示，准备N型碳化硅衬底1。N型碳化硅衬底1的厚度可以为几百微米，掺杂浓度为1018至1019原子/cm3量级。
S2：如图4b所示，在N型碳化硅衬底1上原位生长一层低掺杂N型外延层2。低掺杂N型外延层2的厚度可以为几微米，掺杂浓度为1015原子/cm3量级。
S3：如图4c所示，在低掺杂N型外延层2上形成高掺杂N型外延层3。
本步骤的具体实现方式，可以分为两种方法。
方法一：
通过外延生长工艺，在低掺杂N型外延层2上生长形成高掺杂N型外延层3。高掺杂N型外延层3的厚度小于电子平均自由程，本实施例中优选为10纳米以下，高掺杂N型外延层3掺杂浓度优选为1016原子/cm3量级至1017原子/cm3量级。
方法二：
通过离子注入工艺，向低掺杂N型外延层2中注入非金属杂质，从而使低掺杂N型外延层2的上层部分形成高掺杂N型外延层3。高掺杂N型外延层3的厚度小于电子平均自由程，本实施例中优选为10纳米以下，高掺杂N型外延层3掺杂浓度优选为1016原子/cm3量级至1017原子/cm3量级。
S4：如图4d所示，在低掺杂N型外延层2和高掺杂N型外延层3中形成P型高掺杂区4。
具体可以通过离子注入工艺，向低掺杂N型外延层2和高掺杂N型外延层3中注入杂质，形成多个具有一定间距的P型高掺杂区4。P型高掺杂区4的掺杂浓度优选为1018原子/cm3量级至1019原子/cm3量级。
S5：如图4e所示，在高掺杂N型外延层3(以及P型高掺杂区4)上方淀积碳膜保护层7。
S6：对N型碳化硅衬底1、低掺杂N型外延层2、高掺杂N型外延层3和P型高掺杂区4进行激活退火，以利用高温将未激活和未离化的杂质离化。步骤S5中淀积的碳膜保护层7能够防止退火过程中硅的升华析出。
S7：如图4f所示，去除掉碳膜保护层。
S8：如图4g所示，在高掺杂N型外延层3(以及P型高掺杂区4)上形成肖特基接触电极5，并在N型碳化硅衬底1下形成欧姆接触电极6。
S9：利用高温对肖特基接触电极5和欧姆接触电极6进行退火，以实现肖特基接触电极5和欧姆接触电极6的金属接触性能。
经过以上步骤，即可制成本发明实施例提供的肖特基势垒二极管，通过在肖特基接触电极与低掺杂N型外延层之间设置高掺杂N型外延层，改善了肖特基接触电极与半导体之间的界面特性，降低了肖特基接触电极一侧势垒的高度，从而降低了肖特基势垒二极管的开启电压，优化了肖特基势垒二极管的开关特性。并且，通过改变高掺杂N型外延层的掺杂量，能够精确控制肖特基势垒二极管的开启电压，开启电压可以设置为0.7V-1.0V之间的任意值。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (4)

1.一种肖特基势垒二极管，包括：
N型碳化硅衬底；
位于所述N型碳化硅衬底上的低掺杂N型外延层；
位于所述低掺杂N型外延层上的高掺杂N型外延层；
位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；
位于所述高掺杂N型外延层上的肖特基接触电极；
位于所述N型碳化硅衬底下方的欧姆接触电极；
其中，所述高掺杂N型外延层的掺杂浓度比所述低掺杂N型外延层的掺杂浓度高一个数量级以上，高掺杂N型外延层的掺杂浓度为1016原子/cm3量级至1017原子/cm3量级，所述高掺杂N型外延层的厚度设置为10纳米以下，小于电子平均自由程，所述P型高掺杂区的掺杂浓度为1018原子/cm3量级至1019原子/cm3量级。
2.一种肖特基势垒二极管的制造方法，包括：
在N型碳化硅衬底上形成低掺杂N型外延层；
在所述低掺杂N型外延层上形成高掺杂N型外延层；
在所述低掺杂N型外延层和所述高掺杂N型外延中形成P型高掺杂区；
在所述高掺杂N型外延层上形成肖特基接触电极；
在所述N型碳化硅衬底下方形成欧姆接触电极；
其中，所述高掺杂N型外延层的掺杂浓度比所述低掺杂N型外延层的掺杂浓度高一个数量级以上，所述高掺杂N型外延层的掺杂浓度为1016原子/cm3量级至1017原子/cm3量级，所述高掺杂N型外延层的厚度设置为10纳米以下，小于电子平均自由程，所述P型高掺杂区的掺杂浓度为1018原子/cm3量级至1019原子/cm3量级。
3.如权利要求2所述的方法，其特征在于，在所述低掺杂N型外延层上形成高掺杂N型外延层，具体为：
通过外延生长工艺，在所述低掺杂N型外延层上形成高掺杂N型外延层。
4.如权利要求2所述的方法，其特征在于，在所述低掺杂N型外延层上形成高掺杂N型外延层，具体为：
通过离子注入工艺，在所述低掺杂N型外延层上形成高掺杂N型外延层。
CN201410822182.0A 2014-12-25 2014-12-25 肖特基势垒二极管及其制造方法 Active CN104576762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410822182.0A CN104576762B (zh) 2014-12-25 2014-12-25 肖特基势垒二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410822182.0A CN104576762B (zh) 2014-12-25 2014-12-25 肖特基势垒二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN104576762A CN104576762A (zh) 2015-04-29
CN104576762B true CN104576762B (zh) 2018-08-28

Family

ID=53092400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410822182.0A Active CN104576762B (zh) 2014-12-25 2014-12-25 肖特基势垒二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN104576762B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461768A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种SiC结势垒肖特基二极管及其制造方法
CN110350024A (zh) * 2019-06-21 2019-10-18 泰科天润半导体科技（北京）有限公司 一种降低正向压降的肖特基二极管及制备方法
CN114122152A (zh) * 2020-09-01 2022-03-01 珠海格力电器股份有限公司 一种制备肖特基结构二极管的方法、装置和二极管
CN113809072B (zh) * 2021-07-26 2024-04-02 浙江芯国半导体有限公司 一种包含肖特基二极管的电路及相关应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134123A (en) * 1976-08-09 1979-01-09 U.S. Philips Corporation High voltage Schottky barrier diode
CN103681883A (zh) * 2012-09-14 2014-03-26 现代自动车株式会社 肖特基垫垒二极管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6012743B2 (ja) * 2012-09-06 2016-10-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134123A (en) * 1976-08-09 1979-01-09 U.S. Philips Corporation High voltage Schottky barrier diode
CN103681883A (zh) * 2012-09-14 2014-03-26 现代自动车株式会社 肖特基垫垒二极管及其制造方法

Also Published As

Publication number Publication date
CN104576762A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
CN103531615A (zh) 氮化物功率晶体管及其制造方法
US9455315B2 (en) High-voltage nitride device and manufacturing method thereof
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
EP3033771A1 (en) Edge termination technique for high voltage power devices
CN104576762B (zh) 肖特基势垒二极管及其制造方法
CN110783413B (zh) 横向结构氧化镓的制备方法及横向结构氧化镓
CN106158624A (zh) 肖特基二极管及其制备方法
CN107978642A (zh) 一种GaN基异质结二极管及其制备方法
CN105470294A (zh) 一种垂直型氮化镓功率开关器件及其制备方法
CN108231911A (zh) 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法
CN109461768A (zh) 一种SiC结势垒肖特基二极管及其制造方法
CN105226104B (zh) 一种碳化硅肖特基二极管及其制备方法
CN106449744A (zh) 一种新型具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN115485859A (zh) 具有增强紧固性的碳化硅结势垒肖特基二极管
CN104393045A (zh) 一种新型GaN基增强型HEMT器件及其制备方法
JP2020184622A (ja) 積層型高ブロッキングｉｉｉ−ｖ半導体パワーダイオード
CN112018162A (zh) 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法
CN106601800B (zh) 一种沟槽绝缘栅双极型晶体管
CN116344595A (zh) 氮化镓半导体器件及氮化镓半导体器件的制备方法
CN205231071U (zh) 一种垂直型氮化镓功率开关器件
CN107564960A (zh) 一种GaNFinFETHEMT器件
US9466552B2 (en) Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer
CN107958931A (zh) 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN113707709B (zh) 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201012

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.