CN104576750A - 薄膜晶体管结构 - Google Patents

Abstract

本发明公开了一种薄膜晶体管结构，包括：一源极；一漏极，该漏极与该源极间隔设置；一半导体层；以及一栅极，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置；所述半导体层与源极及漏极之间还设有欧姆接触层，所述欧姆接触层进一步包括层叠的第一磷掺杂层、第二磷掺杂层及第三磷掺杂层，其中，所述第一磷掺杂层靠近半导体层，所述第三磷掺杂层靠近源极及漏极，且所述第一磷掺杂层的磷掺杂浓度小于第二磷掺杂层的磷掺杂浓度，所述第二磷掺杂层的磷掺杂浓度小于第三磷掺杂层的磷掺杂浓度。本发明能降低半导体与金属间的接触势垒，使得二者形成良好的欧姆接触，从而有效降低非晶硅薄膜晶体管的漏电流，且不影响其开态电流。

Description

薄膜晶体管结构

技术领域

本发明涉及半导体制造技术领域，特别涉及一种薄膜晶体管结构。

背景技术

薄膜晶体管 (Thin Film Transistor，TFT) 是现代微电子技术中的一种关键性电子元件，目前已经被广泛的应用于平板显示器等领域。非非晶硅薄膜晶体管作为薄膜晶体管液晶显示（TFT-LCD）和有源矩阵有机发光二极体面板 （AMOLED）的核心器件，其场效应迁移率是非常关键的。

目前，现有的薄膜晶体管主要包括栅极、绝缘层、源极和漏极。为了降低源漏金属层与半导体层a-Si:H（非晶硅）的接触势垒，通常在源漏金属层与半导体层之间会增加一层磷掺杂的n+a-Si（磷掺杂层），以形成良好的欧姆接触，提高载流子的输运能力。然而，在后续的高温制程中，高浓度掺杂的磷会扩散进入半导体层，这会使得薄膜晶体管的漏电流增加，从而影响显示画面的灰阶。

发明内容

本发明提出一种薄膜晶体管结构，能降低半导体与金属间的接触势垒，使得二者形成良好的欧姆接触，有效降低非晶硅薄膜晶体管的漏电流，且不影响其开态电流。

为实现上述发明目的，本发明采用如下技术方案：

一种薄膜晶体管结构，包括：

一源极；

一漏极，该漏极与该源极间隔设置；

一半导体层；以及

一栅极，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置；

所述半导体层与源极及漏极之间还设有欧姆接触层，所述欧姆接触层进一步包括层叠的第一磷掺杂层、第二磷掺杂层及第三磷掺杂层，其中，所述第一磷掺杂层靠近半导体层，所述第三磷掺杂层靠近源极及漏极，且所述第一磷掺杂层的磷掺杂浓度小于第二磷掺杂层的磷掺杂浓度，所述第二磷掺杂层的磷掺杂浓度小于第三磷掺杂层的磷掺杂浓度。

进一步地，在上述的薄膜晶体管结构中，所述半导体层包括层叠的快速成膜层及慢速成膜层，所述快速成膜层靠近欧姆接触层，所述慢速成膜层靠近绝缘层。

进一步地，在上述的薄膜晶体管结构中，所述薄膜晶体管设置于一绝缘基板上，其中，所述栅极设置于该绝缘基板表面，所述绝缘层设置于所述栅极表面，所述半导体层设置于所述绝缘层表面，并通过所述绝缘层与栅极绝缘设置，所述源极及漏极间隔设置于所述半导体层表面并通过绝缘层与上述栅极电绝缘。

进一步地，在上述的薄膜晶体管结构中，所述源极及漏极间隔设置于所述半导体层的上表面，所述绝缘层设置于所述半导体层的下表面。

进一步地，在上述的薄膜晶体管结构中，所述薄膜晶体管设置于一绝缘基板上，其中，所述半导体层设置于该绝缘基板表面，所述源极及漏极间隔设置于所述半导体层表面，所述绝缘层设置于所述半导体层表面，所述栅极设置于所述绝缘层表面，并通过该绝缘层与该半导体层、源极和漏极电绝缘。

进一步地，在上述的薄膜晶体管结构中，所述源极及漏极设置于所述半导体层的下表面，所述绝缘层设置于所述半导体层的上表面。

进一步地，在上述的薄膜晶体管结构中，所述薄膜晶体管进一步包括一沟道，该沟道为所述半导体层位于所述源极和漏极之间的区域。

进一步地，在上述的薄膜晶体管结构中，所述绝缘层设置于所述栅极和半导体层之间。

进一步地，在上述的薄膜晶体管结构中，所述栅极由铜、铝、镍、镁、铬、钼、钨或其合金等材料制成。

进一步地，在上述的薄膜晶体管结构中，所述绝缘基板为玻璃、石英、陶瓷、金刚石、硅晶片、聚碳酸酯、聚甲基丙烯酸甲酯、塑料或树脂制成。

本发明能降低半导体与金属间的接触势垒，使得二者形成良好的欧姆接触，从而有效降低非晶硅薄膜晶体管的漏电流，且不影响其开态电流。

附图说明

图1为本发明薄膜晶体管结构的第一实施例的截面图；

图2为本发明薄膜晶体管结构的第二实施例的截面图；

图3为半导体内部载流子扩散的示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，第一实施例的薄膜晶体管结构100为底栅型，其包括：一半导体层10、一源极11、一漏极12、一绝缘层13及一栅极14。所述薄膜晶体管100形成在一绝缘基板15表面。

本实施例中，所述栅极14设置于所述绝缘基板15表面，所述绝缘层13设置于所述栅极14表面；所述半导体层10设置于所述绝缘层13表面，通过绝缘层13与栅极14绝缘设置；所述源极11及漏极12间隔设置并与所述半导体层10电接触，所述源极11、漏极12及半导体层10通过绝缘层13与上述栅极14电绝缘；所述半导体层10 位于所述源极11和漏极 12 之间的区域形成一沟道 16。

所述源极11及漏极12可以间隔设置于所述半导体层10的上表面，此时，所述源极11、漏极12与栅极14设置于所述半导体层10的不同面，形成一逆交错型薄膜晶体管100。或者，所述源极11及漏极12可以间隔设置于该半导体层10的下表面，位于绝缘层13与半导体层10之间，此时，所述源极11、漏极12 与栅极14设置于所述半导体层10的同一面，形成一逆共面型薄膜晶体管。

本实施例中，所述源极11及漏极12间隔设置于所述半导体层10的上表面，所述绝缘层13设置于所述半导体层10的下表面。

可以理解，上述源极11及漏极12的设置位置不限于所述半导体层10表面。只要保证上述源极11及漏极12间隔设置，并与上述半导体层10电接触即可。

所述栅极14可由铜、铝、镍、镁、铬、钼、钨或其合金等材料制成。所述绝缘基板15起支撑作用，其材料可选择为玻璃、石英、陶瓷、金刚石、硅晶片、聚碳酸酯、聚甲基丙烯酸甲酯等硬性材料或塑料、树脂等柔性材料。

本实施例中，所述绝缘基板15的材料为玻璃。所述绝缘基板15用于对薄膜晶体管100提供支撑。所述绝缘基板15 也可选用大规模集成电路中的基板，且多个薄膜晶体管100 可按照预定规律或图形集成于同一绝缘基板15上，形成薄膜晶体管面板或其它薄膜晶体管半导体器件。

所述绝缘层13的制作材料包括硅的氧化物SiOx，硅的氮化物SiNx或者是硅的氮氧化物SiONx，或是其他高介电常数的绝缘材料，如 Ta₂O₅ 或 HfO₂。

所述半导体层10与源极11及漏极12之间还设有欧姆接触层17，本实施例中，所述欧姆接触层17为磷掺杂的a-Si:H，可降低源漏金属电极与半导体层的接触势垒。

所述欧姆接触层17进一步包括层叠的第一磷掺杂层172、第二磷掺杂层174及第三磷掺杂层176，其中，所述第一磷掺杂层172靠近半导体层10，所述第三磷掺杂层176靠近源极11及漏极12，且所述第一磷掺杂层172的磷掺杂浓度小于第二磷掺杂层174的磷掺杂浓度，所述第二磷掺杂层174的磷掺杂浓度小于第三磷掺杂层176的磷掺杂浓度；即靠近半导体层10的第一磷掺杂层172为低浓度磷掺杂，而夹在第一磷掺杂层172及第三磷掺杂层176中间的第二磷掺杂层174为中浓度磷掺杂，而靠近源极11及漏极12的第三磷掺杂层176为高浓度磷掺杂。

所述半导体层10的不同磷掺杂浓度结构可通过在PECVD沉积半导体层时，依次增加PH₃的流入量，从而形成磷掺杂浓度梯度变化的多层结构。

进一步，所述半导体层10包括层叠快速成膜层（AH：a-Si:H）及慢速成膜层（AL：a-Si:H）（图未示），所述快速成膜层靠近欧姆接触层17，所述慢速成膜层靠近绝缘层13。本实施例中，所述快速成膜层设于慢速成膜层表面，所述慢速成膜层设于绝缘层13上。

使用时，所述源极11接地，在所述漏极12上施加一电压 V_ds，在所述栅极14上施一电压V_g，栅极14电压V_g在半导体层10中的沟道16中产生电场，并在沟道16靠近栅极14的表面处产生感应载流子。随着栅极14电压V_g的增加，所述沟道16靠近栅极14的表面处逐渐转变为载流子积累层，当载流子积累到一定程度时，就会在源极11和漏极12之间产生电流。

请参阅图3，在半导体层表面给定一稳定扩散源，其与半导体内部由于浓度梯度差异，会发生载流子的扩散作用，一维稳定扩散情况下的稳态扩散方程如下：

$D_n\frac{d^2\mathrm{\Δn}\left(x\right)}{{\mathrm{dx}}^2}=\frac{\mathrm{\Δn}\left(x\right)}{\mathrm{\τ}}$

其中，D_n为电子的扩散系数，τ为电子的寿命。假设x＝0处，Δn＝(Δn)₀，

x＝w处，Δn＝0，则可解得：

$\mathrm{\Δn}\left(x\right)={\left(\mathrm{\Δn}\right)}_0\frac{\mathrm{sh}\left(\frac{w-x}{L_n}\right)}{\mathrm{sh}\left(\frac{w}{L_n}\right)}$

其中，为扩散长度，由此可知，(Δn)₀越小，相同x处的Δn(x)越小。

这与非晶硅薄膜晶体管器件中，半导体层掺杂P往半导体层的纵向扩散很类似，且P往背沟道处的横向扩散一般为纵向的75%~85%。

由此可知，本发明中欧姆接触层17中第三磷掺杂层176、第二磷掺杂层174及第一磷掺杂层172的磷掺杂浓度逐步减小，降低了磷掺杂层与快速成膜层接触面的磷掺杂浓度，这样有利于降低磷的横向扩散，从而降低TFT背沟道处的电子浓度，使得薄膜晶体管器件的漏电流减小。

请参阅图2，图2为本发明薄膜晶体管结构的第二实施例的结构示意图。本发明第二实施例的薄膜晶体管结构200为顶栅型，其包括：一半导体层20、一源极21、一漏极22、一绝缘层23及一栅极24。所述薄膜晶体管200形成在一绝缘基板25表面。

相比于第一实施例，本实施例中的区别仅在于：所述半导体层20设置于所述绝缘基板25表面，所述源极21及漏极22间隔设置于所述半导体层20表面，所述绝缘层23设置于所述半导体层20表面。所述栅极24设置于所述绝缘层23表面，并通过该绝缘层 23与该半导体层20、源极21及漏极22绝缘设置。所述半导体层20位于所述源极21和漏极22之间的区域形成一沟道26。

所述源极21及漏极22可以间隔设置于所述半导体层20的下表面，位于所述绝缘基板25与半导体层20之间，此时，所述源极21、漏极22与栅极24设置于所述半导体层20的不同面，形成一交错型薄膜晶体管。或者，所述源极21及漏极22可以间隔设置于所述半导体层20的上表面位于所述绝缘层23与半导体层20之间，此时，源极21、漏极22与栅极24设置于所述半导体层20的同一面，形成一共面型薄膜晶体管。

本实施例中，所述源极21及漏极22间隔设置于所述半导体层20的下表面，即所述源极21及漏极22间隔设置于所述绝缘基板25表面，所述半导体层20设于所述源极21及漏极22上表面，所述绝缘层23设置于所述半导体层20的上表面；所述栅极24设置于所述绝缘层23表面。

所述半导体层20与源极21及漏极22之间还设有欧姆接触层27，本实施例中，所述欧姆接触层27为磷掺杂的a-Si:H，可降低半导体与金属间的接触势垒，使得二者形成良好的欧姆接触。

所述欧姆接触层27进一步包括层叠的第一磷掺杂层272、第二磷掺杂层274及第三磷掺杂层276，其中，所述第一磷掺杂层272靠近半导体层10，所述第三磷掺杂层276靠近源极11及漏极12，所述第一磷掺杂层272的磷掺杂浓度小于第二磷掺杂层274的磷掺杂浓度，所述第二磷掺杂层274的磷掺杂浓度小于第三磷掺杂层276的的磷掺杂浓度，即靠近半导体层20的第一磷掺杂层272为低浓度磷掺杂，而夹在第一磷掺杂层272及第三磷掺杂层276中间的第二磷掺杂层274为中浓度磷掺杂，靠近源极11及漏极12的第三磷掺杂层276为高浓度磷掺杂。

进一步，所述半导体层20包括层叠的快速成膜层（AH：a-Si:H）及慢速成膜层（AL：a-Si:H）（图未示），所述慢速成膜层设于快速成膜层表面，所述快速成膜层设于绝缘基板25表面。

相比于现有技术，本发明薄膜晶体管结构通过半导体层沉积形成磷掺杂浓度梯度变化的多层结构，使得磷掺杂层与半导体层接触面的磷掺杂浓度较小，这样能降低与金属的接触势垒，使得源极及漏极与半导体层形成良好的欧姆接触，有效减少磷在高温过程中往半导体层的扩散量，降低非晶硅薄膜晶体管的漏电流，且不影响其开态电流。

综上，本发明薄膜晶体管结构能降低半导体与金属间的接触势垒，使得二者形成良好的欧姆接触，从而有效降低非晶硅薄膜晶体管的漏电流，且不影响其开态电流。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (10)

1.一种薄膜晶体管结构，包括：

一源极；

一漏极，该漏极与该源极间隔设置；

一半导体层；以及

一栅极，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置；

其特征在于，所述半导体层与源极及漏极之间还设有欧姆接触层，所述欧姆接触层进一步包括层叠的第一磷掺杂层、第二磷掺杂层及第三磷掺杂层，其中，所述第一磷掺杂层靠近半导体层，所述第三磷掺杂层靠近源极及漏极，且所述第一磷掺杂层的磷掺杂浓度小于第二磷掺杂层的磷掺杂浓度，所述第二磷掺杂层的磷掺杂浓度小于第三磷掺杂层的磷掺杂浓度。

2.根据权利要求1所述的薄膜晶体管结构，其特征在于，所述半导体层包括层叠的快速成膜层及慢速成膜层，所述快速成膜层靠近欧姆接触层，所述慢速成膜层靠近绝缘层。

3.根据权利要求1所述的薄膜晶体管结构，其特征在于，所述薄膜晶体管设置于一绝缘基板上，其中，所述栅极设置于该绝缘基板表面，所述绝缘层设置于所述栅极表面，所述半导体层设置于所述绝缘层表面，并通过所述绝缘层与栅极绝缘设置，所述源极及漏极间隔设置于所述半导体层表面并通过绝缘层与上述栅极电绝缘。

4.据权利要求3所述的薄膜晶体管结构，其特征在于，所述源极及漏极间隔设置于所述半导体层的上表面，所述绝缘层设置于所述半导体层的下表面。

5.据权利要求1所述的薄膜晶体管结构，其特征在于，所述薄膜晶体管设置于一绝缘基板上，其中，所述半导体层设置于该绝缘基板表面，所述源极及漏极间隔设置于所述半导体层表面，所述绝缘层设置于所述半导体层表面，所述栅极设置于所述绝缘层表面，并通过该绝缘层与该半导体层、源极和漏极电绝缘。

6.据权利要求5所述的薄膜晶体管结构，其特征在于，所述源极及漏极设置于所述半导体层的下表面，所述绝缘层设置于所述半导体层的上表面。

7.据权利要求1所述的薄膜晶体管结构，其特征在于，所述薄膜晶体管进一步包括一沟道，该沟道为所述半导体层位于所述源极和漏极之间的区域。

8.据权利要求1所述的薄膜晶体管结构，其特征在于，所述绝缘层设置于所述栅极和半导体层之间。

9.据权利要求1所述的薄膜晶体管结构，其特征在于，所述栅极由铜、铝、镍、镁、铬、钼、钨或其合金等材料制成。

10.据权利要求1所述的薄膜晶体管结构，其特征在于，所述绝缘基板为玻璃、石英、陶瓷、金刚石、硅晶片、聚碳酸酯、聚甲基丙烯酸甲酯、塑料或树脂制成。