[go: up one dir, main page]

CN104576746B - 主动元件及其制作方法 - Google Patents

主动元件及其制作方法 Download PDF

Info

Publication number
CN104576746B
CN104576746B CN201310625002.5A CN201310625002A CN104576746B CN 104576746 B CN104576746 B CN 104576746B CN 201310625002 A CN201310625002 A CN 201310625002A CN 104576746 B CN104576746 B CN 104576746B
Authority
CN
China
Prior art keywords
protective layer
layer
substrate
block
active member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310625002.5A
Other languages
English (en)
Other versions
CN104576746A (zh
Inventor
杨智翔
辛哲宏
陈蔚宗
吴幸怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E Ink Holdings Inc
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Publication of CN104576746A publication Critical patent/CN104576746A/zh
Application granted granted Critical
Publication of CN104576746B publication Critical patent/CN104576746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明是有关于一种主动元件及其制作方法。主动元件包括栅极、栅绝缘层、通道层、第一保护层、第二保护层、源极与漏极。栅绝缘层配置于基板上且覆盖栅极。通道层配置于栅绝缘层上且具有对应栅极设置的半导体区块及位于半导体区块周围的导体区块。第一保护层配置于通道层上且覆盖半导体区块。第二保护层配置且覆盖第一保护层。源极与漏极配置于栅绝缘层上,且沿着通道层的导体区块、第一保护层及第二保护层的周围延伸配置于第二保护层上。第二保护层的一部分暴露于源极与漏极之间。本发明提供的技术方案可有效地通过第二保护层来阻绝外界水气及氧气对通道层的影响,还可大幅降低接触阻抗且可提高主动元件的电性表现与可靠性。

Description

主动元件及其制作方法
技术领域
本发明是有关于一种半导体元件及其制作方法,且特别是有关于一种主动元件及其制作方法。
背景技术
在现有习知的薄膜晶体管阵列基板上,多采用非晶硅(a-S i)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换元件。近年来,已有研究指出氧化物半导体(oxide semiconductor)薄膜晶体管相较于非晶硅薄膜晶体管,具有较高的载流子移动率(mobil i ty),而氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管,则具有大面积低成本生产的优势。因此,氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键元件。
现有习知的底栅极薄膜晶体管(bot t om ga te th in fi1m t rans i s t or,bottom gate TFT)结构的元件形成顺序依序为:栅极、栅绝缘层、通道层、源极与漏极、保护层以及平坦层。由于源极与漏极是先形成在通道层上之后,再形成保护层来覆盖源极、漏极以及暴露于源极与漏极之间的通道层。因此,当通过刻蚀液来刻蚀第二金属层以形成源极及漏极并定义出通道长度时,由于刻蚀液对通道层的刻蚀选择比不高,因此使得形成源极与漏极的刻蚀程序非常难以控制,进而影响到底栅极薄膜晶体管的电性表现与可靠度。
有鉴于上述现有的薄膜晶体管及其制作方法存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,积极加以研究创新,以期创设一种新的主动元件及其制作方法,能够改进一般现有的薄膜晶体管及其制作方法,使其更具有实用性。经过不断的研究、设计,并经过反复试作样品及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于,提供一种主动元件,所要解决的技术问题是其具有较佳的元件效能。
本发明的另一目的在于,还提供一种主动元件的制作方法,所要解决的技术问题是用以制作上述的主动元件。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的主动元件,配置于基板上,且包括栅极、栅绝缘层、通道层、第一保护层、第二保护层、源极与漏极。栅绝缘层配置于基板上且覆盖栅极。通道层配置于栅绝缘层上且具有半导体区块及位于半导体区块周围的导体区块,其中半导体区块与栅极对应设置。第一保护层配置于通道层上且覆盖半导体区块。第二保护层配置于第一保护层上且覆盖第一保护层。源极与漏极配置于栅绝缘层上,且沿着通道层的导体区块、第一保护层及第二保护层的周围延伸配置于第二保护层上。第二保护层的一部分暴露于源极与漏极之间。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在本发明的一个实施例中,上述的第二保护层的厚度为第一保护层的厚度的8倍以上。
在本发明的一个实施例中,上述的第一保护层是由含氧的化合物所构成。
在本发明的一个实施例中,上述的第二保护层是由含氮的化合物所构成。
在本发明的一个实施例中,上述的主动元件更包括平坦层。平坦层配置于基板上,且覆盖源极、漏极以及被源极与漏极所暴露出的第二保护层的部分。
在本发明的一个实施例中,上述的通道层的半导体区块在基板上的正投影完全重叠于栅极在基板上的正投影。半导体区块在基板上的正投影面积小于或等于栅极在基板上的正投影面积。
在本发明的一个实施例中,上述的通道层的导体区块在基板上的正投影不重叠于第二保护层在基板上的正投影。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的主动元件的制作方法,其包括以下步骤。形成栅极于基板上。形成栅绝缘层于基板上,栅绝缘层覆盖栅极。形成通道层于栅绝缘层上。形成第一保护层于通道层上。形成覆盖栅绝缘层、通道层以及第一保护层的保护材料层。对保护材料层进行退火程序,以在通道层定义出半导体区块与导体区块,其中半导体区块对应栅极与第一保护层设置,而导体区块位于半导体区块的周围。对保护材料层进行图案化程序,而形成第二保护层,其中第二保护层位于半导体区块且覆盖第一保护层。形成源极与漏极于栅绝缘层上,源极与漏极沿着通道层的导体区块、第一保护层及第二保护层的周围延伸配置于第二保护层上,第二保护层的一部分暴露于源极与漏极之间。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在本发明的一个实施例中,上述的第二保护层的厚度为第一保护层的厚度的8倍以上。
在本发明的一个实施例中,上述的第一保护层是由含氧的化合物所构成。
在本发明的一个实施例中,上述的第二保护层是由含氮的化合物所构成。
在本发明的一个实施例中,上述的主动元件的制作方法更包括:在形成源极与漏极之后,形成平坦层于基板上,其中平坦层覆盖源极、漏极以及被源极与漏极所暴露出的第二保护层的部分。
在本发明的一个实施例中,上述的通道层的半导体区块在基板上的正投影完全重叠于栅极在基板上的正投影,且半导体区块在基板上的正投影面积小于或等于栅极在基板上的正投影面积。
在本发明的一个实施例中,上述的通道层的导体区块在基板上的正投影不重叠于第二保护层在基板上的正投影。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明主动元件及其制作方法至少具有下列优点:基于上述,由于本发明的主动元件是先于通道层上形成第一保护层及第二保护层之后,再形成源极与漏极。相较于现有习知先形成源极与漏极于通道层上之后,再形成保护层而言,本发明的主动元件除了可通过第一保护层来作为通道层定义出半导体区块的自行对准掩膜,且保护通道层以避免形成第二保护层受到损害之外,亦可通过第二保护层来阻绝外界水气及氧气对通道层的影响。此外,通道层未被第一保护层所覆盖的区块会因为退火程序而形成导体区块,且后续源极及漏极则是沿此导体区块而延伸配置于第二保护层上。如此一来,导体区块的金属功函数(work funct ion)与源极及漏极的金属功函数较为接近,可大幅降低接触阻抗且可提高主动元件的电性表现与可靠性。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1为本发明的一个实施例的一种主动元件的剖面示意图。
图2A至图2B为本发明的一个实施例的一种主动元件的制作方法的剖面示意图。
【主要元件符号说明】
10:基板 100:主动元件
110:栅极 120:栅绝缘层
130:通道层 132:半导体区块
134:导体区块 140:第一保护层
150:第二保护层 150a:保护材料层
160:源极 170:漏极
180:平坦层 T1、T2:厚度
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的主动元件其具体实施方式、结构、制作方法、步骤、特征及其功效,详细说明如后。
图1为本发明的一个实施例的一种主动元件的剖面示意图。请参阅图1,在本实施例中,主动元件100配置于基板10上,且主动元件100包括栅极110、栅绝缘层120、通道层130、第一保护层140、第二保护层150、源极160与漏极170。此处,基板10例如是玻璃基板,但并不以此为限。
详细来说,栅绝缘层120配置于基板10上且覆盖栅极110与被栅极110所暴露出的部分基板10。通道层130配置于栅绝缘层120上且具有半导体区块132及位于半导体区块132周围的导体区块134,其中半导体区块132与栅极110对应设置。第一保护层140配置于通道层130上且覆盖半导体区块132。第二保护层150配置于第一保护层140上且覆盖第一保护层140。源极160与漏极170配置于栅绝缘层120上,且沿着通道层130的导体区块134、第一保护层140及第二保护层150的周围延伸配置于第二保护层150上。第二保护层150的一部分暴露于源极160与漏极170之间。如图1所示,本实施例由栅极110、栅绝缘层120、通道层130、第一保护层140、第二保护层150、源极160以及漏极170所构成的主动元件100实质上为底栅极薄膜晶体管(Bottom gate TFT)。
更具体来说,如图1所示,本实施例的通道层130的半导体区块132在基板10上的正投影完全重叠于栅极110在基板10上的正投影,且半导体区块132在基板10上的正投影面积小于栅极110在基板10上的正投影面积。当然,在其他未绘示的实施例中,通道层130的半导体区块132在基板10上的正投影面积亦可等于栅极110在基板10上的正投影面积。也就是说,通道层130的半导体区块132的位置实质上与栅极110的位置对应设置。另一方面,通道层130的导体区块134在基板10上的正投影不重叠于第二保护层150在基板10上的正投影。换言之,第二保护层150并未覆盖到通道层130的导体区块134。
较佳地,第一保护层140的材质实质上不同于第二保护层150的材质,其中第一保护层140是由含氧的化合物所构成,而第二保护层150是由含氮的化合物所构成且具有较佳的阻绝能力。第一保护层140可作为通道层130定义出半导体区块132的自行对准掩膜,且可保护通道层130以避免形成第二保护层150时受到制作过程损害。第二保护层150则可用来阻绝外界水气及氧气对通道层130的影响。特别是,第二保护层150的厚度T2为第一保护层140的厚度T1的8倍以上。
由于源极160与漏极170是沿着通道层130的导体区块134、第一保护层140及第二保护层150的周围延伸配置于第二保护层150上,且第二保护层150的厚度T2远大于第一保护层140的厚度T1。因此,当外界的水气或氧气(未绘示)由源极160、漏极170与第二保护层150的交界处进入时,第二保护层150可有效延迟或阻隔外界水气及氧气与通道层130的接触量,进而使得主动元件100具有较佳的稳定度与电性。此外,本实施例的主动元件100更包括平坦层180,其中平坦层180配置于基板10上,且覆盖源极160、漏极170以及被源极160与漏极170所暴露出的第二保护层150的部分。
以上仅介绍本发明的主动元件100的结构,并未介绍本发明的主动元件100的制作方法。对此,以下将以图1中的主动元件100的结构作为举例说明,并配合图2A至图2B对本发明的主动元件100的制作方法进行详细的说明。
图2A至图2B为本发明的一个实施例的一种主动元件的制作方法的剖面示意图。请先参阅2A,依照本实施例的主动元件100的制作方法,首先,形成栅极110于基板10上,其中基板10例如是玻璃基板。接着,形成栅绝缘层120于基板10上,其中栅绝缘层120覆盖栅极110与被栅极110所暴露出的部分基板10。接着,请再参阅图2A,形成通道层130于栅绝缘层120上,其中通道层130至少对应栅极110设置,且通道层130的材质例如是金属氧化物,如氧化铟镓锌或氧化铟锌锡。此处,通道层130在基板10上的正投影大于栅极110在基板10上的正投影。接着,形成第一保护层140于通道层130上,其中第一保护层140在基板10上的正投影小于栅极110在基板10上的正投影。当然,在其他未绘示的实施例中,第一保护层140在基板10上的正投影亦可等于栅极110在基板10上的正投影。之后,形成覆盖栅绝缘层120、通道层130以及第一保护层140的保护材料层150a。
请同时参阅图2A与图2B,接着,对保护材料层150a进行退火程序,以在通道层130定义出半导体区块132与导体区块134,其中半导体区块132对应栅极110与第一保护层140设置,而导体区块134位于半导体区块132的周围。进一步来说,通道层130的半导体区块132在基板10上的正投影完全重叠于栅极110在基板10上的正投影,且半导体区块132在基板10上的正投影面积小于栅极110在基板10上的正投影面积。当然,在其他未绘示的实施例中,通道层130的半导体区块132在基板10上的正投影面积亦可等于栅极110在基板10上的正投影面积,其中半导体区块132的正投影面积取决于所设置的第一保护层140的尺寸。另一方面,通道层130的导体区块134在基板10上的正投影不重叠于第二保护层150在基板10上的正投影。换言之,第二保护层150并未覆盖到通道层130的导体区块134。
需说明的是,由于第一保护层140覆盖通道层130的一部分,因此进行退火程序时,被第一保护层140所覆盖的通道层130区块(即半导体区块132)的材料特性仍保持不变,即具有半导体的特性。而,未被第一保护层140所覆盖的通道层130区块(即导体区块134)的材料特性则会因为退火程序而从半导体的特性转换为导体的特性。也就是说,第一保护层140的设置可作为通道层130定义出半导体区块132的自行对准掩膜。
接着,请再同时参阅图2A与图2B,对保护材料层150a进行图案化程序,而形成第二保护层150,其中第二保护层150位于半导体区块132且覆盖第一保护层140。由于第一保护层140配置于通道层130的半导体区块132上,因此在形成第二保护层150的过程中可有效保护半导体区块132以避免受到制作过程损害。较佳地,第一保护层140的材质不同于第二保护层150的材质,其中第一保护层140是由含氧的化合物所构成,而第二保护层150是由含氮的化合物所构成且具有较佳的阻绝能力。第二保护层150的厚度T2为第一保护层140的厚度T1的8倍以上。
之后,请再参阅图2B,形成源极160与漏极170于栅绝缘层120上,其中源极160与漏极170沿着通道层130的导体区块134的周围、第一保护层140的周围及第二保护层150的周围延伸配置于第二保护层150上,且第二保护层150的一部分暴露于源极160与漏极170之间。由于通道层130未被第一保护层140所覆盖的区块会因为退火程序而形成导体区块134,因此当源极160及漏极170则是沿此导体区块134而延伸配置于第二保护层150上时,导体区块134的金属功函数(work func t i on)与源极160及漏极170的金属功函数较为接近,可大幅降低接触阻抗且可提高后续所形成的主动元件100的电性表现与可靠性。需说明的是,此处所指的金属功函数,是指从金属表面提取电子所需的最小能量的测量。
此外,由于本实施例是先于通道层130上形成第一保护层140及第二保护层150之后再形成源极160与漏极170,因此本实施例的主动元件100可通过第一保护层140与第二保护层150来保护通道层130的半导体区块132,以有效阻绝外界水气及氧气对通道层130的影响。最后,请再参阅图2B,形成平坦层180于基板10上,其中平坦层180覆盖源极160、漏极170以及被源极160与漏极170所暴露出的第二保护层150的部分。至此,已完成主动元件100的制作。
综上所述,由于本发明的主动元件是先于通道层上形成第一保护层及第二保护层之后,再形成源极与漏极。相较于现有习知先形成源极与漏极于通道层上之后,再形成保护层而言,本发明的主动元件除了可通过第一保护层来作为通道层定义出半导体区块的自行对准掩膜,且保护通道层以避免形成第二保护层受到损害之外,亦可通过第二保护层来阻绝外界水气及氧气对通道层的影响。此外,通道层未被第一保护层所覆盖的区块会因为退火程序而形成导体区块,且后续源极及漏极则是沿此导体区块而延伸配置于第二保护层上。如此一来,导体区块的金属功函数(work funct ion)与源极及漏极的金属功函数较为接近,可大幅降低接触阻抗且可提高主动元件的电性表现与可靠性。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (12)

1.一种主动元件,配置于基板上,其特征在于该主动元件包括:
栅极;
栅绝缘层,配置于该基板上且覆盖该栅极;
通道层,配置于该栅绝缘层上且具有半导体区块及位于该半导体区块周围的导体区块,其中该半导体区块与该栅极对应设置,该半导体区块在该基板上的正投影完全重叠于该栅极在该基板上的正投影,且该半导体区块在该基板上的正投影面积小于或等于该栅极在该基板上的正投影面积;
第一保护层,配置于该通道层上且覆盖该半导体区块;
第二保护层,配置于该第一保护层上且覆盖该第一保护层,其中该第二保护层的厚度大于该第一保护层的厚度;以及
源极与漏极,配置于该栅绝缘层上,且沿着该通道层的该导体区块、该第一保护层及该第二保护层的周围延伸配置于该第二保护层上,该第二保护层的一部分暴露于该源极与该漏极之间。
2.根据权利要求1所述的主动元件,其特征在于其中该第二保护层的厚度为该第一保护层的厚度的8倍以上。
3.根据权利要求1所述的主动元件,其特征在于其中该第一保护层是由含氧的化合物所构成。
4.根据权利要求1所述的主动元件,其特征在于其中该第二保护层是由含氮的化合物所构成。
5.根据权利要求1所述的主动元件,其特征在于更包括:
平坦层,配置于该基板上,且覆盖该源极、该漏极以及被该源极与该漏极所暴露出的该第二保护层的该部分。
6.根据权利要求1所述的主动元件,其特征在于其中该通道层的该导体区块在该基板上的正投影不重叠于该第二保护层在该基板上的正投影。
7.一种主动元件的制作方法,其特征在于包括:
形成栅极于基板上;
形成栅绝缘层于该基板上,该栅绝缘层覆盖该栅极;
形成通道层于该栅绝缘层上;
形成第一保护层于该通道层上;
形成覆盖该栅绝缘层、该通道层以及该第一保护层的保护材料层;
对该保护材料层进行退火程序,以在该通道层定义出半导体区块与导体区块,其中该半导体区块对应该栅极与该第一保护层设置,而该导体区块位于该半导体区块的周围,该半导体区块在该基板上的正投影完全重叠于该栅极在该基板上的正投影,且该半导体区块在该基板上的正投影面积小于或等于该栅极在该基板上的正投影面积;
对该保护材料层进行图案化程序,而形成第二保护层,其中该第二保护层位于该半导体区块且覆盖该第一保护层,且该第二保护层的厚度大于该第一保护层的厚度;以及
形成源极与漏极于该栅绝缘层上,该源极与该漏极沿着该通道层的该导体区块、该第一保护层及该第二保护层的周围延伸配置于该第二保护层上,该第二保护层的一部分暴露于该源极与该漏极之间。
8.根据权利要求7所述的主动元件的制作方法,其特征在于其中该第二保护层的厚度为该第一保护层的厚度的8倍以上。
9.根据权利要求7所述的主动元件的制作方法,其特征在于其中该第一保护层是由含氧的化合物所构成。
10.根据权利要求7所述的主动元件的制作方法,其特征在于其中该第二保护层是由含氮的化合物所构成。
11.根据权利要求7所述的主动元件的制作方法,其特征在于更包括:
在形成该源极与该漏极之后,形成平坦层于该基板上,其中该平坦层覆盖该源极、该漏极以及被该源极与该漏极所暴露出的该第二保护层的该部分。
12.根据权利要求7所述的主动元件的制作方法,其特征在于其中该通道层的该导体区块在该基板上的正投影不重叠于该第二保护层在该基板上的正投影。
CN201310625002.5A 2013-10-11 2013-11-27 主动元件及其制作方法 Active CN104576746B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102136819A TW201515234A (zh) 2013-10-11 2013-10-11 主動元件及其製作方法
TW102136819 2013-10-11

Publications (2)

Publication Number Publication Date
CN104576746A CN104576746A (zh) 2015-04-29
CN104576746B true CN104576746B (zh) 2018-05-01

Family

ID=53092386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310625002.5A Active CN104576746B (zh) 2013-10-11 2013-11-27 主动元件及其制作方法

Country Status (2)

Country Link
CN (1) CN104576746B (zh)
TW (1) TW201515234A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631741B (zh) 2017-10-19 2018-08-01 元太科技工業股份有限公司 驅動基板
CN109698159B (zh) * 2017-10-19 2021-04-06 元太科技工业股份有限公司 驱动基板
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
TWI659254B (zh) 2017-10-24 2019-05-11 元太科技工業股份有限公司 驅動基板及顯示裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR20120065854A (ko) * 2010-12-13 2012-06-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置

Also Published As

Publication number Publication date
TW201515234A (zh) 2015-04-16
CN104576746A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN103456739A (zh) 阵列基板及其制造方法和显示装置
KR20130124506A (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
CN104241392A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN107464820A (zh) Esl型tft基板及其制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105097841A (zh) Tft基板的制作方法及tft基板
CN104576746B (zh) 主动元件及其制作方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN103578984B (zh) 半导体元件及其制造方法
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
US10332987B2 (en) Thin film transistor, manufacturing method for array substrate, array substrate and display device
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
KR101064470B1 (ko) 박막트랜지스터 및 그 제조방법
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN104253158B (zh) 薄膜晶体管及其制造方法
CN103762246B (zh) 一种薄膜电晶体场效应管及其制造方法
KR101950834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
CN103700705B (zh) 一种igzo电晶体制造方法
CN103219387B (zh) 薄膜晶体管结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant