CN104575379B - 显示装置及其驱动方法 - Google Patents

Abstract

提供一种显示装置，显示装置包括像素电路矩阵，像素电路矩阵基于预设规则按行分成至少一组；组内各发光控制信号输入端相互耦合，并耦合至同一发光控制线，发光控制线用于在本组各行像素电路完成编程阶段后，向各发光控制信号输入端提供发光控制信号的有效电平。由于将像素电路矩阵基于预设的规则按行分成至少一组，组内的发光控制信号输入端共用同一发光控制线，从而减少了显示装置所需的发光控制线。通过将面板上的像素按照行进行分组并分别进行驱动，减少编程阶段所占的帧时间，使发光元件的发光时间获得增长。还提供一种组内像素电路的驱动方法，用于显示装置的分组驱动。

Description

显示装置及其驱动方法

技术领域

本发明涉及显示器件技术领域，具体涉及一种显示装置及其驱动方法。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)显示因其具有高亮度、高发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并迅速应用到新一代的显示当中。OLED显示的驱动方式可以为无源矩阵驱动(Passive Matrix OLED，PMOLED)和有源矩阵驱动(Active Matrix OLED，AMOLED)。无源矩阵驱动虽然成本低廉，但是存在交叉串扰现象不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了OLED的使用寿命。相比之下，有源矩阵OLED驱动方式在每个像素上设置数目不同的晶体管作为电流源，避免了交叉串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显示。

目前，像素电路主要采用逐行扫描的方式驱动发光。假设像素电路由N*M矩阵形式布置，即该像素阵列为N行、M列，其中N、M均为正整数，像素阵列中的同一行像素电路均耦合到同一条扫描控制线，像素阵列中的同一列像素则耦合到同一条数据线。

对于逐行扫描发光的驱动方式，在一帧的时间内，每一行像素电路分别依次进行驱动，如图1所示，每行的驱动过程都包括初始化，阈值补偿，编程和发光阶段，图1中，网格状为对应行的初始化和阈值补偿阶段，竖线状为对应行的编程阶段，长条方形为对应行的发光阶段。当每一行的像素完成编程后立即进入发光阶段，如果将初始化，阈值补偿，编程三个阶段统一称为补偿阶段，整体来看，在一帧的时间内，一部分用于补偿，一部分用于发光，如图2所示。我们假设一个行时间为t₁，一帧时间为t_f，则在一帧时间内发光时间所占的比重为：

TE＝1-(t¹+t⁰)/t_f

上式中，t₀表示的是初始化和阈值提取所用的时间，t₁为一行像素电路用来编程的时间，一般来说，t₀和t₁都在us量级，t_f在ms量级，因此，上式表明发光时间在整个一帧时间内的比重很大，发光时间比较长。但是，这种驱动方式，面板上每行像素电路都需要单独配置控制线，如果每行需要X条控制线，整个像素矩阵则需要N*X条控制线，外围驱动电路很复杂，成本较高。

发明内容

本申请提供一种显示装置及其驱动方法，以减少显示装置所需的发光控制线。

根据第一方面，一种实施例中提供一种显示装置，包括：

像素电路矩阵，像素电路矩阵包括排列成n行m列矩阵的像素电路，n和m为大于0的整数；像素电路依次至少工作于编程阶段和发光阶段；像素电路包括驱动晶体管和发光元件串联形成的发光支路；各像素电路还包括发光控制信号输入端，用于输入发光控制信号，在发光阶段，发光控制信号输入端响应发光控制信号的有效电平导通对应的发光支路以驱动发光元件发光；栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描控制信号；数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据信号；控制器，用于向栅极驱动电路和数据驱动电路提供控制时序；像素电路矩阵基于预设规则按行分成至少一组；组内各发光控制信号输入端相互耦合，并耦合至同一发光控制线，发光控制线用于在本组各行像素电路完成编程阶段后，向各发光控制信号输入端提供发光控制信号的有效电平。

根据第二方面，一种实施例中提供一种组内像素电路的驱动方法，用于显示装置的分组驱动，显示装置包括：按行分成多组像素电路的像素电路矩阵，驱动方法包括：

在编程阶段，组内各像素电路按行依次响应本行的编程信号对本行像素电路进行编程；在发光阶段，组内各像素电路一起响应发光控制信号的有效电平驱动组内各发光元件发光。

依据上述实施例的显示装置，由于将像素电路矩阵基于预设的规则按行分成至少一组，组内的发光控制信号输入端共用同一发光控制线，从而减少了显示装置所需的发光控制线。此外，采用分组的方式来驱动像素电路，使得像素电路的发光时长具有可控性。

附图说明

图1为现有技术中像素电路矩阵的驱动方式；

图2为像素电路矩阵在一帧时间内发光时间所占比重示意图；

图3为本实施例公开的一种显示装置结构示意图；

图4a为一种实施例中显示装置用的一种像素电路结构原理图；

图4b为一种实施例中显示装置用的另一种像素电路结构原理图；

图5为实施例一像素电路矩阵工作时序图；

图6a和图6b为本实施不同分组数时发光时间比重对比，其中，图6a为分组数为2时发光时间的比重，图6b为分组数为4时发光时间的比重；

图7a和图7b实施例二像素电路矩阵工作时序图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

首先对一些术语进行说明。

本实施例中所描述的“行”与“列”分别是针对说明书附图中的横向和纵向，仅作不同方向的区分，对于实际电路而言，行与列的关系可以互换。

本实施例中，有效电平为高电平，在其它可替代的实施例中，有效电平也可以是低电平，譬如采用相反逻辑的元器件时。

显示装置通常会包括由多个像素电路构成的像素电路矩阵、用于提供扫描控制信号的栅极驱动电路和用于提供数据信号的数据驱动电路。各行像素电路在各时钟信号的控制下依次完成像素电路的初始化阶段及其驱动晶体管的阈值电压提取阶段，并依据数据驱动电路提供的数据信号对各像素电路进行编程，在发光阶段，根据该数据信号进行发光显示。一般而言，如果采用逐行扫描发光的驱动方式，每行像素都需要扫描控制线，外围驱动电路比较复杂，成本较高。本实施例提供的显示装置，将像素电路按行分成若干组，组内像素电路共用一条控制线，外围驱动电路比较简单，成本低。

请参考图3，为本实施例公开的一种显示装置结构示意图，该显示装置包括：像素电路矩阵11、栅极驱动电路12、数据驱动电路13和控制器14，其中，

像素电路矩阵11包括排列成n行m列矩阵的像素电路，其中，n和m为大于0的整数，像素电路依次工作于初始化阶段、阈值电压提取阶段、编程阶段和发光阶段。作为例子，请参考图4a和图4b，为两种像素电路结构的示例原理图，像素电路包括驱动晶体管T1和发光元件OLED串联形成的发光支路，通常发光支路用于耦合在高电平端VDD和低电平端VSS之间，各像素电路还包括发光控制信号输入端，用于输入发光控制信号，在发光阶段，发光控制信号输入端响应发光控制信号的有效电平导通对应的发光支路以驱动发光元件OLED发光。在本实施例中，发光控制信号输入端由开关晶体管T2实现，开关晶体管T2耦合于其对应的发光支路，在发光阶段，开关晶体管T2的控制极(例如栅极)响应发光控制信号EM的有效电平导通对应的发光支路以驱动发光元件OLED发光；在其它实施例中，发光控制信号输入端也可以采用其它的能够根据输入的电平高、低变化而切换发光支路工作状态的方式来实现，譬如电容。本实施例以发光控制信号输入端由开关晶体管T2实现为例进行说明。需要说明的是，在其它实施例中，也可以采用其它现有的或者改进的像素电路结构，具体的像素电路结构不构成对本实施技术方案的限制。像素电路中所用的晶体管可以是场效应晶体管(Field Effect Transistor，FET)或者双极型晶体管(Bipolar Junction Transistor，BJT)或者其它能够实现类似逻辑功能的元器件，晶体管的类型也不构成对本实施技术方案的限制。在优选的实施例中，发光元件OLED为有机发光二极管。像素电路中各晶体管例如驱动晶体管T1和开关晶体管T2优选为薄膜晶体管。

栅极驱动电路12用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线Scan[1]、Scan[2]、…、Scan[n]向像素电路提供扫描控制信号，通常，像素电路矩阵11的同一行像素电路均耦合至同一条扫描控制线，其中，Scan[n]表征为第n行像素电路所对应的扫描线。

数据驱动电路13用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线Data[1]、Data[2]、…、Data[m]向像素电路提供数据信号，以实现向对应的像素电路传输图像灰度，通常，像素电路矩阵11的同一列像素耦合至同一条数据线，其中，Data[m]表征为第m列像素电路所对应的数据线。

在像素电路的阈值电压提取阶段，通常需要向像素电路提供参考电位V_REF，为了减少信号线的数量，在优选的实施例中，每条数据线还用于在阈值电压提取阶段向与该数据线耦合的各像素电路提供参考电位V_REF。

控制器14用于向栅极驱动电路12和数据驱动电路13提供控制时序。

在本实施例中，请参考图3，像素电路矩阵11基于预设规则按行分成至少一组110，譬如划分为k组像素电路，如图3粗点划线所示为该像素电路矩阵11中所划分出来的k组像素电路当中的一组。组内各开关晶体管T2的控制极(例如栅极)相互耦合，并耦合至同一发光控制线EM[k]，EM[k]表征为第k组像素电路的发光控制线，发光控制线EM[k]用于在本组(第k组)各行像素电路完成编程阶段后，向各开关晶体管T2的控制极(例如栅极)提供发光控制信号的有效电平，从而导通本组内各像素电路的发光支路，以驱动各发光元件OLED发光。在本实施例中，发光控制线EM[k]耦合至控制器14，发光控制线EM[k]所传输的发光控制信号由控制器14产生。

在一种具体实施例中，像素电路矩阵可以根据其行数，按行的顺序分成多组，譬如，像素电路矩阵共有n行，欲分成k组，则按行的顺序将前1～n/k行的像素电路分成一组，将第n/k+1行至2n/k行分为第二组，以此类推，最后一组为第n-n/k行至第n行。

为了提高显示装置显示的均匀性，在另一种实施例中，也可以采用按行穿插的方式进行分组，一种方式为：按预定的间隔行数(譬如1行、2行、3行……)对像素电路矩阵的各行像素电路进行分组，每组像素电路的像素电路行标号构成等差数列。

当然，在其它实施例中，也可以根据像素电路矩阵的行数，采用其它有规律的方式进行分组。

需要说明的是，为了便于控制器14的时序控制，在优选的实施例中，各组像素电路所包含的像素电路行数应当相等，即将像素电路矩阵等分成若干组。当然，在其它实施例中，由于像素电路总行数限制，也可能出现最后一组所包含的像素电路行数与之前的各组包含的像素电路行数不同，该情况也应当认为各组像素电路所包含的像素电路行数相等。

本实施例还公开了一种组内像素电路的驱动方法，用于上述显示装置的分组驱动，该驱动方法包括如下步骤：

在初始化阶段，组内各像素电路一起响应初始化信号进行初始化。

在阈值电压提取阶段，组内各像素电路一起响应阈值电压提取信号分别对提取各自的驱动晶体管的阈值电压。

在编程阶段，组内各像素电路按行依次响应本行的编程信号对本行像素电路进行编程。

在发光阶段，组内各像素电路一起响应发光控制信号的有效电平驱动组内各发光元件发光。

需要说明的是，在具体实施例中，上述各阶段所涉及的初始化信号、阈值电压提取信号、编程信号和发光控制信号可以根据具体的像素电路采用现有的时钟信号提供方式提供，譬如通过栅极扫描信号或者栅极扫描信号与其它时钟信号组合形成，这些信号的产生不对本实施例的技术方案构成限制。

需要说明的是，在具体实施例中，初始化阶段和阈值电压提取阶段也可以一起进行，即初始化信号和阈值电压提取信号相同，在完成阈值电压提取的同时完成了像素电路的初始化。

需要说明的是，在其它实施例中，阈值电压提取阶段和编程阶段也可能同时进行，此时，应当按照编程阶段的时序进行相应的操作，即组内各像素电路按行依次进行相应的操作，该操作包括同时进行的阈值电压提取和编程。

为便于本领域普通技术人员理解本实施例的技术方案，下文结合具体的应用实例予以阐述。

实施例一：

请参考图4a，为本实施例公开的一种显示装置用的像素电路结构原理图，该像素电路包括：驱动晶体管T1、发光元件OLED、开关晶体管T2、第三晶体管T3和存储电容C1，其中，

驱动晶体管T1和发光元件OLED串联形成该像素电路的发光支路，用于耦合在高电平端VDD和低电平端VSS之间。驱动晶体管T1的第一极(例如漏极)用于耦合至高电平端VDD，驱动晶体管T1的第二极(例如源极)耦合至发光元件OLED的阳极，发光元件OLED的阴极用于耦合至低电平端VSS。

开关晶体管T2的控制极(例如栅极)用于输入发光控制信号，开关晶体管T2的第二极(例如源极)耦合至驱动晶体管T1的控制极(例如栅极)形成第一节点A。存储电容C1耦合至开关晶体管T2的第一极(例如漏极)和驱动晶体管T1的第二极(例如源极)之间并分别形成第二节点B和第三节点C。

第三晶体管T3的第二极(例如源极)耦合至开关晶体管T2的第一极(例如漏极)；第三晶体管T3的控制极(例如栅极)用于耦合至扫描线Scan[n]，用于输入扫描控制信号；第三晶体管T3的第一极(例如漏极)用于耦合至数据线Data[m]，用于输入数据信号，或者还用于输入参考电位V_REF。

图4a中，第二电容C2为发光元件OLED的本征电容，存在于发光元件OLED的阳极和阴极之间，其大小与发光元件OLED的面积材料有关。

该像素电路中的驱动晶体管T1、T2和T3是N型薄膜晶体管，晶体管也可使用互补的包括P型薄膜晶体管的技术来驱动，此时驱动电路需要作出适当改变以符合P型薄膜晶体管的电路连接。晶体管T1、开关晶体管T2和第三晶体管T3可以采用非晶硅，纳/微晶硅，多晶硅，有机半导体，金属氧化物半导体技术(比如IGZO-TFT)，N型半导体，P型半导体，或者互补型半导体技术来制备。

多个像素电路就可以组成一个用于驱动OLED显示屏的像素电路矩阵。

以将像素电路矩阵按行方向分为k组为例进行说明，每一组有n/k行像素电路，其中，n为栅极扫描线的总条数，k、n为自然数且n/k为整数。第i组组内所有像素电路共用发光控制线EM[i]，其中，i为小于等于k的正整数；组内所有像素电路还共用电源线VDD[i]，其中电源线为高电平端VDD提供相应的电平，也可以用于在初始化阶段向与该电源线耦合的各像素电路提供初始化电平。不同组之间的发光控制线EM[i]不同、电源线VDD[i]也不同。

在本实施例中，以像素电路矩阵按行顺序分组为例进行说明，请参考图5，为本实施例像素电路矩阵的工作时序图，为了图示简化，只画出十行像素的驱动过程，即此处假设n＝10，并且将像素按顺序分组规则分成两组，即假设k＝2，需要说明的是，在实际应用过程中，n的取值并不限于10，n的取值可以根据具体的显示装置来确定；k的值不限于2，譬如可以是其它任意的正整数，例如3、4、5、6……n和k的取值大小并不构成对本实施例技术方案的限制。

在本实施例中，第一组像素电路包含一根耦合至组内各开关晶体管T2控制极(例如栅极)的发光控制线EM[1]、一根耦合至组内各高电平端VDD的电源线VDD[1]和前五行像素电路及其相应的扫描控制线Scan[1]～Scan[5]；第二组像素包含一根耦合至组内各开关晶体管T2控制极(例如栅极)的发光控制线EM[2]、一根耦合至组内各高电平端VDD的电源线VDD[2]和第二组的五行像素电路及其相应的扫描控制线Scan[6]～Scan[10]。以第一组的像素电路为例来阐述其驱动过程，当第一组的发光件OLED被驱动时，整个过程可以分为四个阶段：初始化阶段(t1到t2)、阈值电压提取阶段(t2到t3)、编程阶段(t3到t4)和发光阶段(t4以后)。

初始化阶段。在初始化阶段，组内的发光控制线EM[1]和Scan[1]～Scan[5]为高电平，电源线VDD[1]提供初始化电平，例如为低电平V_L，数据线Data[1]传输参考电位V_REF。开关晶体管T2和第三晶体管T3处于导通状态，从而C点电位变为低电平V_L，A和B点的电位变为参考电位V_REF。

阈值电压提取阶段。在初始化阶段结束后，发光控制线EM1和Scan[1]～Scan[5]继续维持高电平，使开关晶体管T2和第三晶体管T3仍处于导通状态，A点电位继续保持为V_REF，与此同时电源线VDD[1]电平由低电平V_L变为高电平V_H，并开始对C点充电，直至驱动晶体管T1截止。此时C点电位为V_REF-V_TH，其中V_TH为驱动晶体管T1的阈值电压。通常而言，电位V_REF-V_TH小于发光元件OLED的阈值电压，以保证发光元件OLED在该阶段不会导通。存储电容C1两侧形成电位差为V_TH。值得注意的是，初始化和阈值电压提取阶段是针对本组像素矩阵上所有像素电路进行的，即在阈值电压提取阶段以后，本组内所有像素驱动晶体管T1的阈值电压都被保存在其相应像素电路的存储电容C1中。

编程阶段。编程阶段是在组内逐行进行的。在编程阶段，数据线Data[1]传输数据信号V_DATA，发光控制线EM[1]变为低电平V_L，开关晶体管T2处于截止状态，A点处于悬浮状态，扫描控制线Scan[1]～Scan[5]依次输出高电平脉冲，高电平时间为一个行时间，依次使每行的第三晶体管T3处于导通状态，C点电位变为V_DATA，在节点B的电位在由V_REF充电到V_DATA的过程中会通过存储电容C1耦合到节点C，从而使节点C的电位变化为：

式中，VnodeC代表节点C的电位，C1和C2则分别是存储电容和OLED本征电容的电容值。

发光阶段。在编程结束后，扫描控制线Scan[1]～Scan[5]变为低电平，发光控制线EM[1]变为高电平V_H，开关晶体管T2处于导通状态，连通A、B两点，发光元件OLED开始发光，此时C点电位变为V_OLED。V_OLED为发光元件OLED在发光时阳极的电位，节点A(B)由于存储电容C1的耦合作用而变为：

式中，VnodeA为节点A的电位，由(1-2)可以得出，发光阶段流过发光元件OLED的电流为：

式中，I_DS为流经发光元件OLED的电流，其中，μ_n、C_ox、W、L分别为驱动晶体管T1的有效迁移率、单位面积栅电容、沟道宽度和沟道长度。从(1-3)可以看出，最终流过发光元件OLED的电流与驱动晶体管T1的阈值电压以及发光元件OLED本身的阈值电压都无关，从而本示例的像素电路可以很好的补偿显示的不均匀性。

像素矩阵中其它组的驱动过程与此相同，但是需要注意的是，因为数据线Data[i]不仅用来传输数据，还需要提供参考电位V_REF，所以相邻组的编程过程阶段一个初始化阶段和阈值电压提取阶段的时间，和编程时间相比，这两个阶段的时间很短。

本实施例采用分组集中补偿的驱动方式，一方面可以在面板上分别实现发光控制线EM[i]和电源线VDD[i]的组内共享，从而省去n个外围栅驱动电路，可以降低成本，提高成品率；另一方面可以通过分组的方式来减少每一组的编程所占的帧时间，使发光件的发光时间增长。我们假设一个行时间为t ₁，一帧时间为t _f，则在一帧时间中发光时间所占的比重为：

在公式(1-4)中，t₀表示的是初始化和阈值电压提取所用的时间，这个时间很短可以忽略不计。由式(1-4)可以发现，当面板分组越多(k越大)，发光时间所占据的帧比重就越大，而每一组用于编程的时间就成倍降低，请参考图6a和图6b，图6a所示为k＝2时各组像素电路发光时间所占的比重；图6b所示为k＝4时各组像素电路发光时间所占的比重。图6a和图6b中，黑方框表征各组像素电路的初始化、阈值电压提取和编程阶段所需的时间，白框为各组像素电路的发光时间，对比表明，图6b所示的当分组数多时，其发光时间比重较大。分组驱动使得电路在高分辨率(n比较大)及高帧频(t_f比较小)显示装置中得以应用。

实施例二：

请参考图4b，为本实施例公开的一种显示装置用的像素电路结构原理图，该像素电路包括：驱动晶体管T1、发光元件OLED、开关晶体管T2、第三晶体管T3和存储电容C1，其中，

驱动晶体管T1和发光元件OLED串联形成该像素电路的发光支路，用于耦合在高电平端VDD和低电平端VSS之间。驱动晶体管T1的第一极(例如漏极)耦合至开关晶体管T2的第二极(例如源极)，驱动晶体管T1的第二极(例如源极)耦合至发光元件OLED的阳极，发光元件OLED的阴极用于耦合至低电平端VSS；开关晶体管T2的控制极(例如栅极)用于输入发光控制信号，开关晶体管T2的第一极(例如漏极)用于耦合高电平端VDD。

第三晶体管T3的控制极(例如栅极)用于耦合至扫描线Scan[n]，用于输入扫描控制信号；第三晶体管T3的第一极(例如漏极)用于耦合至数据线Data[m]，用于输入数据信号，或者还用于输入参考电位V_REF；第三晶体管T3的第二极(例如源极)耦合至驱动晶体管T1的控制极(例如栅极)。

存储电容C1耦合至驱动晶体管T1的控制极(例如栅极)和第二极(例如源极)之间，并分别耦合形成第一节点A和第二节点B。

图4b中，第二电容C2为发光元件OLED的本征电容，存在于发光元件OLED的阳极和阴极之间，其大小与发光元件OLED的面积材料有关。

该像素电路中的驱动晶体管T1、T2和T3是N型薄膜晶体管，晶体管也可使用互补的包括P型薄膜晶体管的技术来驱动，此时驱动电路需要作出适当改变以符合P型薄膜晶体管的电路连接。晶体管T1、开关晶体管T2和第三晶体管T3可以采用非晶硅，纳/微晶硅，多晶硅，有机半导体，金属氧化物半导体技术(比如IGZO-TFT)，N型半导体，P型半导体，或者互补型半导体技术来制备。

多个像素电路就可以组成一个用于驱动OLED显示屏的像素电路矩阵。

以将像素电路矩阵按行方向分为k组为例进行说明，每一组有n/k行像素电路，其中，n为栅极扫描线的总条数，k、n为自然数且n/k为整数。第i组组内所有像素电路共用发光控制线EM[i]，其中，i为小于等于k的正整数；组内所有像素电路还共用电源线VDD[i]，其中电源线为高电平端VDD提供相应的电平。不同组之间的发光控制线EM[i]不同、电源线VDD[i]也不同。

在本实施例中，以像素电路矩阵按行穿插分组为例进行说明，本实施例中，采用奇偶的方式，组内相邻行的像素电路行号间隔一行，譬如第1、3、5……行像素电路为一组；第2、4、6……行的像素电路为一组。请参考图7a，为本实施例像素电路矩阵的工作时序图，为了图示简化，只画出十行像素的驱动过程，即此处假设n＝10，并且将像素按穿插分组规则分成两组，即假设k＝2，需要说明的是，在实际应用过程中，请参见实施例一的说明，n和k的取值大小并不构成对本实施例技术方案的限制。图7a中，点划线为第一组像素电路的工作时序，实线为第二组像素电路的工作时序，在分组后，对图7a的工作时序进行整理如图7b所示。

在本实施例中，第一组像素电路包含一根耦合至组内各开关晶体管T2控制极(例如栅极)的发光控制线EM[1]、一根耦合至组内各高电平端VDD的电源线VDD[1]和五行像素电路及其相应的扫描控制线Scan[j·k+1]，其中，j＝0、1、2、3、4，即扫描控制线Scan[1]，Scan[3]，Scan[5]，Scan[7]和Scan[9]；第二组像素包含一根耦合至组内各开关晶体管T2控制极(例如栅极)的发光控制线EM[2]、一根耦合至组内各高电平端VDD的电源线VDD[2]和第二组的五行像素电路及其相应的扫描控制线Scan[j·k+2]，其中，j＝0、1、2、3、4，即扫描控制线Scan[2]，Scan[4]，Scan[6]，Scan[8]和Scan[10]。以第一组的像素电路为例来阐述其驱动过程，当第一组的发光件OLED被驱动时，整个过程可以分为四个阶段：初始化阶段(t1到t2)、阈值电压提取阶段(t2到t3)、编程阶段(t3到t4)和发光阶段(t4以后)。

初始化阶段。在初始化阶段，发光控制线EM[1]和Scan[j·k+1]为高电平，j＝0、1、2、3、4，电源线VDD[1]提供参考电平，例如为低电平V_L，数据线Data[1]传输参考电位V_REF。开关晶体管T2和第三晶体管T3处于导通状态，从而B点电位变为VL，A点电位变为V_REF。

阈值电压提取阶段。发光控制线EM[1]和Scan[j·k+1]继续维持高电平，使开关晶体管T2和第三晶体管T3仍处于导通状态，A点电位继续保持为V_REF，与此同时电源线VDD[1]电平由低电平V_L变为高电平V_H，并开始对B点充电，直至驱动晶体管T1截止。此时B点电位为V_REF-V_TH，其中V_TH为驱动晶体管T1的阈值电压。电位V_REF-V_TH小于发光元件OLED的阈值电压，以保证发光元件OLED在该阶段不会导通。存储电容C1两侧形成电位差为V_TH。值得注意的是，初始化和阈值电压提取阶段是针对本组像素矩阵上所有像素进行的，即在阈值电压提取阶段以后，本组内所有像素驱动晶体管T1的阈值电压都被保存在相应的存储电容元件C1中。

编程阶段。编程阶段是在组内逐行进行的。在编程阶段，数据线Data[1]传输数据信号V_DATA，发光控制线EM[1]变为低电平V_L，开关晶体管T2处于截止状态，扫描控制线Scan[j·k+1]依次输出高电平脉冲，其中，j＝0、1、2、3、4，高电平时间为一个行时间，依次使每行的第三晶体管T3处于导通状态，A点电位变为V_DATA，在节点A的电位在由V_REF充电到V_DATA的过程中会通过存储电容C1耦合到节点B，从而使节点B的电位变化为：

VnodeB代表节点B的电位，C1和C2则分别是存储电容和发光元件OLED本征电容的电容值。

发光阶段。在编程结束后，扫描控制线Scan[j·k+1]变为低电平，发光控制线EM[1]变为高电平V_H，开关晶体管T2处于导通状态，发光元件OLED开始发光，此时B点电位变为V_OLED。V_OLED为发光元件OLED在发光时阳极的电位，节点A(B)由于存储电容C1的耦合作用而变为：

式中，VnodeA为节点A的电位，由(2-2)可以得出，发光阶段流过发光元件OLED的电流为：

式中，I_DS为流经发光元件OLED的电流，其中，μ_n、C_ox、W、L分别为驱动晶体管T1的有效迁移率、单位面积栅电容、沟道宽度和沟道长度。从(2-3)可以看出，最终流过发光元件OLED的电流与驱动晶体管T1的阈值电压以及发光元件OLED本身的阈值电压都无关，从而本示例的像素电路可以很好的补偿显示的不均匀性。

像素矩阵中其它组的驱动过程与此相同，但是需要注意的是，因为数据线Data[i]不仅用来传输数据，还需要提供参考电位V_REF，所以相邻组的编程过程间隔一个初始化阶段和阈值电压提取阶段的时间，和编程时间相比，这两个阶段的时间很短。

本实施例采用分组驱动的方式，一方面可以在面板上分别实现发光控制线EM[i]和电源线VDD[i]的组内共享，从而省去2n个外围栅驱动电路，可以降低成本，提高成品率；另一方面可以通过分组的方式来减少每一组的编程所占的帧时间，使发光件的发光时间增长。具体可参见实施例一的分析，在此不再赘述。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种显示装置,包括：

像素电路矩阵，所述像素电路矩阵包括排列成n行m列矩阵的像素电路，所述n和m为大于0的整数；所述像素电路依次至少工作于编程阶段和发光阶段；所述像素电路包括驱动晶体管(T1)和发光元件串联形成的发光支路；各像素电路还包括发光控制信号输入端，用于输入发光控制信号，在发光阶段，所述发光控制信号输入端响应发光控制信号的有效电平导通对应的发光支路以驱动发光元件发光；

栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描控制信号；

数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据信号；

控制器，用于向栅极驱动电路和数据驱动电路提供控制时序；

其特征在于，

所述像素电路矩阵基于预设规则按行分成至少两组；组内各发光控制信号输入端相互耦合，并耦合至同一发光控制线，所述发光控制线用于在本组各行像素电路完成编程阶段后，向各发光控制信号输入端提供发光控制信号的有效电平；

所述发光控制线耦合至所述控制器。

2.如权利要求1所述的显示装置，其特征在于，各数据线还用于在阈值电压提取阶段向各像素电路提供参考电位(V_REF)。

3.如权利要求1所述的显示装置，其特征在于，所述像素电路矩阵基于预设规则按行分成至少两组包括：

根据像素电路矩阵的行数，按行的顺序分成多组。

4.如权利要求1所述的显示装置，其特征在于，所述像素电路矩阵基于预设规则按行分成至少两组包括：

根据像素电路矩阵的行数，按行穿插分组。

5.如权利要求4所述的显示装置，其特征在于，所述穿插分组包括：

按预定的间隔行数对像素电路矩阵的各行像素电路进行分组。

6.如权利要求1-5任意一项所述的显示装置，其特征在于，像素电路矩阵基于预设规则按行分成至少两组的各组所包括的像素电路行数相同。

7.如权利要求1-5任意一项所述的显示装置，其特征在于，所述发光元件为有机发光二极管，和/或各驱动晶体管(T1)为薄膜晶体管。

8.一种组内像素电路的驱动方法，用于显示装置的分组驱动，所述显示装置包括：按行分成至少两组像素电路的像素电路矩阵；其特征在于，所述驱动方法包括：

在编程阶段，组内各像素电路按行依次响应本行的编程信号对本行像素电路进行编程；

在发光阶段，组内各像素电路一起响应发光控制信号的有效电平驱动组内各发光元件发光；

所述发光控制信号由分别于各像素电路耦合的发光控制线提供，所述发光控制线耦合至控制器。

9.如权利要求8所述的驱动方法，其特征在于，各像素电路在编程阶段之前还进行阈值电压提取，在阈值电压提取阶段，组内各像素电路一起响应阈值电压提取信号分别对提取各自的驱动晶体管的阈值电压。

10.如权利要求8所述的驱动方法，其特征在于，各像素电路在编程阶段之前还进行初始化，在初始化阶段，组内各像素电路一起响应初始化信号进行初始化。