[go: up one dir, main page]

CN104427753A - 结合型印刷布线板及其制造方法 - Google Patents

结合型印刷布线板及其制造方法 Download PDF

Info

Publication number
CN104427753A
CN104427753A CN201410437496.9A CN201410437496A CN104427753A CN 104427753 A CN104427753 A CN 104427753A CN 201410437496 A CN201410437496 A CN 201410437496A CN 104427753 A CN104427753 A CN 104427753A
Authority
CN
China
Prior art keywords
wiring
wiring board
semiconductor element
pad
mating type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410437496.9A
Other languages
English (en)
Inventor
照井诚
苅谷隆
闲野义则
国枝雅敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN104427753A publication Critical patent/CN104427753A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供结合型的印刷布线板及其制造方法，所述印刷布线板基本上是以往的有机材料类(例如，环氧树脂)的印刷布线板，且具有能够安装半导体元件的紧密间距的焊盘。该结合型印刷布线板在多层印刷布线板的一个主面上粘着有布线膜，其中，在所述布线膜上混合存在地形成有第一布线和第二布线，所述第一布线将搭载于所述结合型印刷布线板的半导体元件之间连接起来，所述第二布线将各半导体元件与所述多层印刷布线板之间连接起来。

Description

结合型印刷布线板及其制造方法
技术领域
本发明涉及结合型印刷布线板及其制造方法。更具体而言，涉及基本上是以往的有机材料类(例如，环氧树脂)的印刷布线板、并且具有能够安装半导体元件的紧密间距的焊盘的印刷布线板及其制造方法。
背景技术
以往，在使用于个人计算机、服务器计算机等电子设备的电路基板中，存储类元件(例如，DRAM等)和逻辑类元件(例如，CPU、MPU等)被安装于各个布线板。
但是，根据这些电子设备的高速化的要求，需要半导体元件的高速化，并且需要缩短将半导体元件之间电连接起来的布线板的电信号的传输延迟。因此，提出了一种安装方式，将存储类元件和逻辑类元件以靠近地并列配置的状态(side by side)搭载在一块布线板上。
具体而言，是如下的安装方式：在以往的印刷布线板的半导体元件搭载面侧搭载另外制造的硅制的内插器，在该硅制内插器的相反面并列配置地搭载存储类元件和逻辑类元件。在这样的内插器中，使用硅基板并采用半导体工艺，由此能够形成与半导体元件的图案对应的高密度的电路图案。
在该硅制内插器中，与半导体元件对置的面的焊盘以适合于半导体元件的紧密间距的焊盘的方式，形成为间距比较紧密的焊盘，相反侧的与印刷布线板对置的面的焊盘以适合于印刷布线板的稀疏间距的焊盘的方式，形成为间距比较稀疏的焊盘，该硅制内插器夹设地配置在印刷布线板与半导体元件之间而发挥间距转换功能。在本申请文件中，将以往的印刷布线板的典型焊盘称为“稀疏间距的焊盘”，将半导体元件的典型焊盘称为“紧密间距的焊盘”。
因此，通过采用硅制内插器，以往的印刷布线板也能够应对最近的低功率且高速化的Wide I/O DRAM(将数据输入输出端子数大幅度地扩大的DRAM)。
这样的以往的印刷布线板与硅制内插器的组合的安装方式的成本变得比较高。因此，本申请人这样的印刷基板制造商从顾客方(例如，个人计算机、服务器等的制造商)收到了降低成本的要求。
发明内容
因此，本发明的目的在于，提供一种印刷布线板，其基本上是以往的有机材料类(例如，环氧树脂)的印刷布线板，且具有能够安装半导体元件的紧密间距的焊盘。
鉴于上述目的，本发明的结合型印刷布线板在多层印刷布线板的一个主面上粘着有布线膜，其中，在所述布线膜上混合存在地形成有第一布线和第二布线，所述第一布线将搭载于所述结合型印刷布线板的半导体元件之间连接起来，所述第二布线将各半导体元件与所述多层印刷布线板之间连接起来。
并且，在上述结合型印刷布线板中，也可以是，在所述布线膜的半导体元件搭载面上形成有紧密间距的焊盘和稀疏间距的焊盘。
并且，在上述结合型印刷布线板中，也可以是，在所述紧密间距的焊盘区域中，第一布线的线与间隙小于10μm/10μm，在所述稀疏间距的焊盘区域中，第二布线的线与间隙在10μm/10μm以上。
并且，在上述结合型印刷布线板中，也可以是，所述紧密间距的焊盘的间距小于100μm，所述稀疏间距的焊盘的间距在100μm以上。
并且，在上述结合型印刷布线板中，也可以是，利用(i)底部填充胶、(ii)绝缘性膜和(iii)绝缘性粘接剂中的任意一种将所述多层印刷布线板与所述布线膜粘着在一起。
并且，在上述结合型印刷布线板中，也可以是，在所述布线膜的半导体元件搭载面上形成有焊盘，所述焊盘用于安装逻辑类半导体元件和存储类半导体元件，所述焊盘中的、用于将所述逻辑类半导体元件和所述存储类半导体元件彼此电连接的焊盘形成在各元件的彼此靠近的区域中。
并且，在上述结合型印刷布线板中，也可以是，用于将所述逻辑类半导体元件和所述存储类半导体元件彼此电连接的焊盘以紧密间距形成，用于将所述逻辑类半导体元件或所述存储类半导体元件与所述多层印刷布线板彼此电连接的焊盘以稀疏间距形成。
并且，在上述结合型印刷布线板中，也可以是，在所述布线膜的半导体元件搭载面的焊盘上形成有焊料凸点。
并且，在上述结合型印刷布线板中，也可以是，关于所述多层印刷布线板与所述布线膜，(a)利用树脂类结合材料而被物理性地粘着在一起，(b)在所述布线膜的所述多层印刷布线板对置面的整个面上，利用(i)各向异性导电膜、(ii)填充过孔导体和(iii)导电性连接部件中的任意一种而被电连接。
并且，在上述结合型印刷布线板中，也可以是，关于所述多层印刷布线板与所述布线膜，(a)在所述布线膜的所述多层印刷布线板对置面的整个面上，利用树脂类结合材料而被物理性地粘着在一起，(b)通过形成于所述布线膜的周缘部的连接单元而被电连接。
并且，在上述结合型印刷布线板中，也可以是，形成于所述布线膜的周缘部的连接单元利用(i)各向异性导电膜、(ii)导电部件的印刷、(iii)导电部件的辊转印、(iv)喷墨式的喷涂、以及(v)引线接合中的任意一种进行电连接。
并且，本发明的结合型印刷布线板的制造方法利用印刷板制造技术来制造多层印刷布线板，利用半导体制造工艺制造形成了图案的布线膜，将所述多层印刷布线板和所述布线膜粘着在一起，其中，在所述布线膜上混合存在地形成第一布线和第二布线，所述第一布线将搭载于所述结合型印刷布线板的半导体元件之间连接起来，所述第二布线将各半导体元件与所述多层印刷布线板之间连接起来。
并且，在上述结合型印刷布线板的制造方法中，也可以是，在所述布线膜的半导体元件搭载面上形成紧密间距的焊盘和稀疏间距的焊盘。
并且，在上述结合型印刷布线板的制造方法中，也可以是，在所述布线膜的半导体元件搭载面上形成焊盘，所述焊盘用于安装逻辑类半导体元件和存储类半导体元件，将用于使所述逻辑类半导体元件和所述存储类半导体元件彼此电连接的焊盘形成为紧密间距的焊盘，将用于使所述逻辑类半导体元件或所述存储类半导体元件与所述多层印刷布线板彼此电连接的焊盘形成为稀疏间距的焊盘。
根据本发明，能够提供一种印刷布线板，其基本上是以往的有机材料类的印刷布线板，且具有能够安装半导体元件的紧密间距的焊盘。
附图说明
图1A是说明第一实施方式的结合型印刷布线板的结构的剖视图。
图1B是说明第一实施方式的结合型印刷布线板的结构内的、半导体元件－第二布线板－第一布线板的连接的局部放大图。
图2A是说明第一实施方式的结合型印刷布线板－半导体元件的利用ACF的连接方法的局部放大图。
图2B是说明第一实施方式的结合型印刷布线板－半导体元件的利用LVH的连接方法的局部放大图。
图2C是说明第一实施方式的结合型印刷布线板－半导体元件的利用FC的连接方法的局部放大图。
图3A是说明第二实施方式的结合型印刷布线板的结构的剖视图。
图3B是说明第二实施方式的结合型印刷布线板的结构内的、半导体元件－第二布线板－第一布线板的连接的局部放大图。
图3C是说明第二实施方式的结合型印刷布线板的结构内的、第二布线板－第一布线板的连接的局部放大图。
图4A是说明第二实施方式的利用ACF的第二布线板－第一布线板的连接方法的局部放大图。
图4B是说明第二实施方式的利用印刷(Printing)的第二布线板－第一布线板的连接方法的局部放大图。
图4C是说明第二实施方式的利用辊转印(Roller Transfer)的第二布线板－第一布线板的连接方法的局部放大图。
图4D是说明第二实施方式的利用点胶(喷墨)(Dispense(Ink Jet))的第二布线板－第一布线板的连接方法的局部放大图。
图4E是说明第二实施方式的利用引线接合(Wire Bonding)的第二布线板－第一布线板的连接方法的局部放大图。
图5A是第一实施方式的第二布线板(布线膜)的剖视图。
图5B是第二实施方式的第二布线板(布线膜)的剖视图。
图6A是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6B是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6C是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6D是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6E是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6F是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6G是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6H是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6I是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6J是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6K是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图6L是与其它图一同说明第一和第二实施方式的第二布线板的制造工序的图。
图7A是与其它图一同说明第一和第二实施方式的第一布线板的制造工序的图。
图7B是与其它图一同说明第一和第二实施方式的第一布线板的制造工序的图。
图7C是与其它图一同说明第一和第二实施方式的第一布线板的制造工序的图。
图7D是与其它图一同说明第一和第二实施方式的第一布线板的制造工序的图。
图7E是与其它图一同说明第一和第二实施方式的第一布线板的制造工序的图。
图7F是与其它图一同说明第一和第二实施方式的第一布线板的制造工序的图。
图7G是与其它图一同说明第一和第二实施方式的第一布线板的制造工序的图。
图7H是与其它图一同说明第一和第二实施方式的第一布线板的制造工序的图。
图8A是利用图7A说明的第一布线板的制造工序的替代例。
图8B是利用图7B说明的第一布线板的制造工序的替代例。
标号说明
2：核心基板；2t：通孔导体；2uc、2ud：核心基板导体层；4u、4d：第一层间树脂绝缘层；4uv、4dv：第一过孔导体；4uc、4dc：第一导体层；6u、6d：第二层间树脂绝缘层；6uv、6dv：第二过孔导体；6uc、6dc：第二导体层；8u、8d：第三层间树脂绝缘层；8uv、8dv：第三过孔导体；8uc、8dc：第三导体层；10：结合型印刷布线板；10u、10d：绝缘树脂层、阻焊层；12：结合材料；15：结合型印刷布线板；22：半导体元件、存储类元件、DRAM；22p－1、22p－2：电极焊盘、焊盘；24：半导体元件、逻辑类元件、MPU；24p－1、24p－2：电极焊盘、焊盘；34－1p、34－2p：焊盘；38：连接单元；44：填充过孔导体；46：焊球；50：抗蚀剂；60：支撑板；62：剥离层；64：绝缘层；66：抗蚀剂；66：液体抗蚀剂；66：感光性抗蚀剂；68：导体图案；68：导体层；70：绝缘层；70a：孔；72：感光性抗蚀剂；74：导体层；100：多层印刷布线板、有机材料类印刷布线板、第一布线板；150：第二布线板、布线膜；150s：焊球；155：第二布线板、布线膜；155c：电路图案；200：主板；FC：倒装芯片(Flip Chip)。
具体实施方式
下面，参照附图对本发明的结合型印刷布线板及其制造方法的实施方式详细地进行说明。这里，对附图中示出的相同要素标注相同的参照标号，省略重复的说明。另外，请注意这些实施方式是例示性的，并不对本发明做任何限定。
[第一实施方式]
(结合型印刷布线板的结构)
(特征)
为了能够容易地理解第一实施方式，首先，对结合型印刷布线板的特征简单地进行说明。
图1A是说明第一实施方式的结合型印刷布线板10的结构的剖视图。该结合型印刷布线板10在一个主面上搭载第一半导体元件22和第二半导体元件24，在另一个主面处与主板200连接。使用焊料凸点将第一半导体元件和第二半导体元件－结合型印刷布线板之间连接起来。结合型印刷布线板－主板之间例如通过利用了焊料凸点等的连接、借助了形成于一方的立柱插针的插针连接等而被连接起来。
将两个布线板结合而形成结合型印刷布线板10。第一布线板100由以往的有机材料类(例如，环氧树脂)的印刷布线板构成。在本实施方式中，图示了在核心基板的两面分别形成有三层积层(build up layer)的布线板，但这是例示性的，并不限定于此。第一布线板100可以是任意的以往的有机材料类的印刷布线板。
关于第一布线板100这样的以往的印刷布线板，电路图案的线与间隙(下面，简称为“L/S”)典型的是15μm/15μm、10μm/10μm左右。通常，在有机材料类印刷布线板中，从制造工艺技术方面讲，L/S是10μm/10μm以上。因此，焊盘也成为“稀疏间距的焊盘”。
第二布线板150是与第一布线板100的半导体元件搭载面侧结合的布线膜(也称为“布线结构体”、“薄的基板”)。如与图5A和图5B相关联地说明的那样，该布线膜150是薄的膜状的双层或多层布线板，利用半导体制造工艺而形成有电路图案。因此，对于电路图案的L/S，典型地讲能够形成5μm/5μm、3μm/3μm、2μm/2μm、1.5μm/1.5μm左右的精细图案。即，第二布线板150的L/S可以小于10μm/10μm。因此，焊盘也可以形成“紧密间距的焊盘”。
在布线膜150上混合存在地形成有第一布线和第二布线，所述第一布线将搭载于结合型印刷布线板的半导体元件之间连接起来，所述第二布线将半导体元件与第一布线板(多层印刷布线板)100之间连接起来。
第一布线板100和第二布线板150被独立地制造，之后结合而形成结合型印刷布线板10。
下面，按照附图对各结构要素进行说明。
(第一布线板)
图1所示的第一布线板(以往的印刷布线板)100可以是以往的任意的有机材料类的印刷布线板。因此，简单地进行说明。图示的第一布线板100在核心基板2上分别形成有通孔导体2t和核心基板导体层2uc、2dc。核心基板2例如可以是通减成法、半加成法、全加成法等形成的多层布线板。
这里，由于图精细，因此对参照标号进行说明。从图中看，在核心基板2的两面，依次对第一层标注标号4、对第二层标注标号6、对第三层标注标号8。并且，对比核心基板2靠上方的要素标注尾标u，对下方的要素标注尾标d，并且，对过孔导体标注尾标v，对导体层标注尾标c。
通过积层法在核心基板2的两面上分别形成有第一层间树脂绝缘层4u、4d，所述第一层间树脂绝缘层4u、4d分别形成有第一过孔导体4uv、4dv和第二导体层4uc、4dc。并且，在第一层间树脂绝缘层4u、4d上分别形成有第二层间树脂绝缘层6u、6d，所述第二层间树脂绝缘层6u、6d分别形成有第二过孔导体6uv、6dv和第二导体层6uc、6dc。并且，在第二层间树脂绝缘层6u、6d上分别形成有第三层间树脂绝缘层8u、8d，所述第三层间树脂绝缘层8u、8d分别形成有第三过孔导体8uv、8dv和第三导体层8uc、8dc。并且，在第三层间树脂绝缘层8u、8d上分别形成有阻焊层或绝缘树脂层10u、10d。
另外，第一布线板100也可以是填充镀覆通孔导体、或不存在核心基板自身的无核心布线板。积层的层数不限定于此，是任意的。
由于是典型的有机材料类印刷布线板，因此第一布线板100的L/S为10μm/10μm以上。因此，焊盘也成为“稀疏间距的焊盘”。例如，该间距是100μm以上。
(第二布线板)
第二布线板(布线膜)150是另外形成的非常薄的膜状的布线板。如与图6A至图6K相关联地说明的那样，例如在Si或玻璃板的载体上利用半导体工艺而形成双层或多层的电路图案，之后，将其剥离而形成第二布线板150。因此，电路图案的L/S可以小于10μm/10μm，焊盘也可以形成“紧密间距的焊盘”。例如，该间距小于100μm。例如使用结合材料12而将第二布线板150物理性地粘着于第一布线板100的半导体元件搭载面上，并且形成规定的电连接，成为结合型印刷布线板10。第一半导体元件22和第二半导体元件24靠近地并列配置并安装于结合型印刷布线板10的半导体元件搭载面、即第二布线板(布线膜)150上。
(半导体元件)
在图1A中，图示了DRAM作为第一半导体元件22，MPU作为第二半导体元件24。不限定于此，多数情况下，第一半导体元件22是存储类的半导体元件，第二半导体元件24是逻辑类的半导体元件。因此，这里，以DRAM作为第一半导体元件22、MPU作为第二半导体元件24为例进行说明。此外，在图1A中，图示了两个半导体元件，但当然也可以搭载两个以上的多个半导体元件。
(各要素的连接)
图1B是说明第一实施方式的结合型印刷布线板的结构内的、半导体元件－第二布线板(布线膜)－第一布线板(以往的印刷布线板)的连接的局部放大图。
关注第二布线板(布线膜)150。第二布线板150在第一布线板对置面处被物理性地粘着于第一布线板100。该结合材料12是占据电连接部以外的空间的、例如底部填充胶(UF)、绝缘性膜(UCF)和粘接剂等。利用该结合材料12而将第二布线板150固定于第一布线板100，两布线板之间的空间被密封，对湿气等起到密封作用。
通过与图2A至图2C相关联地说明的方法使第二布线板150的电路图案与第一布线板100的电路图案电连接。由于在第二布线板150的整个下表面形成有电连接，因此也称为“面安装”，明确了与之后将说明的第二实施方式的“周缘部安装”的不同。
对形成于第二布线板(布线膜)150的两面上的焊盘的间距进行说明。
首先，观察半导体元件，在DRAM 22的焊盘中，经由第二基板150而与第一基板100电连接的焊盘22p－1的间距稀疏，经由第二基板150而与MPU 24电连接的焊盘22p－2的间距紧密。同样地，在MPU 24的焊盘中，经由第二基板150而与第一基板100电连接的焊盘24p－1的间距稀疏，经由第二基板150而与DRAM 22电连接的焊盘24p－2的间距紧密。
为了适合于这些半导体元件的焊盘间距，形成于第二布线板(布线膜)150的半导体元件搭载面上的焊盘34－1p成为稀疏间距的焊盘，焊盘34－2p成为紧密间距的焊盘。
接着，观察第一布线板(以往的印刷布线板)100，所有的焊盘8up都是稀疏间距的焊盘，电路图案也是稀疏的图案。形成于第二布线板150的第一布线板对置面上的焊盘以适合于该第一布线板100的焊盘间距的方式，成为稀疏间距的焊盘。
关于半导体元件的焊盘的间距，通常，对于逻辑类元件而言，可以根据用户方的要求而形成如图那样的焊盘的间距。此外，对于并列(Side by Side)安装的存储类元件而言，为了实现与逻辑类元件的高速接口，有可能采用如图那样的焊盘的间距。
如图所示，在DRAM 22的焊盘中，与MPU 24电连接的焊盘22p－2形成在靠近于MPU 24的位置处。同样地，在MPU 24的焊盘中，与DRAM 22电连接的焊盘24p－2形成在靠近于DRAM 22的位置处。
通常，在个人计算机、服务器计算机等电子设备中，响应于工作命令，程序和所需的数据从读写比较慢的大容量存储装置(例如，HDD)(未图示。)被传送到容量比较小但读写高速的半导体元件(即，存储类元件22)，并且，程序被传送到逻辑类元件24。在执行程序时，所需的数据从存储类元件22被逐次地调用到逻辑类元件24，进行运算处理，其运算结果从逻辑类元件24被逐次写入到存储类元件22。工作结束后，处理结果被传送至大容量存储装置。这样，在数据处理期间中，频繁且大量地进行存储类元件22与逻辑类元件24之间的数据传送。
因此，如图所示，在经由第二布线板150将DRAM 22与MPU 24之间连接起来的安装方式中，各元件的焊盘形成在彼此靠近的位置处，一个元件的焊盘－另一个元件的焊盘之间的距离(即，第二布线板150的各要求布线长度)进一步变短，从而在缩短信号的传输延迟这点上非常理想。在这样的安装方式中，第二布线板150的半导体元件对置面的焊盘形成为：从图中观察，中央部为紧密间距的焊盘，两端部为稀疏间距的焊盘。
但是，这样地针对传输延迟的要求不限于严格的示例。即，关于半导体元件22、24，不限于紧密间距的焊盘区域和稀疏间距的焊盘区域被划分为两个的示例。可以是，紧密间距的焊盘区域和稀疏间距的焊盘区域分别有多个，并按任意的所希望的配置混合存在。并且，只要最小焊盘的间距(最小焊盘间距离)不超过制造第二布线板的半导体工艺的精细图案的制造极限，则也可以以焊盘为单位混合存在紧密间距的焊盘和稀疏间距的焊盘。
第二布线板150由于利用了半导体制造工艺，因此能够形成精细图案。此外，与以往的内插器同样地也发挥间距转换功能。即，在第二布线板150的半导体元件搭载面上存在紧密间距的焊盘和稀疏间距的焊盘。由于第一布线板100的制造工艺技术方面的制约，第二布线板150的第一布线板对置面的焊盘间距成为稀疏间距的焊盘。
(第一布线板－第二布线板的电连接方法)
图2A至图2C是说明第一实施方式的结合型印刷布线板的第一布线板－第二布线板的电连接方法的局部放大图。
图2A所示的方法是，利用ACF(Anisotropic Conductive Film：各向异性导电膜)42将第一布线板(以往的印刷布线板)100与第二布线板(布线膜)150电连接。ACF通常是利用热硬化型的树脂膜使镀上金属的微小的球无数地分散到绝缘基材中而得到的。将ACF 42夹在第一布线板100与第二布线板150的连接部处，并进行加压、加热，从而其中的球的接触部分能够在上下方向(布线板的厚度方向)确保导通、在横向(与厚度方向垂直的面的方向)确保绝缘。
图2B所示的方法是借助于由LVH(激光过孔)形成的填充过孔导体44而将第一布线板100的导体图案和第二布线板150的导体图案连接起来的方法。
图2C所示的方法是利用焊球46等倒装芯片(Flip Chip)技术而将第一布线板100的导体图案和第二布线板150的导体图案连接起来的方法。
[第二实施方式]
(结合型印刷布线板的结构)
(特征)
图3A和图3B所示的第二实施方式与第一实施方式相比，除了第二布线板的一部分不同以外，其它相同。因此，关于第二实施方式，通过明确与第一实施方式的差异来进行说明。第二实施方式的结合型印刷布线板15是第一布线板(以往的印刷布线板)100与第二布线板(布线膜)155的结合型印刷布线板。关于第二布线板155，与半导体元件22、24以及第一布线板100的连接方式不同。
第二布线板155的半导体元件搭载面与第一实施方式大致相同。另一方面，第二布线板155的第一布线板对置面的整个面被物理性地粘着于第一布线板100，其上没有电连接端子。通过形成于第二布线板155的周缘部的连接单元38进行第二布线板155与第一布线板的电连接。与图4A至图4E相关联地对该连接单元38的具体方法进行说明。由于在第二布线板155的周缘部形成电连接，因此也称为“周缘部安装”，明确了与先前说明的第一实施方式的“面安装”的不同。
下面，根据附图对各结构要素进行说明。
(第一布线板)
第二实施方式的第一布线板(以往的印刷布线板)100与第一实施方式的第一布线板相同。
(第二布线板)
如图3A和图3B所示，第二布线板(布线膜)155的第一布线板对置面未形成有焊盘。第二布线板155被物理性地粘着于第一布线板100。该结合材料12是占据第二布线板155与第一布线板100之间的空间的、例如底部填充胶(UF)、绝缘性膜(UCF)或粘接剂等。利用该结合材料12而将第二布线板150固定于第一布线板100，两布线板之间的空间被密封，对湿气等起到密封作用。
如图3B所示，利用形成于第二布线板155的周缘部的连接单元38进行第二布线板155与第一布线板的电连接。
如图3C所示，在第二实施方式的结合型印刷布线板15中，将第二布线板(布线膜)155粘着在第一布线板(以往的印刷布线板)100上，半导体元件22、24被安装在第二布线板155上。在从半导体元件22、24到第一布线板10的电路图案中，形成于第二布线板155的电路图案155c扇出(朝向周缘部扩大)，通过连接单元38而与第一布线板10的电路图案连接。因此，关于半导体元件搭载面，第二布线板155(第二实施方式)与第二布线板150(第一实施方式)相比，在需要该扇出的图案这点上不同。另外，该扇出图案不一定需要形成于第二布线板155的最外层。也可以这样：使一部分或全部的扇出的电路图案形成在作为多层结构的第二布线板155的内层导体层中并与处于形成有连接单元38的部位的焊盘电连接。
(半导体元件)
第二实施方式的半导体元件22、24与第一实施方式的这些半导体元件相同。
(第一布线板－第二布线板的电连接方法)
先前说明了利用形成于第二布线板155的周缘部的连接单元38进行第二布线板155与第一布线板100的电连接。图4A至图4E是说明该连接单元38的具体的电连接方法的局部放大图。
图4A所示的方法是，利用结合材料12将第一布线板100与第二布线板155物理性地粘着在一起，并利用ACF(Anisotropic Conductive Film：各向异性导电膜)42将它们电连接。关于ACF 42，请参照与图2A相关联的说明。
图4B所示的方法是如下的方法：利用结合材料12将第一布线板100与第二布线板155物理性地粘着在一起，并将导电部件(例如，焊膏)52隔着抗蚀剂50而印刷(Printing)至第一布线板100的电路图案与第二布线板155的电路图案之间来进行电连接。
图4C所示的方法是如下的方法：利用结合材料12将第一布线板100与第二布线板155物理性地粘着在一起，并将导电部件(例如，焊膏)52辊转印(Roller Transfer：用辊转印)至第一布线板100的电路图案与第二布线板155的电路图案之间来进行电连接。
图4D所示的方法是如下的方法：利用结合材料12将第一布线板100与第二布线板155物理性地粘着在一起，并与喷墨(Ink Jet)打印机的原理同样地使导电部件(例如，金属纳米粒子)54微滴化而直接喷涂(Dispense)至第一布线板100来进行电连接。
图4E所示的方法是如下的方法：利用结合材料12将第一布线板100与第二布线板155物理性地粘着在一起，并通过作为半导体的安装方法而公知的引线接合(WireBonding)进行电连接。使用金属细线(wire)56将第一布线板100的电路图案与第二布线板155的电路图案之间连接起来。
[第二布线板]
图5A是第一实施方式的第二布线板(布线膜)150的剖视图。当前试制研究中的第二布线板150是各绝缘层的厚度为2～4μm、绝缘层整体的厚度为十～二十几μm的膜状布线板。在第二布线板的上表面形成有用于与半导体元件连接的焊球150s。(另外，也有不形成焊球的安装法。)另一方面，由于是面安装，因此在第二布线板的下表面形成有用于与第一布线板连接的电路图案。
图5B是第二实施方式的第二布线板(布线膜)155的剖视图。与第二布线板150相比，由于是周缘安装，因此在第二布线板的下表面不存在用于与第一布线板连接的电路图案，这点不同。
[第二布线板的制造方法]
参照图6A至图6L对第一和第二实施方式的第二布线板(布线膜)150、155的制造方法进行说明。
如图6A所示，准备支撑板(也称为“载体”)60。支撑板典型的是平坦的Si或玻璃板。在其上表面形成剥离层62。剥离层62是为了在最终阶段将形成于支撑板上的第二布线板从支撑板上剥离而形成的。
如图6B所示，在第二实施方式的第二布线板155(参照图5B)中，在剥离层62上形成有绝缘层64。例如通过旋压法而形成薄的绝缘层。在第二实施方式中，由于是周缘安装，因此在最下层没有电路图案。
如图6C所示，在第二实施方式的第二布线板155中，通过溅射法等在绝缘层64上形成种子层后，形成感光性抗蚀剂66。如在通常的半导体工艺中进行的那样，例如利用旋压法涂覆液体抗蚀剂66并使其干燥、硬化。
如图6D所示，采用适当的掩模(未图示。)对抗蚀剂66进行构图。即，将电路图案形成部位处的抗蚀剂66去除。
如图6E所示，在电路图案形成部位处形成导体层68。即，例如通过在半导体制造工艺中使用的溅射法或真空蒸镀法在电路图案形成部位处的绝缘层上形成种子层，并利用该种子层作为电极而进行铜电镀。通过利用半导体制造工艺，能够形成精细图案。
如图6F所示，将抗蚀剂66剥离。在该阶段，形成最下层的导体图案68。在第二实施方式的第二布线板155(参照图5B)中，该最下层的导体图案68处于绝缘层64上。在第一实施方式的第二布线板150(参照图5A)中，该最下层的导体图案68处于剥离层62上。
如图6G所示，进一步地例如通过旋压法而形成绝缘层70。这是与图6B同样的工序。
如图6H所示，例如利用光刻在绝缘层70上形成过孔导体用的孔70a。
如图6I所示，通过溅射法等在形成有孔70a的绝缘层上形成种子层后，形成感光性抗蚀剂72。这是与图6C同样的工序。
如图6J所示，采用适当的掩模(未图示。)对感光性抗蚀剂72进行构图。这是与图6D同样的工序。
如图6K所示，在电路图案(包括过孔导体。)形成部位处形成导体层74。这是与图6E同样的工序。
如图6L所示，将感光性抗蚀剂72剥离。这是与图6F同样的工序。
在多层布线的情况下，将图6G至图6L的工序重复所需次数。在形成所需层数后，在最终阶段，利用剥离层62从支撑板60上剥离后，第二布线板150、155完成。
[第一布线板(以往的印刷布线板)的制造方法]
第一布线板100可以是以往任意的多层印刷布线板。例如，第一配线板100可以是有机材料类(例如，环氧树脂)的印刷配线板。在图1A、1B所示的第一实施方式和图3A、3B所示的第二实施方式中，作为例示而图示了在核心基板的两面上分别形成有三层积层的布线板。因此，参照图7A至图7H对这样的布线板的制造方法极简单地进行说明。
如图7A所示，准备例如环氧树脂制的双面铜箔层叠板，通过激光加工开设通孔用的孔2t。在采用半加成法的情况下，两面的铜箔是薄的铜箔。
如图7B所示，对包括通孔内在内的整个面实施铜化学镀，并接着实施铜电镀而分别形成导体层2uc、2dc。
如图7C所示，采用感光性干膜(未图示。)来对导体层进行构图而分别形成第一导体层2uc、2dc。
如图7D所示，在两面上分别形成第一层间绝缘层4u、4d。利用绝缘片或预成型料进行加热压接。
如图7E所示，在两面上通过激光加工在第一层间绝缘层4u、4d处开设过孔导体用的孔，对包括孔内在内的整个面实施铜化学镀，并接着实施铜电镀而分别形成过孔导体4uv、4dv和导体层4uc、4dc。
如图7F所示，采用感光性干膜(未图示。)来对导体层进行构图而分别形成第二过孔导体4uv、4dv和第二导体层4uc、4dc。
如图7G所示，将图7C至图7F的工序进一步地重复两次而分别形成第二层间树脂绝缘层6u、6d，并且分别形成第三层间树脂绝缘层8u、8d，其中，所述第二层间树脂绝缘层6u、6d分别形成有第二过孔导体6uv、6dv和第二导体层6uc、6dc，所述第三层间树脂绝缘层8u、8d分别形成有第三过孔导体8uv、8dv和第三导体层8uc、8dc。
如图7H所示，进一步地分别形成阻焊层或绝缘树脂层10u、10d。
(替代例)
在图7A中，通过激光加工开设通孔用的孔2t。也可以取而代之地按如下过程形成沙漏状通孔导体。
如图8A所示，从核心基板上表面侧照射激光，在通孔形成位置处形成第一开口2t－1，所述第一开口2t－1由直径从上表面侧朝向下表面侧缩小的锥形构成。接着，从下表面侧照射激光，在通孔形成位置处形成第二开口2t－2，所述第二开口2t－2由直径从下表面侧朝向上表面侧缩小的锥形构成。由此，设置由第一开口2t－1和第二开口2t－2形成的沙漏状通孔导体用通孔。
如图8B所示，对包括第一开口2t－1和第二开口2t－2在内的整个面实施铜化学镀，并接着实施铜电镀，通过填充镀覆来填充沙漏状通孔导体用通孔，分别形成通孔导体2t和导体层2uc、2dc。
这之后的工序与图7C至图7H以及与之相关联的说明相同。
[第一布线板与第二布线板的结合]
在第一实施方式的结合型印刷布线板10中，利用结合材料12使独立地形成的第一布线板100和第二布线板150物理性地粘着在一起，通过与图2A至图2C相关联地说明的任意一个方法进行电连接。
在第二实施方式的结合型印刷布线板15中，利用结合材料12使独立地形成的第一布线板100和第二布线板155物理性地粘着在一起，通过与图4A至图4E相关联地说明的任意一个方法进行电连接。
[变形例、替代例、其它]
对本发明的结合型印刷布线板及其制造方法的实施方式进行了说明，但请注意这些都是例示性的，并不对本发明做任何限定。关于本实施方式，本领域技术人员能够容易地实现的追加、删除、变更、改良都包括在本发明的范围内。本发明的技术范围是根据所附的权利要求书的记载来确定的。

Claims (14)

1.一种结合型印刷布线板，其在多层印刷布线板的一个主面上粘着有布线膜，在所述结合型印刷布线板中，
在所述布线膜上混合存在地形成有第一布线和第二布线，所述第一布线将搭载于所述结合型印刷布线板的半导体元件之间连接起来，所述第二布线将各半导体元件与所述多层印刷布线板之间连接起来。
2.根据权利要求1所述的结合型印刷布线板，其中，
在所述布线膜的半导体元件搭载面上形成有紧密间距的焊盘和稀疏间距的焊盘。
3.根据权利要求2所述的结合型印刷布线板，其中，
在所述紧密间距的焊盘区域中，第一布线的线与间隙小于10μm/10μm，
在所述稀疏间距的焊盘区域中，第二布线的线与间隙在10μm/10μm以上。
4.根据权利要求1所述的结合型印刷布线板，其中，
所述紧密间距的焊盘的间距小于100μm，
所述稀疏间距的焊盘的间距在100μm以上。
5.根据权利要求1所述的结合型印刷布线板，其中，
利用(i)底部填充胶、(ii)绝缘性膜和(iii)绝缘性粘接剂中的任意一种将所述多层印刷布线板与所述布线膜粘着在一起。
6.根据权利要求1所述的结合型印刷布线板，其中，
在所述布线膜的半导体元件搭载面上形成有焊盘，所述焊盘用于安装逻辑类半导体元件和存储类半导体元件，
所述焊盘中的、用于将所述逻辑类半导体元件和所述存储类半导体元件彼此电连接的焊盘形成在各元件的彼此靠近的区域中。
7.根据权利要求6所述的结合型印刷布线板，其中，
用于将所述逻辑类半导体元件和所述存储类半导体元件彼此电连接的焊盘以紧密间距形成，
用于将所述逻辑类半导体元件或所述存储类半导体元件与所述多层印刷布线板彼此电连接的焊盘以稀疏间距形成。
8.根据权利要求1所述的结合型印刷布线板，其中，
在所述布线膜的半导体元件搭载面的焊盘上形成有焊料凸点。
9.根据权利要求1所述的结合型印刷布线板，其中，
关于所述多层印刷布线板与所述布线膜，
(a)利用树脂类结合材料而被物理性地粘着在一起，
(b)在所述布线膜的所述多层印刷布线板对置面的整个面上，利用(i)各向异性导电膜、(ii)填充过孔导体和(iii)导电性连接部件中的任意一种而被电连接。
10.根据权利要求1所述的结合型印刷布线板，其中，
关于所述多层印刷布线板与所述布线膜，
(a)在所述布线膜的所述多层印刷布线板对置面的整个面上，利用树脂类结合材料而被物理性地粘着在一起，
(b)通过形成于所述布线膜的周缘部的连接单元而被电连接。
11.根据权利要求10所述的结合型印刷布线板，其中，
形成于所述布线膜的周缘部的连接单元利用(i)各向异性导电膜、(ii)导电部件的印刷、(iii)导电部件的辊转印、(iv)喷墨式的喷涂、以及(v)引线接合中的任意一种进行电连接。
12.一种结合型印刷布线板的制造方法，利用印刷板制造技术来制造多层印刷布线板，利用半导体制造工艺制造形成了图案的布线膜，将所述多层印刷布线板和所述布线膜粘着在一起，在所述制造方法中，
在所述布线膜上混合存在地形成第一布线和第二布线，所述第一布线将搭载于所述结合型印刷布线板的半导体元件之间连接起来，所述第二布线将各半导体元件与所述多层印刷布线板之间连接起来。
13.根据权利要求12所述的结合型印刷布线板的制造方法，其中，
在所述布线膜的半导体元件搭载面上形成紧密间距的焊盘和稀疏间距的焊盘。
14.根据权利要求12所述的结合型印刷布线板的制造方法，其中，
在所述布线膜的半导体元件搭载面上形成焊盘，所述焊盘用于安装逻辑类半导体元件和存储类半导体元件，
将用于使所述逻辑类半导体元件和所述存储类半导体元件彼此电连接的焊盘形成为紧密间距的焊盘，
将用于使所述逻辑类半导体元件或所述存储类半导体元件与所述多层印刷布线板彼此电连接的焊盘形成为稀疏间距的焊盘。
CN201410437496.9A 2013-08-31 2014-08-29 结合型印刷布线板及其制造方法 Pending CN104427753A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013180789A JP2015050314A (ja) 2013-08-31 2013-08-31 結合型プリント配線板及びその製造方法
JP2013-180789 2013-08-31

Publications (1)

Publication Number Publication Date
CN104427753A true CN104427753A (zh) 2015-03-18

Family

ID=52581566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410437496.9A Pending CN104427753A (zh) 2013-08-31 2014-08-29 结合型印刷布线板及其制造方法

Country Status (3)

Country Link
US (1) US20150060127A1 (zh)
JP (1) JP2015050314A (zh)
CN (1) CN104427753A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548998A (zh) * 2015-09-17 2017-03-29 胡迪群 封装基材的制作方法
CN107197587A (zh) * 2016-03-15 2017-09-22 阿尔斯通运输科技公司 包括球栅阵列插入层的印刷电路板
JP2018093107A (ja) * 2016-12-06 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置
CN108538813A (zh) * 2017-03-02 2018-09-14 艾马克科技公司 半导体封装、半导体封装组件以及制造半导体封装的方法
CN109845416A (zh) * 2016-10-21 2019-06-04 罗伯特·博世有限公司 用于涂敷粘性的或糊状的材料的印刷装置以及印刷方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10524366B2 (en) * 2015-07-15 2019-12-31 Printed Circuits, Llc Methods of manufacturing printed circuit boards
JP6322345B2 (ja) 2015-08-20 2018-05-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2017149811A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP7289620B2 (ja) 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
JP7347440B2 (ja) * 2018-10-26 2023-09-20 凸版印刷株式会社 半導体パッケージ用配線基板の製造方法
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022385A1 (en) * 2000-07-27 2002-02-21 Toshihiro Miyake Connection structure and connection method of both circuit boards
CN1989616A (zh) * 2004-07-26 2007-06-27 株式会社系统制造科技 半导体装置
US20110044015A1 (en) * 2009-08-20 2011-02-24 Fujitsu Limited Multichip module and method for manufacturing the same
US20120267777A1 (en) * 2011-04-22 2012-10-25 Tessera Research Llc Multi-chip module with stacked face-down connected dies
CN104241241A (zh) * 2013-06-20 2014-12-24 揖斐电株式会社 封装基板和封装基板的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3213291B2 (ja) * 1999-06-29 2001-10-02 ソニーケミカル株式会社 多層基板及び半導体装置
JP4112448B2 (ja) * 2003-07-28 2008-07-02 株式会社東芝 電気光配線基板及び半導体装置
TWI447864B (zh) * 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022385A1 (en) * 2000-07-27 2002-02-21 Toshihiro Miyake Connection structure and connection method of both circuit boards
CN1989616A (zh) * 2004-07-26 2007-06-27 株式会社系统制造科技 半导体装置
US20110044015A1 (en) * 2009-08-20 2011-02-24 Fujitsu Limited Multichip module and method for manufacturing the same
US20120267777A1 (en) * 2011-04-22 2012-10-25 Tessera Research Llc Multi-chip module with stacked face-down connected dies
CN104241241A (zh) * 2013-06-20 2014-12-24 揖斐电株式会社 封装基板和封装基板的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAZUYA MASU ET AL.: "RF Passive Components Using Metal Line on Si CMOS", 《IEICE TRANS. ELECTRON.》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548998A (zh) * 2015-09-17 2017-03-29 胡迪群 封装基材的制作方法
CN107197587A (zh) * 2016-03-15 2017-09-22 阿尔斯通运输科技公司 包括球栅阵列插入层的印刷电路板
CN109845416A (zh) * 2016-10-21 2019-06-04 罗伯特·博世有限公司 用于涂敷粘性的或糊状的材料的印刷装置以及印刷方法
JP2018093107A (ja) * 2016-12-06 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置
CN108538813A (zh) * 2017-03-02 2018-09-14 艾马克科技公司 半导体封装、半导体封装组件以及制造半导体封装的方法

Also Published As

Publication number Publication date
JP2015050314A (ja) 2015-03-16
US20150060127A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
CN104427753A (zh) 结合型印刷布线板及其制造方法
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
CN104427752A (zh) 结合型的印刷布线板及其制造方法
JP3910387B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP5010737B2 (ja) プリント配線板
US10034368B2 (en) Flying tail type rigid-flexible printed circuit board
JP4468464B2 (ja) フレキシブルプリント配線板および電子機器
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US20020158341A1 (en) Semiconductor package
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US10159154B2 (en) Fusion bonded liquid crystal polymer circuit structure
JP2011244016A (ja) モジュールの製造方法
US20120152605A1 (en) Circuitized substrate with dielectric interposer assembly and method
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
US10506722B2 (en) Fusion bonded liquid crystal polymer electrical circuit structure
JP2014239200A (ja) 新規な終端部およびチップと基板との間の連結部
US20070000688A1 (en) Substrates for high performance packages including plated metal on ceramic substrates and thick organic substrates
CN108966478A (zh) 柔性电路板及其制作方法
CN104604345A (zh) 布线板及布线板的制造方法
US20070227763A1 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
KR100863443B1 (ko) 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치
JP4407702B2 (ja) 表裏導通基板の製造方法および表裏導電基板
CN101937900A (zh) 一种微波毫米波电路
CN101022695B (zh) 线路嵌合于介电层的无芯板薄型基板及其制造方法
US9673063B2 (en) Terminations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318

WD01 Invention patent application deemed withdrawn after publication