[go: up one dir, main page]

CN104409624B - 封装方法和半导体器件 - Google Patents

封装方法和半导体器件 Download PDF

Info

Publication number
CN104409624B
CN104409624B CN201410737512.6A CN201410737512A CN104409624B CN 104409624 B CN104409624 B CN 104409624B CN 201410737512 A CN201410737512 A CN 201410737512A CN 104409624 B CN104409624 B CN 104409624B
Authority
CN
China
Prior art keywords
layer
dielectric layer
semiconductor element
sacrificial
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410737512.6A
Other languages
English (en)
Other versions
CN104409624A (zh
Inventor
费跃
王旭洪
张颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201410737512.6A priority Critical patent/CN104409624B/zh
Publication of CN104409624A publication Critical patent/CN104409624A/zh
Priority to US15/563,407 priority patent/US10290795B2/en
Priority to PCT/CN2015/091663 priority patent/WO2016086716A1/zh
Application granted granted Critical
Publication of CN104409624B publication Critical patent/CN104409624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/04—Casings
    • G01J5/041—Mountings in enclosures or in a particular environment
    • G01J5/045—Sealings; Vacuum enclosures; Encapsulated packages; Wafer bonding structures; Getter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G01J2005/123—Thermoelectric array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明提供一种封装方法和半导体器件，该封装方法包括：在基片上沉积第一牺牲层，以覆盖形成于基片的半导体元件；在第一牺牲层的上表面和侧壁覆盖第一介质层，第一介质层具有使第一牺牲层的一部分露出的第一凹槽；在露出的第一牺牲层的表面覆盖第二牺牲层；在第二牺牲层及露出的第一介质层表面覆盖第二介质层，第二介质层具有使第二牺牲层露出的释放孔和第二凹槽；沉积填充层，以填充第二凹槽；通过释放孔，去除第二牺牲层和第一牺牲层，以形成空腔；沉积第三介质层，覆盖第二介质层露出的表面，并且填充释放孔。根据本申请，免除了使用管壳进行封装的步骤，降低了对半导体元件的封装成本，并能提高产量。

Description

封装方法和半导体器件
技术领域
本申请涉及半导体技术领域，尤其涉及一种封装方法和半导体器件。
背景技术
近年来，红外探测技术在军用和民用领域飞速发展，各种红外探测器的市场需求也日益增加。热电堆红外探测器以其成本低、制作工艺简单、无需加偏置电压和无1/f噪声等特点被广泛应用于各种红外探测系统。
热电堆红外探测器利用塞贝克效应，在半导体基片表面设计热结和冷结。在热结区域有红外吸收层，负责吸收需要探测物体的红外辐射(通常在8-14um波长范围)，红外吸收层由于吸收红外辐射而产生热量并传导给热结，热结与处于半导体基片上与环境温度相同的冷结产生一个温度差，利用塞贝克效应，在热电堆红外探测器的分别与热结和冷结连接的两个电极上产生电动势差，通过检测该电动势差的大小可以检测到被探测物体的红外辐射量的大小，进而结合被探测物体发射率、光学系统、热转换效率等参数给出被探测物体的表面温度。
通常，热电堆红外探测器制作完成后需要进行真空或低压气体封装，以减少空气对探测器红外吸收层的热对流干扰，提高探测器的灵敏度和稳定性。传统的红外探测器封装形式大多为TO金属管壳封装，图1所示为封装后的热电堆探测器的器件结构示意图，其中，图1(A)是仰视图，图1(B)是侧视图。在传统的TO金属管壳封装形式中，红外探测器被放置并固定在封装管壳底部，在上面密封一个带有红外滤波片的金属管壳，该红外滤波片负责过滤各种不需要的光学波段，金属管壳内抽真空或者填充低压气体，底部引出连接红外探测器电极的引脚用于测试。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，在使用TO金属管壳封装的方法对热电堆红外探测器进行封装时，需要为每个热电堆红外探测器都配备一个TO封装管壳，因此，在大批量生产过程中成本大大增加。
本申请提供一种封装方法和半导体器件，利用半导体微加工技术，将集成滤波片的封装外壳直接制造于每个热电堆红外探测器单元上，避免了使用金属管壳对热电堆红外探测器芯片进行逐个封装的步骤，大大降低了封装成本，并能提高产量。
根据本申请实施例的一个方面，提供一种封装方法，该方法包括：
在基片1上沉积第一牺牲层4，以覆盖形成于所述基片1的半导体元件3，并且，所述牺牲层4的面积大于所述半导体元件3的面积；
在所述第一牺牲层4的上表面和侧壁覆盖第一介质层5，所述第一介质层5具有使所述第一牺牲层4的一部分露出的第一凹槽，所述第一凹槽位于所述半导体元件3的上方，且所述第一凹槽的面积大于所述半导体元件3的面积；
在露出的第一牺牲层4的表面覆盖第二牺牲层6，并且，位于所述第一牺牲层上表面的一部分所述第一介质层5也被所述第二牺牲层6覆盖；
在所述第二牺牲层6及露出的所述第一介质层5表面覆盖第二介质层7，所述第二介质层具有使所述第二牺牲层6露出的释放孔和第二凹槽，其中，所述第二凹槽位于所述第一凹槽上方；
沉积填充层9，以填充所述第二凹槽；
通过所述释放孔8，去除所述第二牺牲层和所述第一牺牲层，以形成由所述基片、第一介质层5、第二介质层7以及填充层9围成的空腔，所述空腔通过所述释放孔8与外界连通；
沉积第三介质层10，所述第三介质层10覆盖所述第二介质层7露出的表面，并且填充所述释放孔8，使所述释放孔8密封。
根据本申请实施例的另一个方面，其中，所述第一基片还具有与所述半导体元件电连接的电极2，所述电极与所述半导体元件位于所述基片的同侧，并且，所述方法还包括：
去除覆盖于所述电极2上的所述第一介质层、所述第二介质层和/或所述第三介质层。
根据本申请实施例的另一个方面，其中，所述第三介质层10通过所述释放孔与所述第一介质层连接。
根据本申请实施例的另一个方面，其中，所述第一牺牲层和所述第二牺牲层的材料分别是聚酰亚胺、非晶硅、多晶硅、氧化硅或光刻胶，并且所述第一牺牲层和所述第二牺牲层材料相同；所述第一介质层、所述第二介质层和所述第三介质层的材料分别是氮化硅、氧化硅、非晶硅或多晶硅，并且所述第一介质层、所述第二介质层和所述第三介质层的材料相同或不同。
根据本申请实施例的另一个方面，其中，所述半导体元件3具有热电堆探测器结构和热电堆探测器吸收层；所述填充层9由滤波片薄膜组成，对经由所述填充层9照射向所述空腔的光波进行过滤。
根据本申请实施例的另一个方面，提供一种半导体器件，包括：基片1；位于基片表面的半导体元件3；位于基片表面的、自下而上依次层叠的第一介质层5、第二介质层7和第三介质层10；以及填充材料9；其中，所述第一介质层、所述第二介质层和所述第三介质层都具有位于所述半导体元件3的上方的贯通的凹槽，且所述填充材料9填充所述第二介质层7和所述第三介质层10的所述凹槽；所述基片、所述第一介质层5、所述第二介质层7、所述第三介质层10以及填充层9围成密闭空腔，该半导体元件3被容纳于所述空腔；并且，所述第二介质层7的构成所述空腔上壁的部分具有释放孔，所述第三介质层10填充所述释放孔，并且，所述第三介质层10通过所述释放孔与所述第一介质层5连接。
根据本申请实施例的另一个方面，其中，所述半导体器件还具有与所述半导体元件电连接的电极2，所述电极与所述半导体元件位于所述基片的同侧。
根据本申请实施例的另一个方面，其中，所述第一介质层、所述第二介质层和所述第三介质层的材料分别是氮化硅、氧化硅、非晶硅或多晶硅，并且所述第一介质层、所述第二介质层和所述第三介质层的材料相同或不同。。
根据本申请实施例的另一个方面，其中，所述半导体元件3具有热电堆探测器结构和热电堆探测器吸收层；所述填充层9由滤波片薄膜组成，对经由所述填充层9照射向所述空腔的光波进行过滤。
本申请的有益效果在于：将例如作为滤波片的填充层9直接集成在了每个例如作为热电堆红外探测器单元的半导体元件的封装外壳上，由此实现晶圆级的封装，所以，相比较于对半导体元件逐个进行封装，能够大大降低封装成本，并提高半导体器件的生产效率。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是现有技术中对红外探测器进行TO金属管壳封装后的器件结构示意图；
图2是本申请实施例的封装方法的一个流程示意图；
图3(A)-图3(H)是本申请实施例的封装方法的每一步对应的器件结构示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请中，为了说明方便，将基片的设置半导体元件的面称为“上表面”，将基片的与该“上表面”相对的面称为“下表面”，由此，“上”方向是指从“下表面”指向“上表面”的方向，“下”方向与“上”方向相反。在本申请中，“上”和“下”的设定是相对而言，仅是为了说明方便，并不代表具体实施封装方法时或使用半导体器件时的方位。
实施例1
本申请实施例1提供一种封装方法，用于对半导体元件进行封装。
图2是本申请实施例中封装方法的一个流程示意图，图3是本申请实施例的封装方法的每一步对应的器件结构示意图。如图2所示，该封装方法包括步骤S201-S207。下面，结合图2和图3，对本实施例的封装方法进行说明。
步骤S201：在基片1上沉积第一牺牲层4，以覆盖形成于该基片1的半导体元件3。
在本实施例中，该基片可以是半导体制造领域中常用的晶圆，例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator，SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride，GaN)晶圆等，本实施例对此并不限制。
在本实施例中，如图3(A)所示，在进行步骤S201之前，基片1上表面可以形成有半导体元件3，其中，该半导体元件3例如可以具有红外热电堆探测器结构和红外热电堆探测器吸收层，关于红外热电堆探测器结构和红外热电堆探测器吸收层的具体结构和形成方式，可以参考现有技术，本实施例不再赘述。此外，在本实施例中，该半导体元件3还可以是其它类型的半导体元件，本实施例并不作限制，例如，热释电探测器结构、紫外光探测器结构、发光二极管结构和/或激光器结构等。
在步骤S201中，可以在上表面形成有半导体元件3的基片1上涂覆第一牺牲薄膜，并通过掩模版光刻和刻蚀等工艺，使该第一牺牲薄膜图形化，以形成第一牺牲层4。如图3(B)所示，经过步骤S201后，该第一牺牲层4的上表面的面积可以大于该半导体元件3的上表面的面积，由此，可以使后期形成的空腔具有较大的容积，便于半导体元件3进行工作，例如，当该半导体元件3具有红外热电堆探测器结构和红外热电堆探测器吸收层时，较大的空腔容积可以便于该半导体元件3吸收光波。
步骤S202：在该第一牺牲层4的上表面和侧壁覆盖第一介质层5，其中，该第一介质层5具有使该第一牺牲层4的一部分露出的第一凹槽，该第一凹槽位于该半导体元件3的上方，且该第一凹槽的面积大于该半导体元件3的面积。
在本实施例的步骤S202中，可以先在已形成的第一牺牲层4的基础上沉积第一介质薄膜，使该第一介质薄膜覆盖整个第一牺牲层4的上表面和侧壁；然后，通过掩模版光刻和刻蚀等工艺，将该第一介质薄膜图形化，以形成第一介质层5。如图3(C)所示，该步骤S202形成的该第一介质层5具有使该第一牺牲层4的上表面的一部分露出的第一凹槽，该第一凹槽位于该半导体元件3的上方，且该第一凹槽的面积大于该半导体元件3的面积，由此，使半导体元件3便于接收外界的光波等。
步骤S203：在露出的第一牺牲层4的表面覆盖第二牺牲层6，并且，位于该第一牺牲层上表面的一部分该第一介质层5也被该第二牺牲层6覆盖。
在本实施例的步骤S203中，可以在基片上涂敷第二牺牲薄膜，然后，通过掩模版光刻和刻蚀等工艺，将第二牺牲薄膜图形化，以形成第二牺牲层6。如图3(D)所示，该步骤S203形成的该第二牺牲层6与第一牺牲层4相连，并且覆盖位于该第一牺牲层4上表面的一部分第一介质层5，该一部分第一介质层5例如可以如图3(D)中的虚线所示。
步骤S204：在该第二牺牲层6及露出的该第一介质层5表面覆盖第二介质层7，该第二介质层具有使该第二牺牲层6露出的释放孔和第二凹槽，其中，该第二凹槽位于该第一凹槽上方。
在本实施例的步骤S204中，可以先在基片上沉积第二介质薄膜，使其覆盖整个第二牺牲层6，并有一部分与第一介质层5连接；然后，通过掩模版光刻工艺和刻蚀工艺，将第二介质薄膜图形化，以形成第二介质层7。如图3(E)所示，该步骤S204所形成的该第二介质层7覆盖该第二牺牲层6及露出的该第一介质层5表面，并且，该第二介质层7的顶部具有使该第二牺牲层6露出的释放孔8和第二凹槽。此外，在本实施例中，在该半导体元件3具有红外热电堆探测器结构和红外热电堆探测器吸收层的情况下，该第二凹槽的尺寸可以不小于该热电堆红外探测器吸收层的尺寸，由此，便于该吸收层吸收光波。
步骤S205：沉积填充层9，以填充该第二凹槽；
在本实施例的步骤S205中，可以沉积填充薄膜，然后，通过掩膜版光刻工艺和刻蚀工艺，对该填充薄膜图形化，以形成填充层9。如图3(F)所示，该步骤S205所形成的填充层9填充该第二牺牲层6的该第二凹槽。
在本实施例中，该填充层9例如可以由滤波片薄膜组成，用于对光波进行过滤，其中，该滤波片薄膜例如可以由不同材料的薄膜叠加而形成。
步骤S206：通过该释放孔8，去除该第二牺牲层和该第一牺牲层，以形成由该基片、第一介质层5、第二介质层7以及填充层9围成的空腔，该空腔通过该释放孔8与外界连通。
在本实施例的步骤S206中，例如可以通过微波或射频氧等离子灰化的方法，经由释放孔8，逐步去除该第二牺牲层和该第一牺牲层，以形成该空腔，如图3(G)所示。
步骤S207：沉积第三介质层10，该第三介质层10覆盖该第二介质层7露出的表面，并且填充该释放孔8，使该释放孔8密封。
在本实施例的步骤S207中，可以在真空或低压气氛下，沉积第三介质薄膜，然后，通过掩膜版光刻工艺和刻蚀工艺，对该第三介质薄膜图形化，以形成第三介质层10。如图3(H)所示，该步骤S207所形成的第三介质层10覆盖第二层介质层7露出来的部分，并露出填充层9；并且，一部分第三介质层10沉积进入释放孔并将释放孔密封，由此，在空腔内形成真空或低压环境。此外，该第三介质层10还可以经由该释放孔8与第一介质层5相连，由此，连接起来的第一介质层5和第三介质层10的强度得到了提高。
此外，在本实施例中，如图3(A)-3(H)所示，该第一基片还可以具有与所述半导体元件3电连接的电极2，所述电极与所述半导体元件位于所述基片的同侧，即，基片1的上表面，在这种情况下，在步骤S207-S207的过程中，有可能在该电极2的表面覆盖了第一介质层5、第二介质层7和第三介质层10中的至少一层，在这种情况下，在步骤S207之后，该封装方法还可以包括如下步骤S208(未图示)：
去除覆盖于所述电极2上的第一介质层5、第二介质层7和/或第三介质层10等，以使该电极2露出。
当然，在其它的实施方式中，该电极2也可以位于该基片1的背面，在这种情况下，如果在步骤S201-S207的过程中，该电极2没有被覆盖任何薄膜，那么也可以无须该步骤S208。
此外，该封装方法还可以具有切割步骤，在该切割步骤中，可以切割所述基片1，以形成分立的封装结构，每一个封装结构可以具有一个半导体元件，以形成独立的半导体器件，也可以具有多个半导体元件，从而形成半导体器件的阵列。
在本实施例中，所述第一牺牲层和所述第二牺牲层的材料可以分别是聚酰亚胺、非晶硅、多晶硅、氧化硅或光刻胶等半导体制造领域常见的牺牲层，并且所述第一牺牲层和所述第二牺牲层材料可以相同，由此，在形成该第一牺牲层和该第二牺牲层，以及去除该第一牺牲层和该第二牺牲层的过程中，能够使工艺简便；在本实施例中，所述第一介质层、所述第二介质层和所述第三介质层的材料可以分别是氮化硅、氧化硅、非晶硅或多晶硅等半导体制造领域常用的非导电性介质膜，并且所述第一介质层、所述第二介质层和所述第三介质层的材料可以相同或不同。例如，所述第一牺牲层4和所述第二牺牲层6的材料可以均是聚酰亚胺，所述第一介质层5、所述第二介质层7和所述第三介质层10的材料可以均是氮化硅。
根据本申请的上述实施例中，将例如作为滤波片的填充层9直接集成在了每个例如作为热电堆红外探测器单元的半导体元件的封装外壳上，由此实现晶圆级的封装，所以，相比较于对半导体元件逐个进行封装，能够大大降低封装成本，并提高半导体器件的生产效率。
下面，结合具体实例和图3，详细说明本实施例的封装方法的一个具体实施方式。
在该实施方式中，第一牺牲层和第二牺牲层材料都选用聚酰亚胺(PI)，第一介质层-第三介质层的材料都选用氮化硅(Si3N4)；并且，在该基板1上提前制做好热电堆红外探测器吸收层和热电堆红外探测器结构3，以及与之电连接的电极2，且电极2与该半导体元件3都位于基片的上表面，见图3(A)；并且，该基板1可以是硅晶圆。
该实施方式的步骤如下：
1)在具有热电堆红外探测器吸收层和热电堆红外探测器结构3的基板1上通过滴胶、甩胶、烘烤的方法正面涂覆第一层聚酰亚胺(PI)薄膜，作为晶圆级封装的第一牺牲薄膜。
2)通过掩模版光刻该第一牺牲薄膜，并采用ICP刻蚀，形成第一牺牲层4，该第一牺牲层4覆盖热电堆红外探测器吸收层和热电堆红外探测器结构3，见图3(B)。
3)在已形成的第一牺牲层4的基础上用LPCVD法或PECVD法沉积第一介质薄膜氮化硅(Si3N4)，使其覆盖整个第一牺牲层4。
4)通过掩模版光刻工艺光刻该第一介质薄膜，用RIE或ICP刻蚀光刻后的该第一介质薄膜，以形成第一介质层5；该第一介质层5覆盖电极2，并在该第一介质层5的顶部暴露出一凹槽图形，其尺寸宽度大于热电堆红外探测器吸收层的尺寸，见图3(C)。
5)旋涂一层聚酰亚胺(Pi)薄膜，作为第二层牺牲层薄膜。
6)通过掩模版光刻该第二牺牲层薄膜，并用ICP刻蚀该第二牺牲层薄膜，形成第二牺牲层6，该第二牺牲层6覆盖第一介质层5的凹槽部分，并与第一牺牲层4相连，见图3(D)。
7)用LPCVD或PECVD沉积第二介质层薄膜氮化硅(Si3N4)，使其覆盖整个第二牺牲层6，并有一部分与第一介质层5。
8)通过掩模版光刻形成第二介质层图形，用RIE或ICP刻蚀该图形，形成第二介质层7；该第二介质层7的顶部具有凹槽图形，其尺寸宽度不小于热电堆红外探测器吸收层的尺寸，作为滤波片的窗口；此外，在第二介质层7的顶部亦暴露出两个凹孔，作为释放牺牲层结构的释放孔8，见图3(E)。
9)用LCPVD或PECVD沉积一层红外滤波片薄膜，该滤波片薄膜可由不同材料的薄膜叠加组成，其膜系设计成热电堆红外探测器所需的滤波波长。
10)通过掩模版光刻形成填充层图形，并通过RIE或ICP刻蚀该图形，以形成填充层9，该填充层9作为红外滤波片使用，见图3(F)。
11)通过微波或射频氧等离子灰化的方法，通过释放孔8逐步释放牺牲层聚酰亚胺(PI)薄膜，即，第二牺牲层6和第一牺牲层4，形成空腔，见图3(G)。
12)在真空或低压气气氛下，用LPCVD或PECVD继续沉积第三介质层薄膜氮化硅(Si3N4)，使其覆盖整个第二介质7的表面，有一部分第三介质层薄膜沉积进入释放孔8并与第一介质层5和第二介质层7相连，并且将释放孔8密封，由此，在空腔内形成真空或低压环境。
13)通过掩模版光刻形成第三介质层图形，用RIE或ICP刻蚀该图形，以形成第三介质层10。该第三介质层在顶部暴露出一区域，该区域露出填充层9；此外，还刻蚀覆盖在电极2表面上的三层介质层5、7、10，以露出被覆盖的电极2；由此，在硅晶圆基片1的表面形成了包含有红外滤波片的热电堆红外探测器单元，见图3(H)。
14)将硅晶圆基片1上的热电堆红外探测器单元进行切割分离，封装结构制作完成，形成半导体器件。
在上述具体的实施方式中，采用晶圆级封装方法，将滤波片直接集成在了每个热电堆红外探测器单元的封装外壳上，实现了节省热电堆红外探测器逐颗TO管壳封装的昂贵步骤，大大降低了热电堆红外探测器的封装成本，并可在生产中提高热电堆红外探测器的生产效率。
需要说明的是，图3所对应的上述具体实施方式中，是以封装形成热电堆红外探测器单元为例进行说明，但是本实施例并不限于此，本实施例的封装方法也可以用来对其它类型的需要被封装于空腔内的半导体元件3进行封装，以形成相应的半导体器件，例如，该半导体元件3也可以是热释电探测器结构、紫外光探测器结构、发光二极管结构和/或激光器结构等，并且，填充层9的材料种类、或者封装后空腔内的气压值等，可以根据半导体元件3的不同种类而有所不同，本实施例对此并不限制，例如，当半导体元件3是其它种类的光探测器时，可以选择该填充层9的材料，以使得半导体元件3探测的光波能够通过，而其它波长的光被过滤。
实施例2
本申请实施例2提供一种半导体器件，由实施例1的封装方法所得到。
如图3(H)所示，该半导体器件包括，包括：基片1，位于基片表面的半导体元件3，位于基片表面的、自下而上依次层叠的第一介质层5、第二介质层7和第三介质层10，以及填充层9。
其中，所述第一介质层、所述第二介质层和所述第三介质层都具有位于所述半导体元件3的上方的贯通的凹槽，且所述填充材料9填充所述第二介质层7和所述第三介质层10的所述凹槽；所述基片、所述第一介质层5、所述第二介质层7、所述第三介质层10以及填充层9围成密闭空腔，该半导体元件3被容纳于所述空腔；并且，所述第二介质层7的构成所述空腔上壁的部分具有释放孔，所述第三介质层10填充所述释放孔，并且，所述第三介质层10通过所述释放孔与所述第一介质层5连接。
关于实施例2中半导体器件的各部件的具体说明，可以参考实施例1，本实施例不再追施。
根据本申请的上述实施例，能够形成结构紧凑的半导体器件，降低了半导体器件的制造成本，提高了半导体器件的性能。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims (9)

1.一种封装方法，该方法包括：
在基片(1)上沉积第一牺牲层(4)，以覆盖形成于所述基片(1)的半导体元件(3)，并且，所述第一牺牲层(4)的面积大于所述半导体元件(3)的面积；
在所述第一牺牲层(4)的上表面和侧壁覆盖第一介质层(5)，所述第一介质层(5)具有使所述第一牺牲层(4)的一部分露出的第一凹槽，所述第一凹槽位于所述半导体元件(3)的上方，且所述第一凹槽的面积大于所述半导体元件(3)的面积；
在露出的第一牺牲层(4)的表面覆盖第二牺牲层(6)，并且，位于所述第一牺牲层上表面的一部分所述第一介质层(5)也被所述第二牺牲层(6)覆盖；
在所述第二牺牲层(6)及露出的所述第一介质层(5)表面覆盖第二介质层(7)，所述第二介质层具有使所述第二牺牲层(6)露出的释放孔(8)和第二凹槽，其中，所述第二凹槽位于所述第一凹槽上方；
沉积填充层(9)，以填充所述第二凹槽；
通过所述释放孔(8)，去除所述第二牺牲层和所述第一牺牲层，以形成由所述基片、第一介质层(5)、第二介质层(7)以及填充层(9)围成的空腔，所述空腔通过所述释放孔(8)与外界连通；
沉积第三介质层(10)，所述第三介质层(10)覆盖所述第二介质层(7)露出的表面，并且填充所述释放孔(8)，使所述释放孔(8)密封。
2.如权利要求1所述的封装方法，其中，所述基片还具有与所述半导体元件电连接的电极(2)，所述电极与所述半导体元件位于所述基片的同侧，并且，所述方法还包括：
去除覆盖于所述电极(2)上的所述第一介质层、所述第二介质层和/或所述第三介质层。
3.如权利要求1所述的封装方法，其中，
所述第三介质层(10)通过所述释放孔与所述第一介质层连接。
4.如权利要求1所述的封装方法，其中，
所述第一牺牲层和所述第二牺牲层的材料分别是聚酰亚胺、非晶硅、多晶硅、氧化硅或光刻胶，并且所述第一牺牲层和所述第二牺牲层材料相同；
所述第一介质层、所述第二介质层和所述第三介质层的材料分别是氮化硅、氧化硅、非晶硅或多晶硅，并且所述第一介质层、所述第二介质层和所述第三介质层的材料相同或不同。
5.如权利要求1所述的封装方法，其中，
所述半导体元件(3)具有热电堆探测器结构和热电堆探测器吸收层；
所述填充层(9)由滤波片薄膜组成，对经由所述填充层(9)照射向所述空腔的光波进行过滤。
6.一种半导体器件，包括：
基片(1)；
位于基片表面的半导体元件(3)；
位于基片表面的、自下而上依次层叠的第一介质层(5)、第二介质层(7)和第三介质层(10)；以及
填充层(9)；
其中，所述第一介质层、所述第二介质层和所述第三介质层都具有位于所述半导体元件(3)的上方的贯通的凹槽，且所述填充层(9)填充所述第二介质层(7)和所述第三介质层(10)的所述凹槽；
所述基片、所述第一介质层(5)、所述第二介质层(7)、所述第三介质层(10)以及填充层(9)围成密闭空腔，该半导体元件(3)被容纳于所述空腔；
并且，所述第二介质层(7)的构成所述空腔上壁的部分具有释放孔，所述第三介质层(10)填充所述释放孔，并且，所述第三介质层(10)通过所述释放孔与所述第一介质层(5)连接。
7.如权利要求6所述的半导体器件，其中，所述半导体器件还具有与所述半导体元件电连接的电极(2)，所述电极与所述半导体元件位于所述基片的同侧。
8.如权利要求6所述的半导体器件，其中，
所述第一介质层、所述第二介质层和所述第三介质层的材料分别是氮化硅、氧化硅、非晶硅或多晶硅，并且所述第一介质层、所述第二介质层和所述第三介质层的材料相同或不同。
9.如权利要求6所述的半导体器件，其中，
所述半导体元件(3)具有热电堆探测器结构和热电堆探测器吸收层；
所述填充层(9)由滤波片薄膜组成，对经由所述填充层(9)照射向所述空腔的光波进行过滤。
CN201410737512.6A 2014-12-05 2014-12-05 封装方法和半导体器件 Active CN104409624B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410737512.6A CN104409624B (zh) 2014-12-05 2014-12-05 封装方法和半导体器件
US15/563,407 US10290795B2 (en) 2014-12-05 2015-10-10 Packaging method and semiconductor device
PCT/CN2015/091663 WO2016086716A1 (zh) 2014-12-05 2015-10-10 封装方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410737512.6A CN104409624B (zh) 2014-12-05 2014-12-05 封装方法和半导体器件

Publications (2)

Publication Number Publication Date
CN104409624A CN104409624A (zh) 2015-03-11
CN104409624B true CN104409624B (zh) 2016-09-07

Family

ID=52647236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410737512.6A Active CN104409624B (zh) 2014-12-05 2014-12-05 封装方法和半导体器件

Country Status (3)

Country Link
US (1) US10290795B2 (zh)
CN (1) CN104409624B (zh)
WO (1) WO2016086716A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409624B (zh) 2014-12-05 2016-09-07 上海新微技术研发中心有限公司 封装方法和半导体器件
US10714530B2 (en) * 2016-09-10 2020-07-14 Himax Technologies Limited Image sensor
CN107892268B (zh) * 2017-11-13 2023-07-14 苏州敏芯微电子技术股份有限公司 压力传感器及其制造方法
CN108121976A (zh) * 2018-01-08 2018-06-05 杭州士兰微电子股份有限公司 封闭空腔结构及其制造方法和超声波指纹传感器
CN108169851A (zh) * 2018-01-09 2018-06-15 河南仕佳光子科技股份有限公司 一种聚酰亚胺使脊形波导器件平坦化的工艺
CN111362228B (zh) * 2018-12-25 2023-09-08 中芯集成电路（宁波）有限公司 封装方法及封装结构
TWI708409B (zh) * 2019-11-06 2020-10-21 新唐科技股份有限公司 半導體裝置與其製造方法
CN113644889A (zh) * 2020-04-27 2021-11-12 开元通信技术（厦门）有限公司 射频滤波器及其制备方法
CN114275733A (zh) * 2020-09-28 2022-04-05 中芯集成电路（宁波）有限公司 移动机构及其形成方法
CN114314500A (zh) * 2020-09-30 2022-04-12 中芯集成电路（宁波）有限公司 半导体器件制造方法及电子装置
CN112919405B (zh) * 2021-01-27 2024-05-24 中北大学 一种rf mems开关的原位薄膜封装方法
CN214621493U (zh) * 2021-02-05 2021-11-05 合肥市芯海电子科技有限公司 红外温度传感器以及电子设备
CN116124728A (zh) * 2023-02-24 2023-05-16 上海烨映微电子科技股份有限公司 热电堆红外探测器及其制备方法和ndir探测系统
JP2024139226A (ja) * 2023-03-27 2024-10-09 沖電気工業株式会社 電子構造体、電子構造体の製造方法および電子デバイスの製造方法
CN116199182B (zh) * 2023-04-28 2024-01-19 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2864340B1 (fr) * 2003-12-19 2006-03-24 Commissariat Energie Atomique Microcomposant comportant une microcavite hermetique et procede de fabrication d'un tel microcomposant
JP2005241457A (ja) * 2004-02-26 2005-09-08 Hamamatsu Photonics Kk 赤外線センサ及びその製造方法
US20080004160A1 (en) * 2007-07-05 2008-01-03 Kennard Wayne M Flexible meter music system and method
CN102616727B (zh) * 2011-01-31 2015-04-29 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
US8592876B2 (en) * 2012-01-03 2013-11-26 International Business Machines Corporation Micro-electro-mechanical system (MEMS) capacitive OHMIC switch and design structures
JP2014184513A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 電気部品およびその製造方法
CN104409624B (zh) 2014-12-05 2016-09-07 上海新微技术研发中心有限公司 封装方法和半导体器件

Also Published As

Publication number Publication date
WO2016086716A1 (zh) 2016-06-09
CN104409624A (zh) 2015-03-11
US10290795B2 (en) 2019-05-14
US20180090657A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN104409624B (zh) 封装方法和半导体器件
JP7008019B2 (ja) ウェハレベルパッケージ内の熱赤外線センサアレイ
CN104285500B (zh) 红外线发射器与ndir传感器
CN102884627B (zh) 非制冷红外检测器及用于制造非制冷红外检测器的方法
CN110836855B (zh) 用于光声气体传感器的检测器模块
US9064982B2 (en) Thin-film encapsulated infrared sensor
JP7030422B2 (ja) 少なくとも１つの干渉フィルタを含む封入構造部を有する、電磁放射線を検出するための装置
CN102124311B (zh) 具有微封装的电磁辐射检测器和使用这种检测器检测电磁辐射的器件
CN103922269B (zh) Mems器件、mems器件的系统、制作mems器件的方法
CN101691200B (zh) 非致冷红外探测器的低温真空封装结构及制作方法
CN101107500A (zh) 传感器
JP7394060B2 (ja) 赤外線デバイス
CN105679927A (zh) 用于热电ir检测器的基于mems的晶片级封装体
CN102150021A (zh) 平面热电堆红外线微传感器
CN111742201A (zh) 红外设备
CN101196423A (zh) 辐射传感器
JP2017122729A (ja) ウエハーレベルパッケージングされる赤外線フォーカルプレーンアレイの反射防止コーティングされるキャップウエハーにおける応力緩和方法
US9029773B2 (en) Sealed infrared imagers
CN111044158B (zh) 制造检测具有改进的封装结构的电磁辐射的装置的方法
EP2172753B1 (en) A method for manufacturing infrared sensor on a wafer basis
CN111566818B (zh) 光学传感器的制造方法及光学传感器
US11988561B2 (en) Method for producing a thermal infrared sensor array in a vacuum-filled wafer-level housing
CN109216534B (zh) 一种晶圆级封装的单片集成红外温度传感器及其制造方法
TWI453380B (zh) Method of manufacturing spectrometer
RU2793118C2 (ru) Способ изготовления устройства, имеющего усовершенствованную инкапсулирующую структуру, для детектирования электромагнитного излучения

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20150311

Assignee: Shanghai Sirui Technology Co.,Ltd.

Assignor: Shanghai Industrial UTechnology Research Institute

Contract record no.: X2025990000090

Denomination of invention: Packaging methods and semiconductor devices

Granted publication date: 20160907

License type: Common License

Record date: 20250225

EE01 Entry into force of recordation of patent licensing contract