[go: up one dir, main page]

CN104392941B - 形成倒装芯片半导体封装的方法 - Google Patents

形成倒装芯片半导体封装的方法 Download PDF

Info

Publication number
CN104392941B
CN104392941B CN201410607362.7A CN201410607362A CN104392941B CN 104392941 B CN104392941 B CN 104392941B CN 201410607362 A CN201410607362 A CN 201410607362A CN 104392941 B CN104392941 B CN 104392941B
Authority
CN
China
Prior art keywords
solder
lead
semiconductor package
flip chip
copper post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
CN201410607362.7A
Other languages
English (en)
Other versions
CN104392941A (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=52610820&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104392941(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201410607362.7A priority Critical patent/CN104392941B/zh
Publication of CN104392941A publication Critical patent/CN104392941A/zh
Priority to US14/926,649 priority patent/US9502337B2/en
Application granted granted Critical
Publication of CN104392941B publication Critical patent/CN104392941B/zh
Ceased legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16257—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种用于形成倒装芯片半导体封装的方法。包括：在半导体芯片的焊盘图形上形成有铜柱，在所述铜柱远离焊盘图形的一端镀有阻挡层，在所述阻挡层上布置预定量的焊料，所述焊料涂覆有焊剂。提供引线框，在引线框表面镀绝缘层，所述绝缘层具有与所述铜柱位置对应的开口，分别暴露部分的所述引线框的引线。所述半导体芯片倒装在所述引线框上，所述焊料接触所述暴露的引线。当回流时，所述焊料熔化，在所述焊剂的协助下，所述铜柱和所述暴露的部分的引线之间形成焊料互连，回流后的焊料位于所述铜柱和所述暴露的部分的引线之间，焊料不易从连接位置流走，因此避免了所述铜柱与所述连接位置之间的不良接触和引线之间的短路现象。

Description

形成倒装芯片半导体封装的方法
技术领域
本发明涉及半导体技术领域，尤其涉及在引线框上形成倒装芯片半导体封装的方法。
背景技术
随着时间的推移，半导体封装件正变得越来越小而集中度越来越高，并且被制造成各种各样的形状。根据连接的方法，半导体封装件典型的被分成金属丝键合类型或倒装芯片键合类型。金属丝键合类型的封装件采用导电的键合金属丝，以将半导体芯片的电极连接到引线框上，而倒装芯片类型的封装件采用安置在半导体芯片电极焊点上的导电凸块，来将半导体连接到引线或者将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封装件具有比金属键合类型封装件更短的电连接路径，因而提供了优异的热特性和电特性，以及更小的封装件尺寸，从而使之成为采用GHz频率范围的现代无线通讯应用的一种有利选择。
目前，形成倒装芯片(FCOL)半导体封装的过程中，一般在连接位置上沉积低熔点焊料，在半导体芯片上形成焊盘凸起，凸起可以包括从半导体芯片的焊盘伸出的金属柱，半导体芯片的焊盘具有在金属柱的自由端上的焊球，一般焊球用高铅焊料制成。然后，将芯片上的焊球以及半导体芯片反转，并被放置在引线框上，焊球毗邻互连位置上的焊料沉积物。接下来，升高温度，当温度达到一定条件时，焊料沉积物熔化并回流，焊料粘附在引线框的连接位置和铜柱上的高铅焊料球，从而在铜柱的自由端上的高铅焊球和引线框上的连接位置之间形成焊料互连。最后封装为FCOL半导体封装。
在回流工艺中熔融的焊料能够流动并从连接点流失，从而引起铜柱上的高铅焊料球与引线框上的连接位置之间的不良接触；或若焊料与相邻的引线接触，则在引线之间出现短路。
发明内容
本发明目的在于提供一种形成倒装芯片半导体封装的方法，克服或至少减少现有技术的上述缺点。
由此，本发明提供了一种形成倒装芯片半导体封装的方法，包括以下步骤：
提供半导体芯片，所述半导体芯片的表面上具有焊盘图形；
在所述焊盘图形上形成铜柱；
在所述铜柱远离焊盘图形的一端电镀形成阻挡层；
在所述阻挡层上布置预定量的焊料；
在焊料的表面涂敷焊剂；
提供引线框，所述引线框的表面具有引线；
在所述引线框的表面形成绝缘层，所述绝缘层具有与铜柱位置对应的开口，分别暴露部分的所述引线；
将所述半导体芯片倒装在所述引线框上，其中所述焊料接触被所述开口暴露的部分的所述引线；以及
回流所述焊料，在所述铜柱和被所述开口暴露的部分的所述引线之间形成导电互连，回流后的所述焊料位于所述铜柱和被所述开口暴露的部分的所述引线之间。
可选的，所述方法还包括根据所述铜柱的直径或横截面积确定所述焊料的预定量的步骤。
可选的，所述铜柱高度为10微米～90微米，直径为20微米～150微米。
可选的，所述焊料高度为10微米～45微米。
可选的，所述绝缘层包括多个相互分离的部分，每个所述部分均具有所述开口暴露部分所述引线。
可选的，所述绝缘层为相互分离的部分的形状为圆形或者方形。
可选的，每个所述开口的面积均大于其对应的所述铜柱的横截面积。
可选的，所述绝缘层的厚度为5微米～10微米。
可选的，所述方法还包括在形成绝缘层的步骤前在引线框表面形成银层或者银合金层的步骤。
可选的，所述银层或者银合金层全部或部分覆盖所述引线。
可选的，所述银层或者银合金层包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱的位置，且面积大于或等于在后续工艺中待形成的所述绝缘层中的所述开口的面积。
可选的，所述银层或者银合金层的分离部分的形状为圆形或者方形。
可选的，所述方法还包括在形成绝缘层的步骤后在所述开口中形成锡层或锡合金层的步骤。
可选的，所述锡层或锡合金层的厚度小于所述绝缘层的厚度。
可选的，所述方法还包括在回流焊料步骤后的清洁步骤。
可选的，所述方法还包括清洁步骤之后，包封半导体芯片的至少一部分和所述引线框的至少一部分以形成半导体封装的步骤。
可选的，所述方法还包括包封步骤之后，从引线框单独分出半导体封装的步骤。
与现有技术相比，本发明具有以下优点：
本发明通过在引线框表面形成具有开口的绝缘层，限定了连接位置的同时能阻止焊料从连接位置流走，进而避免了因熔融的焊料从连接位置流失而引起铜柱上的高铅焊料球与引线框上的连接位置之间的不良接触或焊料与相邻的引线接触，引起引线之间出现短路。同时更多焊料在连接位置处，从而增加了铜柱和引线框之间耦连的机械强度，得以制造更可靠的电连接。
进一步的，本发明采用在引线框上形成银层或银合金层或者在开口中形成锡层或锡合金层，可以增加引线框与铜柱之间的粘合力，进一步起到防止焊料从互连位置流走的作用。
附图说明
图1为形成倒装芯片半导体封装的方法的工艺流程图；
图2A-2C为本发明第一实施方案工艺过程中部分引线框和半导体芯片的剖面图；
图3A-3C为本发明第二实施方案工艺过程中部分引线框和半导体芯片的剖面图；
图4A-4C为本发明第三实施方案工艺过程中部分引线框和半导体芯片的剖面图。
具体实施方式
为了使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式作进一步的详细描述。
在以下描述中阐述了具体的细节以便充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
正如背景技术部分所述，现有技术中熔融的焊料有时能够流动并从连接位置流失，从而引起铜柱上的高铅焊料球与引线框上的连接位置之间的不良接触；或焊料与相邻的引线接触，则在引线之间出现短路。
针对上述缺陷，本发明提供了一种形成倒装芯片半导体封装的方法。
下面结合附图进行详细的说明。为了便于描述，在附图中仅仅示出了引线框的一部分和半导体芯片的一部分。但是本领域的技术人员应该明白，下面描述的形成倒装芯片半导体封装的工艺流程可以应用于形成倒装芯片半导体封装的半导体芯片上所有的铜柱和引线框上所有的连接位置。
参考图1第一实施方案提供了一种形成倒装芯片半导体封装的方法。包括：
步骤S101，提供半导体芯片，该半导体芯片的的表面焊盘上形成铜柱；
步骤S102，在铜柱远离焊盘图形的一端涂覆阻挡层；
步骤S103，在阻挡层表面布置预定量的焊料；
步骤S104，在焊料表面涂覆焊剂；
步骤S105，提供引线框，所述引线框表面具有引线；
步骤S106，在引线框的表面形成绝缘层，所述绝缘层具有与铜柱位置对应的开口，分别暴露部分的所述引线；
步骤S107，将半导体芯片放置在所述引线框上，焊剂接触被所述开口暴露的部分的所述引线；
步骤S108，回流半导体芯片和引线框组件以在铜柱和被所述开口暴露的部分的所述引线之间形成焊料互连；
步骤S109，用复合剂包封组件。
下面结合剖面结构图具体说明本发明实施例中的步骤。图2A-2C为本发明第一实施方案工艺过程中部分引线框和半导体芯片的剖面图。
首先执行步骤S101，提供半导体芯片201，所述半导体芯片201的表面焊盘上形成铜柱202。如图2A所示所述铜柱202从所述半导体芯片201的焊盘(未示出)上伸出。在所述半导体芯片201上形成铜柱202的工艺可以使用任何本领域技术人员所公知的在晶片表面形成凸起的技术。本实施例中所述铜柱202高度为10微米～90微米，直径为20微米～150微米。控制所述铜柱202的高度，可以保证较高的成品率。
然后执行步骤S102，在所述铜柱202远离焊盘图形的一端涂覆阻挡层203。如图2A所示所述阻挡层203采用电镀的方式涂敷在所述铜柱202远离焊盘图形的表面。所述阻挡层203的材质通常为镍。
接着执行步骤S103，在所述阻挡层203表面布置预定量的焊料204。本工艺可以通过本领域技术人员所公知的各种技术布置所述焊料204。如图2A所示本实施例中所述焊料204以焊球的形式电镀或者附加在所述铜柱202远离焊盘图形一端的表面。布置在每个所述铜柱202的阻挡层203的端上焊料量是预订的，并且无论采用什么工艺布置焊料，该工艺必须保证预定量焊料布置在每个所述阻挡层203上。本实施例采用比焊料印刷工艺具有低工艺变化流程的电镀工艺，此工艺可以保证布置的焊料量被很好地控制并且在所述半导体芯片201上更均匀。布置的焊料量取决于多种因素，可以包括：所述焊料204类型，所述铜柱202的直径或横截的面积、所述开口209的面积、所述半导体芯片201的质量、所述铜柱202的数目、回流所述焊料204时的回流外形、回流所述焊料204和所述铜柱202的预期最终尺寸以及焊剂205的类型。在回流过程中，当所述焊料204处于熔融状态时，所述焊料204的这些被调节的量有利地允许布置的所述焊料204留在所述铜柱202周围及所述开口209处。本发明实施例中所述焊料204高度为10微米～45微米，优选高度为35微米。所述焊料204的高度决定回流后焊料互连210的高度。
接着执行步骤S104，在所述焊料204表面涂覆焊剂205。如图2A所示本实施例中所述焊剂205涂覆整个所述焊球表面。本实施例中涂覆焊剂通过暂时将具有所述焊料204的所述半导体芯片201浸入所述焊剂205的储存器中来实现。在升高温度时，所述焊剂205清洁它涂覆的表面以增强所述焊料204的粘附力。清洁的表面包括所述焊料204和被所述开口209暴露的部分的引线框的表面。
接着执行步骤S105，提供引线框206，所述引线框206表面具有引线。
接着执行步骤S106，在所述引线框206表面上形成绝缘层208，所述绝缘层208具有形成与所述铜柱202位置对应的开口209，所述开口209暴露部分的所述引线。如图2A所示本实施例中所述开口209表面积大于所述铜柱202的横截面积。所述绝缘层208的厚度为5微米～10微米。所述绝缘层208可以覆盖全部引线，也可以包括多个相互分离的部分，每个所述部分均具有所述开口209以暴露部分所述引线。所述绝缘层208的相互分离的部分的形状为圆形或者方形。本发明所述绝缘层208可以用任何适合倒装芯片封装的绝缘材料制成，例如使用聚酰亚胺或高温绝缘材料。形成工艺可以使用任何本领域技术人员所公知的形成绝缘层的技术。
接着执行步骤S107，将所述半导体芯片201倒装在所述引线框206上，所述焊剂204接触被所述开口209暴露的部分的引线。如图2A所示本实施例中所述焊剂204浸润或粘附在被所述开口209暴露的部分的引线上，为下一步做准备。
接着执行步骤S108，回流所述半导体芯片201和所述引线框组件，以在所述铜柱202和被所述开口209暴露的部分的引线之间形成焊料互连210。如图2B所示加热回流过程中，所述焊剂205清洁所述引线框206上的被所述开口209暴露的部分的所述引线，所述焊料204变为融熔状态，融熔的所述焊料204流到清洁的被所述开口209暴露的部分的引线框表面，并粘附到被所述开口209暴露的部分的引线上，以在每个所述铜柱202和相应的被所述开口209暴露的部分的引线之间形成所述焊料互连210。预定量的焊料204决定所述焊料互连210的形成，所述开口209进一步限制了所述焊料204流走，从而确保所述焊料204保持在所述开口209处。
本发明有利地减少了所述焊料204从连接位置流走，从而提高所述铜柱202和引线框206之间的耦合，减少不良接触，同时也减少引线间的短路；更多的所述焊料204在所述开口209处，从而增加了所述铜柱202和所述引线框206之间耦连的机械强度，得以制造更可靠的电连接。
最后执行步骤S109，用复合剂包装封组件。如图2C所示在回流之后，当使用普通焊剂时，清洁组件，以去除任何过量的所述焊剂205，再用模制复合剂211包封组件，以在所述引线框206上制造倒装芯片半导体封装(未示出)。另外，当使用没有清洁的所述焊剂205时，不需要清洁步骤。最后将倒装芯片半导体封装单分出来。如本领域技术人员所公知的，在单分步骤之前，可能有形成外部引线和测试半导体芯片的功能性的附加步骤。
图3A-3C为本发明第二实施方案工艺过程中部分引线框和半导体芯片的剖面图。
第二实施方案与第一实施方案基本相似于图1的工艺流程，除了在引线框206表面形成绝缘层208前在所述引线框206表面镀上或印刷上银层或银合金层207。如图3A-3C所示，其为了方便起见，图3A-3C中使用图2A-2C中所示的相同的参考标号来指示。所述银层或银合金层207可以全部或部分覆盖所述引线。当覆盖部分引线时，所述银层或者银合金层207包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱202的位置，且面积大于或等于在后续工艺中待形成的所述绝缘层208中的所述开口209的面积。所述银层或者银合金层207的分离部分的形状为圆形或者方形。本实施例中为银层，且覆盖全部的引线。所述银层207可以增加所述引线框206与所述铜柱202之间的粘合力，起到防止焊料从连接位置流走的作用。需要说明的是银合金层也起到同样的作用。其余工艺流程同第一实施方案，在此不再赘述。
图4A-4C为本发明第三实施方案工艺过程中部分引线框和半导体芯片的剖面图。
第三实施方案与第一实施方案基本相似于图1的工艺流程，除了所述绝缘层208部分覆盖所述引线框206的表面，且在引线框206表面形成绝缘层后在所述开口内镀上或印刷上锡层或锡合金层207a。如图4A-4C所示，其为了方便起见，图4A-4C中使用图2A-2C中所示的相同的参考标号来指示。所述锡层或锡合金层207a厚度小于所述绝缘层208的厚度。本实施例中为锡层，所述锡层可以增加所述引线框206与所述铜柱202之间的粘合力，起到防止焊料从连接位置流走的作用。需要说明的是锡合金层代替锡层和/或所述绝缘层208覆盖所述引线框206的全部表面也起到同样的作用。其余工艺流程同第一实施方案，在此不再赘述。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明精神和范围内，都可以利用上述揭示的方法和技术内容对本发明的技术方案作出可能的变动和修改，因此，凡是未脱离本发明技术内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均属于本发明技术方案要求保护的范围。

Claims (17)

1.一种用于形成倒装芯片半导体封装的方法，其特征在于，包括：
提供半导体芯片，所述半导体芯片的表面具有焊盘图形；
在所述焊盘图形上形成铜柱；
在所述铜柱远离所述焊盘图形的一端电镀形成阻挡层；
在所述阻挡层上布置预定量的焊料；
在焊料的表面涂敷焊剂；
提供引线框，所述引线框的表面具有引线；
在所述引线框的表面形成绝缘层，所述绝缘层具有预制的开口，分别暴露部分的所述引线，所述开口与铜柱位置对应；所述绝缘层的开口在后续所述半导体芯片与所述引线框倒装时，对所述铜柱位置预定位且阻止所述焊料从连接位置流走；
将所述半导体芯片倒装在所述引线框上，其中所述焊料接触被所述开口暴露的部分的所述引线；以及
回流所述焊料，在所述铜柱和被所述开口暴露的部分的所述引线之间形成导电互连，回流后的所述焊料位于所述铜柱和被所述开口暴露的部分的所述引线之间。
2.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括根据所述铜柱的直径或横截面积确定所述预定量焊料的预定量的步骤。
3.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述铜柱高度为10微米～90微米，直径为20微米～150微米。
4.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述焊料高度为10微米～45微米。
5.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述绝缘层包括多个相互分离的部分，每个所述部分均具有所述开口暴露部分所述引线。
6.如权利要求5所述的形成倒装芯片半导体封装的方法，其特征在于，所述绝缘层的相互分离的部分的形状为圆形或者方形。
7.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述开口的面积均大于所述铜柱的横截面积。
8.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述绝缘层的厚度为5微米～10微米。
9.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在形成绝缘层的步骤前在引线框表面形成银层或者银合金层的步骤。
10.如权利要求9所述的形成倒装芯片半导体封装的方法，其特征在于，所述银层或者银合金层全部或部分覆盖所述引线。
11.如权利要求10所述的形成倒装芯片半导体封装的方法，其特征在于，所述银层或者银合金层包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱的位置，且面积大于或等于在后续工艺中待形成的所述绝缘层中的所述开口的面积。
12.如权利要求11所述的形成倒装芯片半导体封装的方法，其特征在于，所述银层或者银合金层的分离部分的形状为圆形或者方形。
13.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在形成绝缘层的步骤后在所述开口中形成锡层或锡合金层的步骤。
14.如权利要求13所述的形成倒装芯片半导体封装的方法，其特征在于，所述锡层或锡合金层的厚度小于所述绝缘层的厚度。
15.如权利要求1至14中任意一项所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在回流所述焊料的步骤后的清洁步骤。
16.如权利要求15所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在所述清洁步骤之后，包封所述半导体芯片的至少一部分和所述引线框的至少一部分以形成半导体封装的步骤。
17.如权利要求16所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括包封步骤之后，从引线框单独分出半导体封装的步骤。
CN201410607362.7A 2014-10-31 2014-10-31 形成倒装芯片半导体封装的方法 Ceased CN104392941B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410607362.7A CN104392941B (zh) 2014-10-31 2014-10-31 形成倒装芯片半导体封装的方法
US14/926,649 US9502337B2 (en) 2014-10-31 2015-10-29 Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410607362.7A CN104392941B (zh) 2014-10-31 2014-10-31 形成倒装芯片半导体封装的方法

Publications (2)

Publication Number Publication Date
CN104392941A CN104392941A (zh) 2015-03-04
CN104392941B true CN104392941B (zh) 2017-11-03

Family

ID=52610820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410607362.7A Ceased CN104392941B (zh) 2014-10-31 2014-10-31 形成倒装芯片半导体封装的方法

Country Status (1)

Country Link
CN (1) CN104392941B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789066A (zh) * 2016-05-09 2016-07-20 南通富士通微电子股份有限公司 一种半导体封装结构的制造方法
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件
CN110610870A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 倒装方法
CN114192914A (zh) * 2021-12-27 2022-03-18 襄阳赛普尔电子有限公司 一种焊接式电力半导体模块焊接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387241A (zh) * 2001-05-18 2002-12-25 爱的派克技术有限公司 形成倒装式半导体封装的方法
CN1486510A (zh) * 2001-08-21 2004-03-31 �����˰�װ�������޹�˾ 在引线框上形成倒装芯片半导体封装的方法
CN103745931A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构的形成方法
CN104064545A (zh) * 2014-02-24 2014-09-24 南通富士通微电子股份有限公司 半导体封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387241A (zh) * 2001-05-18 2002-12-25 爱的派克技术有限公司 形成倒装式半导体封装的方法
CN1486510A (zh) * 2001-08-21 2004-03-31 �����˰�װ�������޹�˾ 在引线框上形成倒装芯片半导体封装的方法
CN103745931A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构的形成方法
CN104064545A (zh) * 2014-02-24 2014-09-24 南通富士通微电子股份有限公司 半导体封装结构

Also Published As

Publication number Publication date
CN104392941A (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
CN100521130C (zh) 在引线框上形成倒装芯片半导体封装的方法
CN104282637B (zh) 倒装芯片半导体封装结构
US9012266B2 (en) Copper post solder bumps on substrates
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
TWI508241B (zh) 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
CN104392941B (zh) 形成倒装芯片半导体封装的方法
US8129229B1 (en) Method of manufacturing semiconductor package containing flip-chip arrangement
US9184148B2 (en) Semiconductor package and method therefor
TWI426589B (zh) 用於低寄生阻抗封裝的頂部焊料加強的半導體裝置及方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
US9502337B2 (en) Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
US8637391B2 (en) Flip chip semiconductor assembly with variable volume solder bumps
CN104701288B (zh) 用于晶圆级封装件中的球栅阵列的焊料接合结构
CN104392940A (zh) 形成倒装芯片半导体封装的方法
CN101989593B (zh) 封装基板及其制法及封装结构
TWI556368B (zh) 晶片封裝結構及其製作方法
CN106206480B (zh) 芯片封装结构及其制作方法
CN100483699C (zh) 使用自傲互连材料的半导体器件封装
CN106356356B (zh) 半导体结构及其制法
KR101070912B1 (ko) 플립칩 반도체 패키지의 제조방법
KR100962305B1 (ko) 반도체 팩키지용 리드프레임의 선도금 방법
CN115148697A (zh) 半导体封装结构及其制造方法
KR101253976B1 (ko) 반도체 패키지 장치 및 이의 제조방법
CN113517186A (zh) 一种晶片表面处理方法及晶片
TW201324709A (zh) 封裝結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
IW01 Full invalidation of patent right

Decision date of declaring invalidation: 20190403

Decision number of declaring invalidation: 39662

Granted publication date: 20171103

IW01 Full invalidation of patent right