CN104298464A

CN104298464A - 适应性元件混洗器

Info

Publication number: CN104298464A
Application number: CN201410342768.7A
Authority: CN
Inventors: 柴田肇; D·帕特森; T·卡德威尔; A·施克霍尔斯拉米; 李棹
Original assignee: Ya De Promise Semiconductor Technology Co
Current assignee: Analog Devices Global ULC; Analog Devices International ULC
Priority date: 2013-07-19
Filing date: 2014-07-18
Publication date: 2015-01-21
Anticipated expiration: 2034-07-18
Also published as: US9525444B2; EP2827498B1; EP2827498A1; US20150023455A1

Abstract

本申请涉及适应性元件混洗器。系统可包括检测器、控制器、混洗器和处理器。检测器可检测信号。控制器可基于该信号控制混洗器。混洗器可基于信号混洗处理器的多个处理元件的输入端的多个信道。处理器可根据由混洗器配置的多个信道处理信号。

Description

适应性元件混洗器

背景技术

执行信号处理的系统或电路可用于各种应用，例如音频/视频处理、电信收发器等。信号处理系统可以执行不同类型的处理，诸如滤波、变换、合并等。信号处理系统可以通过使用模拟-数字转换器(ADC)和数字-模拟转换器(DAC)在模拟形式和数字形式之间转换信号。为了提高速度和/或准确性，信号处理系统可每个包括多个处理器元件，每一个处理元件被配置为执行相似的信号处理功能，以及多个处理元件可并联和/或串联互相连接。这也可以减少设计信号处理系统的成本，因为所述多个处理元件可以在设计中被复制，而无需设计和模拟每个元件。

然而，即使在信号处理系统中重复设计多个处理元件，但由于制造中的变化，处理元件的性能特征中的一些误匹配可能是不可避免的。元件的误匹配可导致输出信号的失真。例如，ΔΣADC中的一个主要失真源是ΔΣADC的内部DAC中的元件不匹配。为了减少元件误匹配所造成的失真，信号处理系统中的处理元件可以进行周期性地“混洗”。也就是说，信号处理系统可以周期性地重新路由的处理元件的信号通道/路径配置，以便处理元件相对其之前位置占据信号处理路径中的不同位置。当元件元素随时间的推移进行混洗而该信号处理系统操作时，由于元件误匹配的失真可进行补偿。但是，元件混洗方案可引入其他的元件活动，这可引入噪声并从而可降低信号处理系统的信号-噪声比(SNR)。

因此，需要一种改进的信号处理系统，可以减少由于元件误匹配的失真，并同时尽量减少由于元件混洗的噪音。

附图说明

图1示出了根据本公开的一个实施例的系统的简化框图。

图2示出了根据本公开的一个实施例的系统的简化框图。

图3示出了根据本公开的一个实施例的基于信号幅度的混洗操作的时序图。

图4示出了根据本公开的一个实施例的方法。

具体实施方式

根据图1所示的本发明的示例性实施例，系统100可包括检测器110、控制器120、混洗器130和处理器140。检测器110可检测信号112。控制器120可基于该信号112控制混洗器130。混洗器130可基于信号112混洗处理器140的多个处理元件144.1-144.N的输入端的多个信道142.1-142.N。处理器140可根据由混洗器130配置的多个信道142.1-142.N处理信号112。

该混洗器130可以基于信号112的幅度或频率混洗在处理器140的多个处理元件144.1-144.N的多个信道142.1-142.N，使得在每次混洗后，处理元件144.1-144.N中的至少一个相对于混洗之前占据处理器140的信号处理路径中的不同位置。在确定该信号112的幅度大于或等于第一阈值之后，控制器120可控制混洗器130开始混洗。控制器120可在确定该信号112的幅度在第一时期大于或等于第一阈值之后控制混洗器130开始混洗，并且在确定信号112的幅度在第二时期小于第一阈值后可关闭混洗。

该混洗器130可包括由控制器120控制的多个开关，以混洗信道142.1-142.N。信号处理路径中的处理元件144.1-144.N的位置可表示关联每个处理元件144.1-144.N的比特顺序(例如，数字信号的较高或较低顺序位)、关联于每个处理元件144.1-144.N的处理的序列顺序，等等。例如，图1中的数字信号可以有N个比特，每个比特可以与特定的处理单元144.1-144.N相关联，而混洗器130可以混洗通道142.1-142.N以在每次混洗后重新配置处理元件144.1-144.N关联于不同的位。

可选地，系统100可包括其他部件，例如加法器150以整合或合并多个信道。在图1中，处理元件144.1-144.N被描绘为DAC。然而，其它类型的处理元件和配置也可以用于实施系统100中的不同信号处理功能。例如，处理器140可包括多个ADC作为级联配置中的处理元件，每个ADC处理元件输出到下个ADC处理元件的输入。处理元件144.1-144.N可包括取样与保持电路、ADC、DAC或过滤器。

控制器120可控制混洗器130以在确定该信号112的幅度在第一时间段为第一阈值和第二阈值之间之后第一频率进行混洗，并在确定在第三时间段该信号112的幅度大于或等于第二阈值之后以第二频率进行混洗。所述第一阈值可小于第二阈值。第一频率可小于第二频率。混洗器130可以第一或第二频率混洗，使得处理元件144.1-144.N的至少一个在第一或第二频率的每个时钟周期占据处理器140中的信号处理路径中的不同位置。此外，控制器120可控制混洗的频率与信号的幅度成比例的变化。

控制器120可以控制所述混洗器130，从较低混洗频率到较高混洗频率的切换具有比当从较高混洗频率到较低混洗频率时的较少延迟。也就是说，混洗器130可以在系统100检测到信号幅度的增加之后在较短期间从较低混洗频率切换到较高混洗频率，并在系统100检测到信号幅度的降低之后在较长期间从较高混洗频率切换到较低混洗频率。这可以被称为“快速攻击缓慢衰减”活动控制，以及这可以提供在较长期间保持较高混洗频率，并阻止系统100过于频繁切换混洗频率的优势。系统100可以包括存储器或缓冲器或计时器以测量时间用于检测以上的时期。

“快速攻击缓慢衰减”活动控制的示例时域行为示于图3中。当所检测的幅度低于一定的阈值TH1时，混洗器130可以被关闭。当幅度超过阈值电平TH1而低于阈值电平TH2时，混洗器130可通过例如每隔2个时钟周期混洗而混洗处理元件。当幅度超过较高阈值电平TH2时，该混洗率可增加更多，这可导致更快的混洗速率，例如每1个时钟周期。

当信号幅度下降时，混洗器速度可持续一段时间(例如，定时器1和定时器2确定的时间段)，并然后降低。控制器120的该快速攻击和缓慢衰减行为可是有利的，以保持信号的低失真性能，其信号幅度可在较长的时间周期(例如紧密间隔的双音信号)在电平之间发生变化。

其它的阈值和频率可以被实现。当系统100在处理信号时，所述第一和第二阈值，所述第一、第二和第三时间段，以及所述第一和第二频率可被调整或动态调整。第一和第二频率可以由控制器120在频率范围内随机化，并且可以进行调节以避免可导致系统100中噪声的特定频率。频率可以通过相加或相乘随机数到指定的基频进行随机。

通常，当用于处理的信号的幅度相对较低时，元件误匹配引起的失真在输出并不明显，从而混洗处理元件可不会降低太多失真，但混洗本身可增加信号处理系统中的噪音。因此，当信号具有较低幅度时减少混洗频率或关闭混洗是有利的。

信号112的幅度可由检测器110基于信号112的整体信号幅度进行确定或计算，或者可以根据信号112内的选择性范围或频带或频率个体的幅度进行确定。信号112的幅度可以通过它的瞬时值或根均方根(RMS)值进行计算。这可允许系统100进行微调以补偿特定的失真。

此外，控制器120可通过测量输出以确定失真量而监视系统100的性能，并动态地调整或校准上述参数用于进行检测和混洗。例如，控制器120可以记录过去混洗模式或处理元件位置，并且可以随机化和/或校准进一步的混洗模式，以平衡由于元件误匹配的失真。

系统100可以被配置为ADC系统或ΔΣADC系统的一部分。

图1中的系统100示出了其中检测器110直接检测信号112以确定信号112的幅度的可能配置。

图2示出其中在输入信号214已由ADC264.1-264.N转换为数字形式之后，检测器210非直接检测输入信号214的可替换实施例的配置，该信号可通过混洗器230进行混洗。这种配置允许系统200混洗ADC264.1-264.N，并从而进一步减少在模数信号转换中由误匹配引起的任何失真。在该配置中，ADC264.1-264.N和DAC244.1-244.N的每对可被视为每一个处理单元。然而，也可通过在ADC和DAC之间增加另一个混洗器而分离ADC和DAC。

在系统200中，混洗器230可接收多个参考电压212并混洗在处理器240中的处理元件的输入的信道242.1-242.N。与系统100类似，控制器220可以根据由检测器210检测的信号幅度控制混洗器230。参考电压212被引导到ADC264.1-264.N的输入，用来作为参考以产生输入信号214的数字形式，该输入信号214可以是模拟形式。通过这样的结构，混洗器230可以混洗处理器240中的处理元件，以减少由元件误匹配所造成的的失真，同时减少由混洗造成的噪声。可选地，加法器250可以被包括以合并信号。该处理元件可包括取样与保持电路、ADC、DAC或过滤器。

根据图4所示的本发明的示例性施例，方法400可包括块410，由检测器110检测信号112。

在块420中，控制器120可基于该信号112控制混洗器130。

在块430，混洗器130可基于信号112混洗处理器140的多个处理元件144.1-144.N的输入的多个信道142.1-142.N。

在块440，处理器140可根据混洗器130配置的多个信道142.1-142.N处理信号112。

该混洗器130可以基于信号112的幅度或者频率混洗在处理器140的多个处理元件144.1-144.N的多个信道142.1-142.N，使得在每次混洗后，处理元件144.1-144.N的至少一个相对于混洗之前占据处理器140的信号处理路径中的不同位置。控制器120可控制混洗器130以在确定该信号112的幅度大于或等于第一阈值之后开始混洗。控制器120可控制混洗器130在确定该信号112的幅度在第一时期大于或等于第一阈值之后开始混洗，并且在确定信号112的幅度在第二时期小于第一阈值之后关闭混洗。

可以理解，本发明并不局限于所描述的实施例，并且可以解决其中存在冲突情况的任何数量的场景和实施例。

虽然本公开已经参照多个示例性实施例进行描述，但应当理解，已经使用的词语是描述词语和说明的目的，而不是限制性的词语。在不背离本公开的范围和精神的情况下，变化可以在所附权利要求的范围内进行，如目前所陈述和修订地。虽然本公开已经参考特定的装置、材料和实施方案进行描述，本公开并非旨在限定于所公开的细节；而本发明延伸至所有功能上等同的结构、方法和用途，例如在所附权利要求的范围之内。

虽然所述计算机可读介质可以被描述为单个介质，但是术语“计算机可读介质”包括单个介质或多个介质，诸如集中式或分布式数据库，和/或存储一个或多个指令集的相关联的缓存和服务器。术语“计算机可读介质”还应当包括能够存储、编码或携带指令集合的任何介质，该指令集合由处理器执行或使计算机系统执行此处公开的任何一个或多个实施例。

所述计算机可读介质可以包括非临时性计算机可读介质或媒体和/或包括临时性计算机可读介质或媒体。在特定的非限制性示例性实施例中，所述计算机可读介质可包括固态存储器，诸如容纳一个或多个非易失性只读存储器的存储卡或其它包装。此外，计算机可读介质可以是随机存取存储器或其他易失性可重写存储器。此外，计算机可读介质可以包括磁光或光学介质，诸如磁盘或磁带或其它存储设备以捕获载波信号，例如传送通过传输介质的信号。因此，本发明被认为包括任何计算机可读介质或其它等价物和后续介质，其中，数据或指令可以被存储。

虽然本申请描述了可在计算机可读介质上实施为代码段的具体实施例，但应当理解：专用的硬件实现(诸如，专用集成电路、可编程逻辑阵列和其他硬件设备)可构造为实现本文所述的一个或多个实施例。可以包括本文所阐述的各种实施例的应用程序可以广泛地包括各种电子和计算机系统。因此，本申请可包含软件、固件和硬件实现方式，或者它们的组合。

本说明书参考特定的标准和协议描述可在具体实施例中实现的组件，但本发明并不局限于这些标准和协议。这些标准由具有实质上相同功能的更快或更高效的等同物周期性地取代。因此，具有相同或相似功能的替换标准和协议被认为是其等同物。

本文所描述的实施例的说明旨在提供对各种实施例的一般理解。本说明并非旨在作为以及利用本文描述的结构或方法的装置的所有元件和特征的完整描述。一旦浏览本公开，许多其他实施例可对于本领域技术人员是显而易见。其他实施例可以被利用，并衍生自本公开内容，使得可以在不脱离本发明的精神和范围下进行结构和逻辑替换和改变。此外，该图示仅是代表性的，并且可以不按比例绘制。附图内的某些比例可被放大，而其他比例可被最小化。因此，本公开内容和附图应被视为说明性的而非限制性的。

本发明的的一个或多个实施例可在本文中单独地和/或共同称为术语“公开”仅仅是为了方便，并非主动限制本申请的范围到任何特定的披露或本发明的概念。此外，尽管具体实施例已被图示和描述，但应当理解，经设计以实现相同或类似目的的任何随后布置可替代所示的具体实施例。本公开内容旨在涵盖任何及所有的后续的修改或各种实施例的变体。一旦浏览本描述，上述实施例的组合以及本文未具体描述的其他实施例对于本领域技术人员将是显而易见的。

此外，在前面的详细描述中，为了简化本公开的目的，各种特征可以组合在一起或者在单个实施例中描述。本发明不应当被解释为反映请求的实施例需要比起在每个权利要求中明确陈述的更多功能。相反，如以下权利要求所反映的，发明主题可以针对少于任何所公开实施例的所有特征。因此，以下的权利要求被结合到详细描述，每个权利要求自身作为单独限定要求保护的主题。

上述公开的主题被认为是说明性的，而非限制性的，以及所附权利要求旨在覆盖所有这些修改、增强、以及落入本发明的真实精神和范围内的其它实施例。因此，为了法律允许的最大范围，本发明的保护范围由所附权利要求及其等同物的最宽可允许解释来确定，并且不应由之前的详细描述限制或限定。

Claims

1.一种系统，包括：

检测器，检测信号；

控制器，基于所述信号控制混洗器；

混洗器，基于所述信号混洗在处理器的多个处理元件的输入端的多个信道；和

所述处理器根据所述混洗器配置的多个信道处理所述信号，

其中，所述混洗器基于信号的幅度或频率混洗在所述多个处理元案件的输入端的多个信道，使得在每次混洗之后，所述处理元件中的至少一个与混洗之前相比占据处理器相的信号处理路径中的不同位置。

2.根据权利要求1所述的系统，其中，所述控制器控制所述混洗器以在确定该信号的幅度大于或等于第一阈值之后开始混洗。

3.根据权利要求1所述的系统，其中，所述控制器控制所述混洗器以在确定所述信号的幅度小于第一阈值之后减少随机频率或关闭混洗。

4.根据权利要求1所述的系统，其中，在确定所述信号的幅度大于或等于第一阈值之后，所述控制器控制所述混洗器开始混洗以在第一频率的每个周期混洗所述处理元件。

5.根据权利要求1所述的方法，其中，所述控制器控制所述混洗器以在确定该信号的幅度在第一时间段为第一阈值和第二阈值之间之后以第一频率混洗，并在确定所述信号的幅度在第三时间段大于或等于第二阈值之后以第二频率开始混洗。

6.根据权利要求1所述的系统，其中，所述控制器控制所述混洗器以第一频率混洗，所述第一频率与信号的幅度成比例地变化。

7.根据权利要求1所述的系统，其中，在确定所述信号的幅度在一段时间小于第一阈值之后，所述控制器控制所述混洗器以减少随机频率或关闭混洗。

8.根据权利要求1所述的系统，其中，所述检测器检测间接来自所述处理器的信号。

9.根据权利要求1所述的系统，其中，所述控制器随机化所述混洗器的混洗频率。

10.根据权利要求1所述的系统，其中，所述多个处理元件包括采样和保持电路、ADC、DAC或过滤器。

11.一种方法，包括：

通过检测器检测信号；

由控制器基于该信号控制混洗器；

由混洗器基于所述信号混洗在处理器的多个处理元件的输入端的多个信道；和

由所述处理器根据由混洗器配置的所述多个信道处理所述信号，

所述混洗器基于信号的幅度或频率混洗在所述多个处理元案件的输入端的多个信道，使得在每次混洗之后，所述处理元件中的至少一个与混洗之前相比占据处理器相的信号处理路径中的不同位置。

12.根据权利要求11所述的方法，其中，在确定该信号的幅度大于或等于第一阈值之后，所述控制器控制所述混洗器开始混洗。

13.根据权利要求11所述的方法，其中，在确定所述信号的幅度小于第一阈值之后，所述控制器控制所述混洗器以减少随机频率或关闭混洗。

14.根据如权利要求11所述的方法，其中，在确定所述信号的幅度大于或等于第一阈值之后，所述控制器控制所述混洗器开始混洗以在第一频率的每个周期混洗所述处理元件。

15.根据权利要求11所述的方法，其中，所述控制器控制所述混洗器以在确定该信号的幅度在第一时间段为第一阈值和第二阈值之间之后以第一频率混洗，并在确定所述信号的幅度在第三时间段大于或等于第二阈值之后以第二频率开始混洗。

16.根据权利要求11所述的方法，其中，所述控制器控制所述混洗器以第一频率混洗，所述第一频率与信号的幅度成比例地变化。

17.根据权利要求11所述的方法，其中，在确定所述信号的幅度在一段时间小于第一阈值之后，所述控制器控制所述混洗器以减少随机频率或关闭混洗。

18.根据权利要求11所述的方法，其中，所述检测器检测间接来自所述处理器的信号。

19.根据权利要求11所述的方法，其中所述控制器随机化所述混洗器的混洗频率。

20.根据权利要求11所述的方法，其中所述多个处理元件包括采样和保持电路、ADC、DAC或过滤器。