[go: up one dir, main page]

CN104284550A - 高频模块及其制造方法 - Google Patents

高频模块及其制造方法 Download PDF

Info

Publication number
CN104284550A
CN104284550A CN201410035851.XA CN201410035851A CN104284550A CN 104284550 A CN104284550 A CN 104284550A CN 201410035851 A CN201410035851 A CN 201410035851A CN 104284550 A CN104284550 A CN 104284550A
Authority
CN
China
Prior art keywords
pcb
circuit board
printed circuit
electronic component
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410035851.XA
Other languages
English (en)
Inventor
宋昌燮
朴钟泌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104284550A publication Critical patent/CN104284550A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/047—Box-like arrangements of PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09027—Non-rectangular flat PCB, e.g. circular
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了高频模块及其制造方法。该HF模块具有由第一PCB、第二PCB和第三PCB形成的单密封盒式结构。在面向第一PCB的第三PCB的下表面上，将第二电子元件安装在与安装在第一PCB上的第一电子元件之中高度相对低的第一电子元件对应的位置。形成于第二PCB内的多个导通孔的上端和下端连接至存在于第三PCB的主体内的铜层和存在于第一PCB的主体内的铜层，以组成单个电磁波屏蔽单元整体。

Description

高频模块及其制造方法
相关申请的交叉引用
本申请要求于2013年7月9日提交的韩国专利申请第10-2013-0080388号，题为“High Frequency Module and ManufacturingMethod Thereof”的权益，通过引用将其全部内容结合到本申请中。
技术领域
本发明涉及在移动设备等中采用的高频（HF）模块，及其制造方法。
背景技术
最近，诸如智能手机等移动产品的尺寸和厚度日益减小。在这样的环境中，诸如WiFi/蓝牙（BT）的高频（HF）模块，在其尺寸更小和厚度更薄时可具有市场竞争力。此外，需要为HF模块提供最高级别的电磁波屏蔽。
随着在诸如智能手机等移动产品中的HF模块（诸如WiFi/BT等）的安装空间逐渐减少，并且移动产品的厚度越薄，需要HF模块变得更薄。此外，由于针对各种电磁波的管制加强，电磁波屏蔽问题已变成一个重要问题。
现有技术的HF模块具有以下结构，其中，电子元件安装在印刷电路板（PCB）上并且为了电磁波屏蔽的目的由金属壳覆盖。然而，在这种结构中，电子元件和金属壳应该被充分分开，进而金属壳的厚度可能增加HF模块的总厚度。此外，为了电磁波屏蔽的目的，PCB的外部应该全部焊接有金属壳，这里，由于金属壳的厚度也增加了模块的总尺寸。
另一现有技术的HF模块具有以下结构，其中，电子元件安装在PCB上，PCB的整个上表面使用成型材料塑模，使得电子元件安装于其中，此后，塑模产品（mold product）的整个外表面使用镀银（Ag）薄膜覆盖，以屏蔽电磁波。相对于上述HF模块，这种类型的HF模块是薄的，但是需要在电子元件上方的充足空间来形成塑模。此外，这种类型的HF模块由于成型工艺和镀银（Ag）工艺而具有相对低的产品率并且导致单位成本高。
【现有技术文献】
（专利文献1）韩国专利特开第10-2010-0101496号
（专利文献2）日本专利特开第2011-198866号
发明内容
本发明的目的是提供一种高频（HF）模块及其制造方法，在该高频（HF）模块中，利用印刷电路板（PCB）形成密封盒，并且将电子元件安装在盒的底部和顶板以显著减少其总尺寸，并且导体掩埋于PCB主体内以获得电磁波屏蔽效果。
根据本发明的示例性实施方式，提供一种高频（HF）模块，包括：第一PCB，具有电子元件安装在其上的一个表面；第二PCB，安装在第一PCB的一个表面上以形成腔；第一电子元件，安装在腔内的第一PCB的一个表面上；第三PCB，安装在第二PCB的另一个表面上；以及第二电子元件，安装在腔内的第三PCB的一个表面上。
HF模块还可包括：分别安装在第一PCB、第二PCB和第三PCB内的电磁波屏蔽单元，从而防止第一电磁元件和第二电磁元件产生的电磁波的外辐射。
第二电子元件可安装在第三PCB的一个表面上，在这种情况下，第二电子元件可安装在与安装在第一PCB的一个表面上的第一电子元件中的高度相对低的第一电子元件对应的位置。
安装在第一PCB和第三PCB内的电磁波屏蔽单元可被配置为存在于第一PCB和第三PCB内的铜层。
安装在第二PCB内的电磁波屏蔽单元可包括彼此之间以预定间距分开的多个导通孔。
导通孔（via）可被配置使得多个导通孔分别以预定间隔形成在第二PCB内并且填充有导电材料。
导通孔可被配置使得多个导通孔洞（via hole）分别以预定间隔形成在第二PCB内并且填充有导电材料。
导电材料可由以下各项之中的任意一项制成：金（Au）、银（Ag）、铜（Cu）、铝（Al）、或者由其中两种以上元素组合形成的合金。
根据本发明的另一示例性实施方式，提供一种制造高频（HF）模块的方法，包括：a）将第一电子元件安装在第一印刷电路板（PCB）的一个表面上；b）将第二电子元件安装在第三PCB的一个表面上；c）将第二PCB安装在第一PCB的一个表面上以形成腔，其中，在第二PCB中形成有多个导通孔；以及d）将第三PCB耦接至第二PCB，使得上面安装有第一电子元件的第一PCB的一个表面和上面安装有第二电子元件的第三PCB的一个表面彼此面对，从而制造具有密封内部空间的盒式模块。
在步骤b）中，可将第二电子元件安装在第三PCB的一个表面上，使得第二电子元件安装在与第一PCB的一个表面上安装的第一电子元件之中高度相对低的第一电子元件对应的位置。
在步骤c）中，导通孔可通过分别在第二PCB内以预定间隔形成多个导通孔洞并且用导电材料填充多个导通孔洞形成。
导通孔洞可通过利用准分子激光器或CO2激光器的干法蚀刻来形成。
导电材料可由以下各项中的任意一项制成：金（Au）、银（Ag）、铜（Cu）、铝（Al）、或者由其中两种以上元素组合形成的合金。
在制造具有密封内部空间的盒式模块的过程d）中，可制造盒式模块使得形成于第二PCB内部的多个导通孔的上端部分连接至存在于第三PCB的主体内的铜层并且多个导通孔的下端部分连接至存在于第一PCB的主体内的铜层。
附图说明
图1是示出根据本发明实施方式的高频（HF）模块结构的垂直截面图。
图2是示出根据本发明实施方式的HF模块结构的横截面图。
图3是示出根据本发明实施方式的制造HF模块的方法的执行工艺的流程图。
图4A至图4D是顺序地示出根据本发明实施方式的制造HF模块的工艺的示图。
具体实施方式
在下文中，将参考附图详细地描述示例性实施方式，以便本发明所属领域中的技术人员能够容易地实现这些示例性实施方式。
在本说明书和权利要求中使用的术语和名词不应当被解释为限于典型含义或者辞书式定义，而是应当基于原则解释为具有与本发明的技术领域相关的含义和概念，根据该原则，发明人可以适当的定义术语的概念以最适当的描述他或她所知的用于实施本发明的最佳方法。
因此，在实施方式中描述的配置和本发明的附图仅仅是最优选的实施方式，而并不代表本发明的所有技术精神。因此，本发明应当被解释为包括在提交本申请时本发明的精神和范围所包括的所有改变、等同物和替代。
图1和图2是示出了根据本发明实施方式的高频（HF）模块结构的示图，其中，图1是垂直截面图，图2是横截面图。
参照图1和图2，根据本发明实施方式的HF模块100包括：第一PCB110、第二PCB111、第三PCB112、以及第一和第二电子元件120至124。优选地，HF模块100还可包括电磁波屏蔽单元110s至112s。
第一PCB110是模块的基底，以及第一电子元件120至122安装在该第一PCB110上。作为第一PCB110，可使用具有多层结构或者单层结构的PCB。
第二PCB111安装在第一PCB110的一个表面上以形成腔130。也就是，第二PCB111沿着具有四边形形状的第一PCB110的四个边被安装为具有预定高度的壁面，整体上形成围墙。围墙将内部和外部隔开，进而内部形成单个腔130。
第一电子元件120至122安装在腔130内的第一PCB110的一个表面上。
第三PCB112安装在第二PCB111的另一个表面上。也就是，第三PCB112安装为第二PCB111上方的盖子，以与第一PCB110和第二PCB111一起形成密封盒。作为第三PCB112，也可使用具有多层结构或者单层结构的PCB。
第二电子元件123和124安装在由第二PCB111形成的腔130内的第三PCB112的一个表面上。
这里，在第三PCB112的、面向第一PCB110的其上安装有电子元件120至122的表面（即，附图中的上表面）的表面（即，附图中的下表面）上安装第二电子元件123和124，在这种情况下，如图所示，第二电子元件123和124安装在与安装在第一PCB110上的第一电子元件120至122之中高度相对低的电子元件121和122对应的位置。
第一和第二电子元件120至124涉及用于HF无线传输和接收的信号处理。第一和第二电子元件120至124可包括：用作集成电路（IC）、功率放大器、低噪声放大器（LNA）、滤波器等的半导体芯片，或者诸如电阻器、电容器等的无源元件。
电磁波屏蔽单元110s至112s分别安装在第一PCB110、第三PCB112和第二PCB111的内，从而防止第一和第二电子元件120至124产生的电磁波向外界辐射。
这里，作为安装在第一PCB110和第三PCB112内的电磁波屏蔽单元110s和112s，可使用存在于PCB内的铜层（PCB通常被制造为具有掩埋于其中的铜层）。
此外，如图2所示，作为安装在第二PCB111内的电磁波屏蔽单元111s，多个导通孔可安装为彼此之间分开预定间距。
这里，导通孔可形成使得多个导通孔洞分别以预定间距形成在第二PCB111内并且填充有导电材料。
这里，金（Au）、银（Ag）、铜（Cu）、铝（Al）、或者由它们中的两种以上元素组合形成的合金可作为该导电材料。
将对根据本发明实施方式的具有上述配置的HF模块的制造方法进行描述。
图3是示出了根据本发明实施方式的HF模块的制造方法的执行过程的流程图，图4A至图4D是顺序地示出根据本发明实施方式的HF模块的制造过程的示图。
参照图3和图4A至图4D，根据HF模块的制造方法，首先，将第一电子元件120至122安装在第一PCB110的一个表面的预设位置处（步骤S310，图4A）。
接着，以相同方式将第二电子元件123和124安装在第三PCB112的一个表面的预设位置处（步骤S320，图4B）。
这里，在将第一和第二电子元件120至124安装在第一PCB110和第三PCB112上的过程中，第一和第二电子元件120至124不必首先在第一PCB110上安装而后在第三PCB112上安装。也就是，其顺序可颠倒或者可将第一和第二电子元件120至124同时在第一PCB110和第三PCB112上进行安装。
此外，在将第二电子元件123和124安装在第三PCB112的一个表面上的过程中，第二电子元件123和124被安装在与安装在第一PCB110上的第一电子元件120至122之中高度相对低的第一电子元件121和122对应的位置。也就是，在设计第一PCB110的过程中，提前确定将要安装在第一PCB110上的第一电子元件的位置，因此，可提前知晓高度相对低的第一电子元件121至122的安装位置。因此，在将第二电子元件123和124安装在面向第一PCB110设置的第三PCB112上的过程中，第二电子元件123和124安装在与高度相对低的第一电子元件121和122的安装位置对应的位置。因此，在完成的HF模块产品时，总高度可显著减少。
在完成第一和第二电子元件120至124在第一PCB110和第三PCB112上的安装时，具有预定高度并包括形成在其中的多个导通孔的第二PCB111安装在第一PCB110的一个表面上以形成腔130（步骤S330，图4C）。也就是，如上参照图2所述，沿着第一PCB110的四边设置第二PCB111以形成围墙。
这里，在第二PCB111内形成的导通孔可通过在第二PCB111内形成多个导通孔来形成，以便它们分别以预定间距彼此之间分开并填充有导电材料。
在这种情况下，为了形成导通孔洞，可使用利用准分子激光器或者CO2激光器的干法蚀刻。此外，作为导电材料，可使用金（Au）、银（Au）、铜（Cu）、铝（Al）、或者由其中两种以上元素组合形成的合金。
以这种方式，在完成腔130的形成时，由于第二PCB111被安装在第一PCB110上，第三PCB112耦接至第二PCB111，使得在其上安装有第二电子元件123和124的第三PCB112的一个表面和在其上安装有第一电子元件120至122的第一PCB110的一个表面彼此面对，从而制造出具有密封的内部空间的盒式模块（步骤S340，图4D）。也就是，翻转第三PCB112使得其上安装的第二电子元件123和124朝下，并将第三PCB112耦接至第二PCB111的上端部分。在这种情况下，当然，第三PCB112耦接至第二PCB111，使得安装在第三PCB112上的第二电子元件123和124对应于要安装在第一PCB110上高度相对低的电子元件121和122。当第三PCB112耦接至第二PCB111时，具有密封的内部空间的单个盒式HF模块110制造完成。
这里，在如上所述制造具有密封的内部空间的盒式模块100的过程中，盒式模块100被制造使得作为形成在第二PCB111内的电磁波屏蔽单元111s的多个导通孔的上端部分连接至存在于第三PCB112的主体内的铜层（即，第三PCB112的电磁波屏蔽单元112s），并且导通孔的下端部分连接至存在于第一PCB110的主体内的铜层（即，第一PCB110的电磁波屏蔽单元110s）。因此，在不必使用屏蔽材料的情况下可设计屏蔽物。
如上所述，在根据本发明实施方式的高频模块及其制造方法的情况下，因为通常安装在现有PCB的二维（2d）平面上的电子元件被分别安装在具有三维（3D）结构的第一PCB和第三PCB上，借此模块产品的总尺寸可进一步减小，并且因为PCB内的铜层被用作电磁波屏蔽单元，所以在不使用额外屏蔽材料的情况下可设计屏蔽物。
虽然为了说明性的目的已公开了本发明的优选实施方式，但本领域中的技术人员应当理解，在不偏离所附权利要求中公开的本发明的范围和精神的情况下可以进行各种修改、附加和替代。因此，该修改、附加和替代也应该理解为落在本发明的范围内。

Claims (13)

1.一种高频（HF）模块，包括：
第一印刷电路板，具有上面安装有电子元件的一个表面；
第二印刷电路板，安装在所述第一印刷电路板的一个表面上以形成腔；
第一电子元件，在所述腔内安装在所述第一印刷电路板的一个表面上；
第三印刷电路板，安装在所述第二印刷电路板的另一表面上；以及
第二电子元件，安装在所述腔内的所述第三印刷电路板的一个表面上。
2.根据权利要求1所述的高频模块，还包括：
电磁波屏蔽单元，分别安装在所述第一印刷电路板、所述第二印刷电路板和所述第三印刷电路板内，防止由所述第一电磁元件和所述第二电磁元件产生的电磁波的外部辐射。
3.根据权利要求1所述的高频模块，其中，所述第二电子元件安装在所述第三印刷电路板的一个表面上，使得所述第二电子元件安装在与安装在所述第一印刷电路板的一个表面上的所述第一电子元件之中高度相对低的第一电子元件对应的位置。
4.根据权利要求2所述的高频模块，其中，设置在所述第一印刷电路板和所述第三印刷电路板内的所述电磁波屏蔽单元被构造为存在于所述第一印刷电路板和所述第三印刷电路板内的铜层。
5.根据权利要求2所述的高频模块，其中，设置在所述第二印刷电路板内的电磁波屏蔽单元包括以预定间距彼此之间分开的多个导通孔。
6.根据权利要求5所述的高频模块，其中，所述导通孔被构造为使得多个导通孔洞分别以预定间距形成于所述第二印刷电路板内并且填充有导电材料。
7.根据权利要求6所述的高频模块，其中，所述导电材料由以下各项中的任一种制成：金（Au）、银（Ag）、铜（Cu）、铝（Al）、或者它们中两种以上元素组合形成的合金。
8.一种高频（HF）模块的制造方法，所述方法包括：
a）将第一电子元件安装在第一印刷电路板（PCB）的一个表面上；
b）将第二电子元件安装在第三印刷电路板的一个表面上；
c）将第二印刷电路板安装在所述第一印刷电路板的一个表面上以形成腔，并且其中，所述第二印刷电路板内形成有多个导通孔；以及
d）将所述第三印刷电路板耦接至所述第二印刷电路板，使得上面安装有所述第一电子元件的所述第一印刷电路板的一个表面与上面安装有所述第二电子元件的所述第三印刷电路板的一个表面彼此面对，从而制造具有密封的内部空间的盒式模块。
9.根据权利要求8所述的方法，其中，在b）中，所述第二电子元件安装在所述第三印刷电路板的一个表面上，使得所述第二电子元件安装在与安装在所述第一印刷电路板的一个表面上的所述第一电子元件之中高度相对低的第一电子元件对应的位置。
10.根据权利要求8所述的方法，其中，在c）中，所述导通孔是通过将多个导通孔洞分别以预定间距形成于所述第二印刷电路板内并且填充有导电材料来形成的。
11.根据权利要求10所述的方法，其中，所述导通孔洞通过使用准分子激光器或CO2激光器的干法蚀刻来形成。
12.根据权利要求10所述的方法，其中，所述导电材料由以下各项中的任一种制成：金（Au）、银（Ag）、铜（Cu）、铝（Al）、或者它们中两种以上元素组合形成的合金。
13.根据权利要求8所述的方法，其中，在d）制造具有密封的内部空间的所述盒式模块中，制造所述盒式模块使得形成于所述第二印刷电路板内的所述多个导通孔的上端部分连接至存在于所述第三印刷电路板的主体内的铜层并且所述导通孔的下端部分连接至存在于所述第一印刷电路板的主体内的铜层。
CN201410035851.XA 2013-07-09 2014-01-24 高频模块及其制造方法 Pending CN104284550A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0080388 2013-07-09
KR20130080388 2013-07-09

Publications (1)

Publication Number Publication Date
CN104284550A true CN104284550A (zh) 2015-01-14

Family

ID=52258877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410035851.XA Pending CN104284550A (zh) 2013-07-09 2014-01-24 高频模块及其制造方法

Country Status (2)

Country Link
US (1) US20150016067A1 (zh)
CN (1) CN104284550A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022111151A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 一种电子元件和电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
JPWO2021225116A1 (zh) * 2020-05-07 2021-11-11
US20250060545A1 (en) * 2023-08-15 2025-02-20 Avago Technologies International Sales Pte. Limited Method and structure for shielding electromagnetic inteference in photonic integrated circuits stacked up electronic integrated circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592570A (zh) * 2003-09-05 2005-03-09 日本电气株式会社 小型无线电装置及其安装方法
CN1652663A (zh) * 2004-02-02 2005-08-10 松下电器产业株式会社 立体电子电路装置及其中继基板和中继框
CN101416567A (zh) * 2006-04-10 2009-04-22 松下电器产业株式会社 中继基板、其制造方法及使用其的立体电路装置
CN101507058A (zh) * 2006-07-14 2009-08-12 斯塔布科尔公司 具有构成电路一部分的核心层的增层印刷线路板衬底
US20100019867A1 (en) * 2008-07-23 2010-01-28 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component and manufacturing method thereof
CN102695365A (zh) * 2011-03-25 2012-09-26 Lg电子株式会社 用于移动终端的印刷电路板组件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592570A (zh) * 2003-09-05 2005-03-09 日本电气株式会社 小型无线电装置及其安装方法
CN1652663A (zh) * 2004-02-02 2005-08-10 松下电器产业株式会社 立体电子电路装置及其中继基板和中继框
CN101416567A (zh) * 2006-04-10 2009-04-22 松下电器产业株式会社 中继基板、其制造方法及使用其的立体电路装置
CN101507058A (zh) * 2006-07-14 2009-08-12 斯塔布科尔公司 具有构成电路一部分的核心层的增层印刷线路板衬底
US20100019867A1 (en) * 2008-07-23 2010-01-28 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component and manufacturing method thereof
CN102695365A (zh) * 2011-03-25 2012-09-26 Lg电子株式会社 用于移动终端的印刷电路板组件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022111151A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 一种电子元件和电子设备

Also Published As

Publication number Publication date
US20150016067A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
EP3211977B1 (en) Printed circuit board with antenna structure and method for its production
JP5517379B1 (ja) 回路モジュール
JP5517378B1 (ja) 回路モジュール
JP5756500B2 (ja) 回路モジュール
JP5750528B1 (ja) 部品内蔵回路基板
CN110036469A (zh) 高频模块
CN104285278A (zh) 用于电子集成的三维模块
US7197818B2 (en) Method and structures for implementing customizable dielectric printed circuit card traces
US20130234337A1 (en) Semiconductor package and fabrication method thereof
CN104684244A (zh) 电子部件内置基板、电子部件内置基板的制造方法
CN104284550A (zh) 高频模块及其制造方法
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US9374923B2 (en) Monolithic LTCC seal frame and lid
JP2006286915A (ja) 回路モジュール
TWI520289B (zh) 三維波導元件
TWI485839B (zh) 電子模組以及其製造方法
JP5577716B2 (ja) 回路モジュール及び回路モジュールの製造方法
CN104411151A (zh) 一种基于三维打印制造技术的微波电路封装屏蔽盒
CN210129510U (zh) 天线外置在封装体表面的射频封装结构
KR20150057788A (ko) 반도체 패키지 및 그 제조방법
US9799637B2 (en) Semiconductor package with lid having lid conductive structure
US20230048468A1 (en) Semiconductor emi shielding component, semiconductor package structure and manufacturing method thereof
KR101243304B1 (ko) 인터포저 및 그의 제조 방법
CN103887272B (zh) 电子模块以及其制造方法
US20140085845A1 (en) Thick-film hybrid circuit structure and method of manufacture the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114