[go: up one dir, main page]

CN104282767B - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN104282767B
CN104282767B CN201310281010.2A CN201310281010A CN104282767B CN 104282767 B CN104282767 B CN 104282767B CN 201310281010 A CN201310281010 A CN 201310281010A CN 104282767 B CN104282767 B CN 104282767B
Authority
CN
China
Prior art keywords
drain electrode
source electrode
electrode
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310281010.2A
Other languages
English (en)
Other versions
CN104282767A (zh
Inventor
安生健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201310281010.2A priority Critical patent/CN104282767B/zh
Publication of CN104282767A publication Critical patent/CN104282767A/zh
Application granted granted Critical
Publication of CN104282767B publication Critical patent/CN104282767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管，其包括基板以及形成在基板上的栅极、半导体层、源极电极和漏极电极。所述源极电极与漏极电极分别在不同的光刻制程中形成。本发明的漏极电极和源极电极之间的沟道的宽度不会受到同一光刻制程中的掩模的图案加工精度的制约，可以做的更小。本发明还提供一种薄膜晶体管的制造方法。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管及其制造方法。
背景技术
传统的底栅式薄膜晶体管一般包括基板、依次形成在该基板上的栅极、栅极绝缘层、半导体层以及源极电极和漏极电极，源极电极和漏极电极之间形成有沟道。通常，如果该沟道的宽度太宽，会造成薄膜晶体管的整体尺寸过大，从而影响像素的开口率，因此为了提高开口率，需要减小薄膜晶体管的尺寸，所以也必须将沟道的宽度做小。
一般情况下，源极电极和漏极电极是采用同样的金属层构造，然后利用一道光刻制程加工该金属层形成所述源极电极、漏极电极以及沟道。但是由于所形成的沟道的宽度会受到光刻制程中的掩模的图案加工精度的制约，会具有一定的宽度而无法做到更短，所以无法提高开口率。
发明内容
有鉴于此，有必要提供一种不受光刻加工精度制约，沟道宽度较小的薄膜晶体管及其制造方法。
一种薄膜晶体管，其包括基板以及形成在基板上的栅极、半导体层、源极电极和漏极电极。所述源极电极与漏极电极分别在不同的光刻制程中形成。
一种薄膜晶体管的制造方法，其包括以下几个步骤：
提供一个基板，并在该基板上形成栅极以及半导体层；
利用一道光刻制程形成漏极电极；
利用另一道光刻制程形成源极电极。
上述的薄膜晶体管及其制造方法中，漏极电极以及源极电极是采用两道光刻制程分别形成，而传统工艺中，漏极电极和源极电极是极采用同一光刻制程加工同一金属层而形成，因此相对于传统工艺，本发明的漏极电极和源极电极之间的沟道的宽度主要由漏极电极和源极电极之间的间隙所决定，不会受到同一光刻制程中的掩模的图案加工精度的制约，因此可以做的更小。
附图说明
图1为本发明第一实施方式中的薄膜晶体管的截面示意图。
图2为本发明第二实施方式中的薄膜晶体管的截面示意图。
图3为本发明第三实施方式中的薄膜晶体管的截面示意图。
主要元件符号说明
薄膜晶体管 100、200、300300
基板 10
栅极 20
栅极绝缘层 30
半导体层 40
蚀刻阻挡层 50
漏极电极 60
源极电极 70
保护层 80
沟道 90
透明导电膜层 60a
金属层 60b
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图，对本发明作进一步的详细说明。
实施方式一
请参阅图1，本发明第一实施方式提供的一种薄膜晶体管100包括基板10以及形成在该基板10上的栅极20、栅极绝缘层30、半导体层40、蚀刻阻挡层50、漏极电极60、源极电极70、保护层80。
所述基板10为绝缘基板，其可以为玻璃、石英或者陶瓷等绝缘材料。在本实施例中，该基板10为玻璃基板。
所述栅极20形成在基板10的表面，所述栅极绝缘层30覆盖栅极20形成在基板10的表面，该栅极绝缘层30包括氮化硅及/或氧化硅。
所述半导体层40形成在栅极绝缘层30上并位于栅极20的正上方，该半导体层40采用非晶质氧化半导体材料(Amorphous Oxide Semiconductor, AOS)，在本实施方式中，该半导体层40是采用IGZO系氧化物材料。所述蚀刻阻挡层50形成在半导体层40上。
所述漏极电极60形成在栅极绝缘层30上并且延伸覆盖在半导体层40以及蚀刻阻挡层50的一侧表面上。该漏极电极60采用Mo、Al、Cu、Ti等金属材料构成。
所述源极电极70形成在栅极绝缘层30上并且延伸覆盖在半导体层40以及蚀刻阻挡层50的另一侧表面上。源极电极70与漏极电极60之间形成一沟道90。该源极电极70采用铟锡氧化物薄膜(Indium Tin Oxide, ITO)等透明导电膜，同时还作为所述薄膜晶体管100的像素电极。漏极电极60与源极电极70分别在不同的光刻制程中形成。
在本实施方式中，半导体层40因为是非晶质氧化半导体结构，所以其可直接与形成其上的源极电极70形成电连接。传统的薄膜晶体管一般是采用非晶硅（a-si）半导体结构，在非晶硅半导体结构上层积ITO时，ITO主要成分的氧化铟中的氧会和非晶硅反应，生成硅氧化物，因硅氧化物电阻高，非晶硅和ITO不能够电连接，因此需要在两者之间设置一金属层。而本发明的半导体层40采用IGZO这样的非晶质氧化半导体材料，因为其本身为氧化物，因此与ITO的性质比较接近，所以可 以直接与ITO构成的源极电极70形成电连接。
所述保护层80覆盖所述栅极绝缘层30、蚀刻阻挡层50、漏极电极60以及源极电极70。
本发明第一实施方式提供的薄膜晶体管100的制造方法包括以下几个步骤：
步骤一：提供一个基板10，并在该基板上形成栅极20、栅极绝缘层30、半导体层40。在本实施方式中，形成栅极20、栅极绝缘层30、半导体层40可分别采用两道光刻制程。具体方法为：第一道光刻制程用于形成栅极金属层，即，在该基板10上依序形成一栅极金属层和一第一光致抗蚀剂层；再以第一道掩膜的图案对该第一光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该栅极金属层进行蚀刻，然后移除第一光致抗蚀剂层，形成栅极20。第二道光刻制程用于形成栅极绝缘层30和半导体层40，即，在具有该栅极20的基板10上形成一栅极绝缘层30、一非晶质氧化半导体层和一第二光致抗蚀剂层；再以第二道掩膜的图案对该第二光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该非晶质氧化半导体层进行蚀刻，然后移除第二光致抗蚀剂层，形成一具有预定图案的半导体层40。
步骤二：在半导体层40上形成一蚀刻阻挡层50。
步骤三：利用一道光刻制程形成漏极电极60。所述漏极电极60为金属材料构成。在本实施方式中，形成漏极电极60的具体方法为：在形成有栅极20、栅极绝缘层30和半导体层40的基板10上形成一金属层和一第三光致抗蚀剂层；再以第三道掩膜的图案对该第三光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该金属层进行蚀刻，然后移除第三光致抗蚀剂层，形成漏极电极60。
步骤四：利用另一道光刻制程形成源极电极70。所述源极电极70采用铟锡氧化物薄膜(Indium Tin Oxide, ITO)等透明导电膜。在本实施方式中，形成源极电极70的具体方法为：在形成有栅极20、栅极绝缘层30、半导体层40和漏极电极60的基板10上形成一透明导电膜和一第四光致抗蚀剂层；再以第四道掩膜的图案对该第四光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该透明导电膜进行蚀刻，然后移除第四光致抗蚀剂层，形成源极电极70。
步骤五：在基板10上形成保护层80。在本实施方式中，形成保护层80的具体方法为：在形成有栅极20、栅极绝缘层30、半导体层40、漏极电极60和源极电极70的基板10上沉积一钝化层和一第五光致抗蚀剂层；再以第五道掩膜的图案对该第五光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该钝化层进行蚀刻，然后移除第五光致抗蚀剂层，形成保护层80。
可以理解的是，在本发明的薄膜晶体管100的制造方法中，也可以先形成源极电极70，而后形成漏极电极60，即步骤三和步骤四顺序可以颠倒。
在本发明的薄膜晶体管100中，所述漏极电极60以及所述源极电极70是采用两道光刻制程分别形成，相对于传统工艺中漏极电极和源极电极采用同一光刻制程加工，本发明的漏极电极60和源极电极70之间的沟道90的宽度主要由漏极电极60和源极电极70之间的间隙所决定，不会受到同一光刻制程中的掩模的图案加工精度的制约，因此可以做的更小。另外，源极电极70是采用和像素电极相同的ITO等透明导电膜材料形成，因此源极电极70也能够贡献一部分透过率，所以能够大大提高开口率。
实施方式二
请参阅图2，本发明第二实施方式提供的薄膜晶体管200与第一实施方式中的薄膜晶体管100的区别在于：薄膜晶体管200的漏极电极60是由透明导电膜层60a以及积层在透明导电膜层60a上的金属层60b构成。在本实施方式中，所述透明导电膜层60a为ITO层。
本发明第二实施方式提供的薄膜晶体管200的制造方法包括以下几个步骤：
步骤一：提供一个基板10，并在该基板上形成栅极20、栅极绝缘层30、半导体层40。形成栅极20、栅极绝缘层30以及半导体层40的方法同上。
步骤二：在半导体层40上形成一蚀刻阻挡层50。
步骤三：在形成有栅极20、栅极绝缘层30、半导体层40以及蚀刻阻挡层50的基板10上形成一透明导电膜。所述透明导电膜为铟锡氧化物薄膜(Indium Tin Oxide, ITO)等。
步骤四：利用一道光刻制程形成漏极电极60。在本实施方式中，形成漏极电极60的具体方法为：在透明导电膜上形成一金属层和一光致抗蚀剂层；再以一道掩膜的图案对该光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该金属层进行蚀刻，然后移除光致抗蚀剂层，形成漏极电极60。由此形成的漏极电极60是由透明导电膜和金属材料构成。
步骤五：利用另一道光刻制程对所述透明导电膜进行加工，形成源极电极70。在本实施方式中，形成源极电极70的具体方法为：在透明导电膜上形成一光致抗蚀剂层；再以一道掩膜的图案对该光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该透明导电膜进行蚀刻，然后移除光致抗蚀剂层，形成源极电极70。
步骤六：在基板10上形成保护层80。
实施方式三
请参阅图3，本发明第三实施方式提供的薄膜晶体管300与第一实施方式中的薄膜晶体管100的区别在于：所述薄膜晶体管300的半导体层40形成在漏极电极60和源极电极70之间的沟道90中，并且分别延伸至漏极电极60和源极电极70的上表面。
本发明第三实施方式提供的薄膜晶体管300的制造方法包括以下几个步骤：
步骤一：提供一个基板10，并在该基板上形成栅极20以及栅极绝缘层30。
步骤二：利用一道光刻制程在栅极绝缘层30上形成漏极电极60。所述漏极电极60由金属材料构成。
步骤三：利用另一道光刻制程栅极绝缘层30上形成源极电极70。所述源极电极70由ITO等透明导电膜材料构成。
步骤四：在漏极电极60与源极电极70之间的沟道90中形成半导体层40，并且半导体层40分别延伸至漏极电极60和源极电极70的上表面。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种像应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (6)

1.一种薄膜晶体管，其包括基板以及形成在基板上的栅极、半导体层、源极电极和漏极电极，其特征在于：所述源极电极与漏极电极分别在两道光刻制程中形成，所述半导体层由非晶质氧化半导体材料构成，所述源极和漏极至少其一包括铟锡氧化物薄膜，所述铟锡氧化物薄膜与所述半导体层直接电连接，所述薄膜晶体管还具有一栅极绝缘层，所述栅极绝缘层覆盖所述栅极形成在所述基板的表面，所述漏极电极形成在栅极绝缘层上，所述源极电极形成在栅极绝缘层上，所述源极电极和漏极电极之间形成有沟道，所述半导体层形成在该沟道中，并且分别延伸至所述漏极电极和所述源极电极的上表面。
2.如权利要求1所述的薄膜晶体管，其特征在于：所述源极电极为铟锡氧化物薄膜，同时所述源极电极还作为所述薄膜晶体管的像素电极。
3.如权利要求1所述的薄膜晶体管，其特征在于：所述漏极电极为铟锡氧化物薄膜以及积层在该铟锡氧化物薄膜上的金属材料构成。
4.一种薄膜晶体管的制造方法，其包括以下几个步骤：
提供一个基板，并在该基板上形成栅极以及栅极绝缘层；
利用一道光刻制程形成漏极电极，所述漏极电极形成在栅极绝缘层上；
利用另一道光刻制程形成源极电极，所述源极电极形成在栅极绝缘层上；
在漏极电极与源极电极之间的沟道中形成半导体层，并且半导体层分别延伸至漏极电极和源极电极的上表面，所述半导体层由非晶质氧化半导体材料构成，所述源极和漏极至少其一包括铟锡氧化物薄膜，所述铟锡氧化物薄膜与所述半导体层直接电连接。
5.如权利要求4所述的薄膜晶体管的制造方法，其特征在于：形成漏极电极的方法为：形成一金属层和一光致抗蚀剂层，再以一道掩膜的图案对该光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该金属层进行蚀刻，然后移除该光致抗蚀剂层，形成漏极电极。
6.如权利要求4所述的薄膜晶体管的制造方法，其特征在于：形成源极电极的方法为：形成一透明导电膜和一光致抗蚀剂层；再以一道掩膜的图案对该光致抗蚀剂层进行曝光显影，从而形成一预定图案，对该透明导电膜进行蚀刻，然后移除该光致抗蚀剂层，形成源极电极。
CN201310281010.2A 2013-07-05 2013-07-05 薄膜晶体管及其制造方法 Active CN104282767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310281010.2A CN104282767B (zh) 2013-07-05 2013-07-05 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310281010.2A CN104282767B (zh) 2013-07-05 2013-07-05 薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN104282767A CN104282767A (zh) 2015-01-14
CN104282767B true CN104282767B (zh) 2017-12-12

Family

ID=52257473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310281010.2A Active CN104282767B (zh) 2013-07-05 2013-07-05 薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN104282767B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114326232A (zh) * 2021-12-30 2022-04-12 广州华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082179A (zh) * 2010-11-04 2011-06-01 友达光电股份有限公司 薄膜晶体管与具有此薄膜晶体管的像素结构
CN202285237U (zh) * 2011-06-15 2012-06-27 广东中显科技有限公司 一种柔性半透明igzo薄膜晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232159B1 (ko) * 2006-06-12 2013-02-12 엘지디스플레이 주식회사 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
KR102066532B1 (ko) * 2009-11-06 2020-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102268217B1 (ko) * 2010-03-05 2021-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082179A (zh) * 2010-11-04 2011-06-01 友达光电股份有限公司 薄膜晶体管与具有此薄膜晶体管的像素结构
CN202285237U (zh) * 2011-06-15 2012-06-27 广东中显科技有限公司 一种柔性半透明igzo薄膜晶体管

Also Published As

Publication number Publication date
CN104282767A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
CN103715137B (zh) 阵列基板及其制造方法、显示装置
CN104377247B (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN109166865B (zh) 阵列基板及其制造方法、显示面板
US20160343863A1 (en) Oxide thin film transistor and manufacturing method thereof
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
WO2018077065A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板
US20160043229A1 (en) Display device and method for manufacturing the same
CN106033760B (zh) 像素结构的制作方法
CN107195689B (zh) 一种薄膜晶体管及其制作方法、oled显示面板
CN104882415A (zh) Ltps阵列基板及其制造方法
TWI559549B (zh) 薄膜電晶體及其製作方法
CN104282767B (zh) 薄膜晶体管及其制造方法
CN107735853A (zh) 薄膜晶体管制造方法及阵列基板
CN106373888A (zh) 薄膜晶体管的制造方法
CN106611794B (zh) 薄膜晶体管及其制作方法
CN105374687B (zh) 薄膜晶体管的制造方法
CN104037089B (zh) 薄膜晶体管的制造方法
TW201342628A (zh) 主動元件及其製造方法
TWI569456B (zh) 薄膜電晶體及其製造方法
TWI513004B (zh) 薄膜電晶體及其製造方法
TWI578540B (zh) 薄膜電晶體及其製作方法
CN103839888B (zh) 一种阵列基板及其制备方法、显示装置
TW201508926A (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
CN107863297A (zh) 薄膜晶体管及其制造方法
CN105810743A (zh) 薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161018

Address after: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Applicant after: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

Applicant after: Hon Hai Precision Industry Co., Ltd.

Address before: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 7 Building 1

Applicant before: YEXIN TECHNOLOGY CONSULATION CO., LTD.

Applicant before: AU OPTRONICS CO., LTD.

GR01 Patent grant
GR01 Patent grant