CN104243347A - 基于对称高速数字用户线shdsl发送及接收数据的方法和装置 - Google Patents

Abstract

本发明实施例提供了一种基于对称高速数字用户线SHDSL发送及接收数据的方法和装置，所述方法包括：获取第一接口的源格式数据；所述源格式数据由第二接口发送至所述第一接口，所述第二接口用于接收所述源格式数据；所述第一接口用于连接所述交换芯片与所述FPGA；将所述源格式数据转换为传输格式数据；将所述传输格式数据传输至所述SHDSL上发送；配置第三接口，所述第三接口用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据。本发明可以扩展SHDSL对外的输出接口，从而实现一点对多点的数据传输，进而对接口进行检测，定位问题的所在，提高SHDSL的多元性和全面性。

Description

基于对称高速数字用户线SHDSL发送及接收数据的方法和装置

技术领域

本发明涉及通信技术领域，特别是涉及一种基于对称高速数字用户线SHDSL发送数据的方法，一种基于对称高速数字用户线SHDSL接收数据的方法，一种基于对称高速数字用户线SHDSL发送数据的装置和一种基于对称高速数字用户线SHDSL接收数据的装置。

背景技术

在信息化建设的推动下，数据的传输方式变得多种多样，不同的传输方式应用于不同的场景中。

具体而言，由于对野外环境下场景的监控越来越常见，使得在野外环境下对场景的音视频远距离传输越来越重要。野外环境一般要求方圆半径在10公里以内，监控设备收放方便，便于携带，机动性好，为实现抗拉耐磨损性的要求，数据传输的用线最好是军用被覆线。SHDSL(Symmetrical High biteDigital Subscriber Line，对称高速数字用户线)作为军事领域中应用十分广泛的传输链路，可以很好的满足野外环境的要求。

参照图1，示出了目前一种野外环境下数据传输的应用场景示意图，如图1所示，SHDSL作为数据传输的链路，在SHDSL链路任意一端，PC通过接口转换模块将以太网MII接口(Media Independent Interface，介质无关接口)标准格式的数据转换成SHDSL链路上传输格式的数据，在SHDSL链路的另一端，通过接口转换模块将SHDSL链路上传输格式的数据转换成符合以太网MII接口标准格式的数据，进而传输给PC。

然而，SHDSL相对单一，也比较局限。SHDSL对外只有单一的输出接口，只能实现点对点的数据传输，如果在输出端有多台设备需要同时获得数据，目前的技术方案就无法完成。此外，如果数据在传输过程中出现错误，或者，由于其他原因数据没有传输给输出端的设备，那么将会造成数据的丢失，并且没有办法定位问题的所在，暴露出目前的技术方案的局限性。

因此，目前需要本领域技术人员迫切解决的一个技术问题就是：提供一种基于对称高速数字用户线SHDSL发送及接收数据的方法和装置，用以扩展SHDSL对外的输出接口，从而实现一点对多点的数据传输，进而对接口进行检测，定位问题的所在，提高SHDSL的多元性和全面性。

发明内容

本发明实施例所要解决的技术问题是提供一种基于对称高速数字用户线SHDSL发送及接收数据的方法，用以扩展SHDSL对外的输出接口，从而实现一点对多点的数据传输，进而对接口进行检测，定位问题的所在，提高SHDSL的多元性和全面性。

相应的，本发明实施例还提供了一种基于对称高速数字用户线SHDSL发送及接收数据的装置，用以保证上述方法的实现及应用。

为了解决上述问题，本发明公开了一种基于对称高速数字用户线SHDSL发送数据的方法，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，所述方法包括：

获取第一接口的源格式数据；所述源格式数据由第二接口发送至所述第一接口，所述第二接口用于接收所述源格式数据；所述第一接口用于连接所述交换芯片与所述FPGA；

将所述源格式数据转换为传输格式数据；

将所述传输格式数据传输至所述SHDSL上发送；

配置第三接口，所述第三接口用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据。

优选地，所述FPGA包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述将所述源格式数据转换为传输格式数据的步骤包括：

将所述源格式数据划分为一个或多个数据包；所述一个或多个数据包包括一个或多个字节的源格式数据；

将所述一个或多个数据包依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的数据包；

将所述一个或多个字节的源格式数据依次转换为帧同步信号；所述帧同步信号构成传输格式数据。

优选地，所述交换芯片还包括第四接口，所述配置第三接口的步骤包括：

在所述FPGA中创建NOIS软核；

采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据，所述第四接口包括串行外设接口SPI。

优选地，所述源格式数据包括网络MII接口格式的数据，所述传输格式数据包括SHDSL链路接口格式的数据。

另一方面，本发明还公开了一种基于对称高速数字用户线SHDSL接收数据的方法，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，所述方法包括：

获取所述SHDSL上的传输格式数据；

将所述传输格式数据转换为源格式数据；

将所述源格式数据发送至第一接口；其中，所述第一接口用于连接所述交换芯片与所述FPGA；所述交换芯片用于采用第二接口接收所述第一接口发送的源格式数据；

配置第三接口，所述第三接口用于接收所述第二接口接收的源格式数据，和/或，接收所述第一接口发送的源格式数据。

优选地，所述FPGA包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述传输格式数据包括帧同步信号，所述将所述传输格式数据转换为源格式数据的步骤包括：

将所述传输格式数据划分为一个或多个帧同步信号；

将所述一个或多个帧同步信号依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的帧同步信号；

将所述一个或多个帧同步信号转换为源格式数据。

优选地，所述交换芯片还包括第四接口，所述配置第三接口接收所述第二接口接收的源格式数据的步骤包括：

在所述FPGA中创建NOIS软核；

采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口接收的源格式数据，和/或，接收所述第一接口发送的源格式数据，所述第四接口包括串行外设接口SPI。

优选地，所述源格式数据包括网络MII接口格式的数据，所述传输格式数据包括SHDSL链路接口格式的数据。

依据本发明的一个实施例，还公开了一种基于对称高速数字用户线SHDSL发送数据的装置，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，所述装置包括：

源格式数据获取模块，用于获取第一接口的源格式数据；所述源格式数据由第二接口发送至所述第一接口，所述第二接口用于接收所述源格式数据；所述第一接口用于连接所述交换芯片与所述FPGA；

源格式数据转换模块，用于将所述源格式数据转换为传输格式数据；

数据传输模块，用于将所述传输格式数据传输至所述SHDSL上发送；

发送数据检测接口配置模块，用于配置第三接口，所述第三接口用于接收所述第二接口发送的源格式数据。

优选地，所述FPGA包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述源格式数据转换模块包括：

数据包划分子模块，用于将所述源格式数据划分为一个或多个数据包；所述一个或多个数据包包括一个或多个字节的源格式数据；

数据包存储子模块，用于将所述一个或多个数据包依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

数据包读取子模块，用于依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的数据包；

帧同步信号转换子模块，用于将所述一个或多个字节的源格式数据依次转换为帧同步信号；所述帧同步信号构成传输格式数据。

优选地，所述交换芯片还包括第四接口，所述发送数据检测接口配置模块包括：

第一NOIS软核创建子模块，用于在所述FPGA中创建NOIS软核；

第一寄存器配置子模块，采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据，所述第四接口包括串行外设接口SPI。

优选地，所述源格式数据可以包括网络MII接口格式的数据，所述传输格式数据可以包括SHDSL链路接口格式的数据。

依据本发明的另一个实施例，还公开了一种基于对称高速数字用户线SHDSL接收数据的装置，其特征在于，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，所述装置包括：

传输格式数据获取模块，用于获取所述SHDSL上的传输格式数据；

传输格式数据转换模块，用于将所述传输格式数据转换为源格式数据；

源格式数据发送模块，用于将所述源格式数据发送至第一接口；其中，所述第一接口用于连接所述交换芯片与所述FPGA；所述交换芯片用于采用第二接口接收所述第一接口的源格式数据；

接收数据检测接口配置模块，用于配置第三接口，所述第三接口用于接收所述第二接口接收的源格式数据。

优选地，所述FPGA包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述传输格式数据包括帧同步信号，所述传输格式数据转换模块包括：

传输格式数据划分子模块，用于将所述传输格式数据划分为一个或多个帧同步信号；

帧同步信号存储子模块，用于将所述一个或多个帧同步信号依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

帧同步信号读取子模块，用于依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的帧同步信号；

帧同步信号转换子模块，用于将所述一个或多个帧同步信号转换为源格式数据。

优选地，所述交换芯片还包括第四接口，所述接收数据检测接口配置模块包括：

第二NOIS软核创建子模块，用于在所述FPGA中创建NOIS软核；

第二寄存器配置子模块，用于采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口接收的源格式数据，和/或，接收所述第一接口发送的源格式数据，所述第四接口包括串行外设接口SPI。

优选地，所述源格式数据包括网络MII接口格式的数据，所述传输格式数据包括SHDSL链路接口格式的数据。

与现有技术相比，本发明实施例包括以下优点：

本发明通过交换芯片发送源格式数据，可以将源格式数据传输至多个接口中，实现了发送端接口的扩展，可以对发送端提供两路网络接口，进而突破了单一接口的局限性，并且，采用FPGA配置交换芯片，实现了对交换芯片的灵活使用，进而给SHDSL接口数据提供了相对宽阔的应用空间和检测空间，从而实现一点对多点的数据传输，进而对接口进行检测，定位问题的所在，提高SHDSL的多元性和全面性。

进一步地，本发明通过采用乒乓存储技术将源格式数据转换成传输格式数据，开辟出两个先入先出队列FIFO缓存源格式数据，可以平衡网络MII接口的速率和SHDSL链路的速率，确保数据传输的实时性。

更进一步地，本发明通过交换芯片接收源格式数据，可以将源格式数据传输至多个接口中，实现了接收端接口的扩展，可以对接收端提供两路网络接口，进而突破了单一接口的局限性，并且，采用FPGA配置交换芯片，实现了对交换芯片的灵活使用，进而给SHDSL接口数据提供了相对宽阔的应用空间和检测空间，从而实现一点对多点的数据传输，进而对接口进行检测，定位问题的所在，提高SHDSL的多元性和全面性。

进一步地，本发明通过采用乒乓存储技术将传输格式数据转换成源格式数据，开辟出两个先入先出队列FIFO缓存传输格式数据，可以平衡网络MII接口的速率和SHDSL链路的速率，确保数据传输的实时性。

附图说明

图1示出了目前一种野外环境下数据传输的应用场景示意图；

图2示出了本发明一种基于对称高速数字用户线SHDSL发送数据的方法实施例的步骤流程图；

图3示出了本发明一种基于对称高速数字用户线SHDSL发送数据的方法数据格式转换示意图；

图4示出了本发明一种基于对称高速数字用户线SHDSL接收数据的方法实施例的步骤流程图；

图5示出了本发明一种基于对称高速数字用户线SHDSL发送及接收数据的方法工作原理的结构示意图；

图6示出了本发明一种基于对称高速数字用户线SHDSL发送及接收数据的方法应用场景1的示意图；

图7示出了本发明一种基于对称高速数字用户线SHDSL发送及接收数据的方法应用场景2的示意图；

图8示出了示出了本发明一种基于对称高速数字用户线SHDSL发送数据的装置实施例的结构框图；

图9示出了示出了本发明一种基于对称高速数字用户线SHDSL接收数据的装置实施例的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

DSL(Digital Subscriber Line，数字用户线)技术可以是指利用电话铜线上未用的频率，传输数据业务且速率可达数Mb/s的技术，这种DSL技术可以允许话音和数据同时在同一线路上传输。

DSL技术从80年代发展至今，主要包括高比特率DSL(HDSL)、非对称DSL(ADSL)、甚高比特率DSL(VDSL)和单线对高比特率DSL(SHDSL)等多种类型。

数字用户线是一种在模拟线上传输数字信号的技术，目的可以是为了解决数据通信的最后一公里瓶颈问题，利用现有的电话线实现终端用户到数据网的接入。

与其它的DSL技术相比，SHDSL可以有较高的对称带宽，典型应用的速率为192k-2320kb/s，在双线对模式时最高可达4640kb/s。SHDSL结合了速率自适应和网格编码脉冲振幅调制技术(TC-PAM)，改进了频谱兼容性，传输距离更远。SHDSL主要可以用于商业用户的数据接入，另外一个是用于专用网的互联，可以替代现有的Tl/El群路连接，利用现有的被覆线，实现经济，灵活和较远距离的群路传输，在某些领域有非常广泛的应用。

正因为SHDSL的优越性，本发明实施例的核心构思之一在于，通过FPGA完成源格式数据与传输格式数据的转换，并且，采用FPGA配置交换芯片的寄存器，扩展出多个数据接口，从而将源格式数据通过SHDSL传输至多个数据接口，实现一点对多点的数据传输，进而可以对数据接口进行检测，定位问题的所在，提高SHDSL的多元性和全面性。

参照图2，示出了本发明一种基于对称高速数字用户线SHDSL发送数据的方法实施例的步骤流程图，所述SHDSL可以与现场可编程门阵列FPGA相连，所述FPGA可以与交换芯片相连，所述交换芯片可以包括第一接口、第二接口和第三接口，具体可以包括如下步骤：

步骤201，获取第一接口的源格式数据；所述源格式数据由第二接口发送至所述第一接口，所述第二接口用于接收所述源格式数据；所述第一接口用于连接所述交换芯片与所述FPGA；

应用在本发明实施例中，交换芯片至少可以包括三个接口，其中，第一接口可以用于交换芯片与FPGA(Field-Programmable Gate Array，现场可编程门阵列)的连接，还可以用于接收第二接口发送的源格式数据；第二接口可以用于接收源格式数据，还可以用于发送接收的源格式数据。

源格式数据可以是与接口格式相同的数据。

当源格式数据由第二接口输入至交换芯片时，第二接口可以将源格式数据发送至第一接口，由于第一接口可以是FPGA与交换芯片数据通信的接口，因此，当第一接口接收到第二接口发送的源格式数据时，FPGA可以获取第一接口的源格式数据。

在本发明实施例的一种优选示例中，所述源格式数据可以包括网络MII接口格式的数据。

作为本发明具体应用的一种示例，交换芯片的三个接口可以是网络MII接口，因此，源格式数据可以包括网络MII接口格式的数据。

网络MII接口即媒体独立接口，是IEEE-802.3定义的以太网行业标准。网络MII接口可以包括一个数据接口，以及一个MAC(Media Access Control，媒体访问控制子层)和PHY(physical layer，物理层)之间的管理接口。

数据接口可以包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要16个信号。

管理接口可以是一个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层可以监视和控制PHY，管理接口可以是使用SMI(SerialManagement Interface，串行管理接口)总线通过读写PHY的寄存器来完成管理的。

步骤202，将所述源格式数据转换为传输格式数据；

在具体实现中，数据的传输需要数据的格式与传输的方式相匹配，传输格式数据即与传输的方式相匹配的数据，因此，当采用的传输方式与源格式数据不匹配时，需要将源格式数据转换为传输格式数据。

具体地，可以采用FPGA完成源格式数据与传输格式数据的转换。

在本发明实施例的一种优选示例中，所述传输格式数据可以包括SHDSL链路接口格式的数据。

在实际应用中，可以采用SHDSL传输数据，因此，传输格式数据可以包括SHDSL链路接口格式的数据。

作为对称的高速数字用户线，SHDSL以高速宽带商用业务为主，其优越性能主要可以体现在以下几个方面：

(1)支持对称双向通信与传统的ADSL技术不同，SHDSL所提供的是双向对称业务。典型的SHDSL收发器采用16级TC—PAM线路编码，每对双绞线可以提供从192k～2.312Mb/s的对称速率，而对于扩展应用所支持的4线捆绑传输模式提供相应加倍的带宽，这大大提升了服务范围，改善了服务质量。在没有中继器的情况下，在性能允许的范围内传输最大可达2.5 km。

(2)兼容性好，G.991.2标准作为数据专线设备的线路接口，提供了统一的接入方案，可以和接入网中包括DSL技术在内的其他传输技术兼容，这大大提高了传输距离。同时由于标准的统一，推进了SHDSL局端与终端设备的互通性测试工作，为DSL进一步发展壮大用户群铺平了道路。

(3)高速传输，并支持可变速率管理和服务级规约SHDSL能够自动适应各种传输速率，用户可以方便地在各类新旧应用模式中灵活配置，满足用户多样化的需求，让用户能真正享受到沟通“零距离”的乐趣。

(4)经济带宽，SHDSL的对称带宽支持在上行和下行方向上高性能的应用，其单线对设计(具双线对选项)和速率适应能力可确保服务提供商最经济的利用带宽。

(5)远距离传输，干扰小由于TC-PAM调制方式的优点，在同样的速率时，可得到更长的传输距离；在同样的长度时，可提高传输速率；在同样的长度和速率时，可以提高信噪比容限。

(6)性能强大，服务范围广。SHDSL既可以为中小型企业以及大型企业的分支机构提供各种全面的解决方案，满足各种业务需求，如安全、VPN和业务延展规划，也可以为服务供应商提供解决语音、视频、视频会议等各种集成通信问题的方案。

在本发明实施例的一种优选示例中，所述FPGA可以包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述步骤202具体可以包括以下子步骤：

子步骤S11，将所述源格式数据划分为一个或多个数据包；所述一个或多个数据包包括一个或多个字节的源格式数据；

子步骤S12，将所述一个或多个数据包依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

子步骤S13，依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的数据包；

作为本发明具体应用的一种示例，虽然网络MII接口可以与SHDSL链路的平均速率匹配，但是网络MII接口的突发速率要大于SHDSL链路，因此，可以在FPGA中使用乒乓存储技术实现网络MII接口的速率和SHDSL链路的速率平衡。

所谓乒乓存储技术，可以是将数据流等时分配到两个数据缓冲区，数据缓冲区可以选择双口RAM(Random Access Memory，随机存取存储器)或单口RAM，FIFO(First Input First Output，先入先出队列)等。

乒乓存储技术具体的工作流程可以包括：在第一个周期，将输入的数据流缓存到第一数据缓冲区；在第二个周期，通过输入切换，将输入的数据流缓存到第二数据缓冲区，同时，将第一数据缓冲区缓存的第一个周期数据输送到上位机读取进行处理；在第三个周期，通过再次输入切换，将输入的数据流缓存到第一数据缓冲区，同时，通过输出切换，将第二数据缓冲区缓存的第二个周期数据输送到上位机读取进行处理，如此循环。

应用于本发明实施例中，可以在FPGA中开辟两个FIFO，分别为第一先入先出队列FIFO和第二先入先出队列FIFO，可以将源格式数据划分为一个或多个数据包，各个数据包可以包括一个或多个字节的源格式数据，每个数据包可以包含的源格式数据的字节数，可以根据FIFO的容量而确定。

当FPGA接收到数据包后，首先，可以在第一个周期将数据包存入第一先入先出队列FIFO，然后，可以在第二个周期将数据包存入第二先入先出队列FIFO，同时，可以读取出第一先入先出队列FIFO的数据包，接着，可以在第三个周期将数据包存入第一先入先出队列FIFO，同时，可以读取出第二先入先出队列FIFO的数据包，如此循环。

需要说明的是，MII接口传输数据的速率可以为12.5MByte/s，而SHDSL链路接口传输数据的速率可以为2Mbit/s～4Mbit/s(即256Kbyte/s～512Kbyte/s)，MII接口，以及，SHDSL链路接口传输数据的速率与数据的格式基本无关。

MII接口并非会连续不断的传输数据，也就是说，MII接口格式的数据每帧之间会有一定的时间间隔(时间间隔约为20us，时间间隔也和选择的交换芯片相关，但是平均速率基本相同)，因此，将时间间隔计算在内后，MII接口传输数据的平均速率要小于2Mbit/s。由于SHDSL链路传输的是MII接口格式的数据，因此，MII接口和SHDSL链路的速率可以达到平衡。

子步骤S14，将所述一个或多个字节的源格式数据依次转换为帧同步信号；所述帧同步信号构成传输格式数据。

在具体应用中，SHDSL链路接口可以实现在DSL接口芯片中，DSL接口芯片可以为单比特传输，可以通过帧同步信号实现字节的同步。

交换芯片中网络MII接口格式的数据可以为半字节传输，即两个时钟周期可以接收一个字节数据。

FPGA可以通过编程将一个或多个字节的源格式数据，即接收到的网络MII接口格式的数据转换成满足DSL接口芯片接口时序的数据，即帧同步信号，帧同步信号可以构成传输格式数据。

参照图3，示出了本发明一种基于对称高速数字用户线SHDSL发送数据的方法数据格式转换示意图。

如图3所示，由于网络MII接口格式的数据可以为半字节传输，因此，网络MII接口格式的数据可以分为高半字节数据(例如A1、B1、C1等)和低半字节数据(例如A2、B2、C2等)，DSL接口芯片依次接收到高半字节数据和低半字节数据后，可以将高半字节数据和低半字节数据结合，组织为传输格式数据(例如A、B、C等)。

传输格式数据可以使用类似SLIP(Serial Line Internet Protocol，串行线路网际协议)帧的形式进行传输，SLIP可以用于运行TCP/IP的点对点串行连接，SLIP通常可以专门用于串行连接，有时候也可以用于拨号，使用的线路速率一般可以介于1200bps和19.2Kbps之间。

SLIP可以是一个包组帧协议，定义了在串行线路上将数据包封装成帧的一系列字符。SLIP可以没有提供寻址、包类型标识、错误检查修正或者压缩机制。

一种描述SLIP协议定义的帧格式的规则如下：

1)、IP数据报可以以一个称作END(0XC0)的特殊字符结束。同时，为了防止数据报到来之前的线路噪声被当成数据报内容，大多数可以实现在数据报的开始处也传一个END字符(如果有线路噪声，那么END字符将结束这份错误的报文。这样当前的报文得以正确地传输，而前一个错误报文交给上层后，会发现其内容毫无意义而被丢弃)。

2)、如果IP报文中某个字符为END，那么就可以连续传输两个字节0xDB和0xDC来取代它，如传输格式数据B。

3)、如果IP报文中某个字符为SLIP的ESC字符0xDB，那么就可以连续传输两个字节0xDB和0xDD来取代它，如如传输格式数据D。

本发明通过采用乒乓存储技术将源格式数据转换成传输格式数据，开辟出两个先入先出队列FIFO缓存源格式数据，可以平衡网络MII接口的速率和SHDSL链路的速率，确保数据传输的实时性。

步骤203，将所述传输格式数据传输至所述SHDSL上发送；

当FPGA将源格式数据转换成传输格式数据后，可以将传输格式数据传输至SHDSL上发送，从而将源格式数据发送出去。

步骤204，配置第三接口，所述第三接口用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据。

交换芯片还可以包括第三接口，第三接口可以用于接收第二接口发送的源格式数据，和/或，第三接口可以用于接收所述第一接口接收的源格式数据，可以通过对交换芯片的相关寄存器进行修改，配置第三接口。

在本发明实施例的一种优选示例中，所述交换芯片还可以包括第四接口，所述步骤204具体可以包括以下子步骤：

子步骤S201，在所述FPGA中创建NOIS软核；

在具体应用中，NOIS软核可以是基于在线可编程芯片的软核系统。

应用于本发明实施例中，NOIS软核可以集成在FPGA内部，也即相当于FPGA的内部资源。

子步骤S202，采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据，所述第四接口包括串行外设接口SPI。

在实际应用中，交换芯片还可以包括第四接口，第四接口可以用于FPGA配置交换芯片，具体地，第四接口可以包括SPI接口(Serial PeripheralInterface，串行外设接口)，SPI接口可以是一种同步串行外设接口，可以使FPGA与交换芯片以串行方式进行通信以交换信息。

NOIS软核可以通过SPI接口与交换芯片通信，从而可以对交换芯片的相关寄存器进行修改，配置第三接口对应的寄存器，与所述第三接口相连，因此，第三接口可以接收第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据。

本发明通过交换芯片发送源格式数据，可以将源格式数据传输至多个接口中，实现了发送端接口的扩展，可以对发送端提供两路网络接口，进而突破了单一接口的局限性，并且，采用FPGA配置交换芯片，实现了对交换芯片的灵活使用，进而给SHDSL接口数据提供了相对宽阔的应用空间和检测空间，从而实现一点对多点的数据传输，进而对接口进行检测，定位问题的所在，提高SHDSL的多元性和全面性。

参照图4，示出了本发明一种基于对称高速数字用户线SHDSL接收数据的方法实施例的步骤流程图，所述SHDSL可以与现场可编程门阵列FPGA相连，所述FPGA可以与交换芯片相连，所述交换芯片可以包括第一接口、第二接口和第三接口，具体可以包括如下步骤：

步骤401，获取所述SHDSL上的传输格式数据；

在具体应用中，通过SHDSL发送的传输格式数据可以传输到接收端，FPGA可以经过DSL芯片的SHDSL链路接口获取到该传输格式数据。

在本发明实施例的一种优选示例中，所述传输格式数据可以包括SHDSL链路接口格式的数据。

作为本发明具体应用的一种示例，SHDSL链路接口格式的数据可以与SHDSL匹配，从而传输格式数据可以通过SHDSL传输。

步骤402，将所述传输格式数据转换为源格式数据；

在具体实现中，源格式数据可以依据交换芯片的接口格式确定，源格式数据可以是与接口格式相同的数据。

各个接口可以接收的数据需要与接口格式相同，因此，当采用不同于传输格式数据的接口接收传输格式数据时，需要将传输格式数据转换成与交换芯片的接口格式相同的数据。

具体地，可以采用FPGA完成源格式数据与传输格式数据的转换。

在本发明实施例的一种优选示例中，所述源格式数据可以包括网络MII接口格式的数据。

作为本发明具体应用的一种示例，交换芯片的三个接口可以是网络MII接口，因此，源格式数据可以包括网络MII接口格式的数据。

在本发明实施例的一种优选示例中，所述FPGA可以包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述传输格式数据可以包括帧同步信号，所述步骤402具体可以包括以下子步骤：

子步骤S301，将所述传输格式数据划分为一个或多个帧同步信号；

子步骤S302，将所述一个或多个帧同步信号依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

子步骤S303，依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的帧同步信号；

作为本发明具体应用的一种示例，虽然网络MII接口可以与SHDSL链路的平均速率匹配，但是网络MII接口的突发速率要大于SHDSL链路，因此，可以在FPGA中使用乒乓存储技术实现网络MII接口的速率和SHDSL链路的速率平衡。

应用于本发明实施例中，在FPGA中开辟两个FIFO，分别为第一先入先出队列FIFO和第二先入先出队列FIFO，可以将所述传输格式数据划分为一个或多个帧同步信号，各个帧同步信号可以包括一个或多个比特的传输格式数据，每个帧同步信号可以包含的传输格式数据的比特数，可以根据FIFO的容量而确定。

当FPGA接收到帧同步信号后，首先，可以在第一个周期将帧同步信号存入第一先入先出队列FIFO，然后，可以在第二个周期将帧同步信号存入第二先入先出队列FIFO，同时，可以读取出第一先入先出队列FIFO的帧同步信号，接着，可以在第三个周期将帧同步信号存入第一先入先出队列FIFO，同时，可以读取出第二先入先出队列FIFO的帧同步信号，如此循环。

子步骤S304，将所述一个或多个帧同步信号依次转换为源格式数据。

在具体应用中，FPGA通过编程将一个或多个帧同步信号，即接收到的DSL接口芯片传输的数据转换成满足MII接口芯片接口时序的数据，即可以是源格式数据。

本发明通过采用乒乓存储技术将传输格式数据转换成源格式数据，开辟出两个先入先出队列FIFO缓存传输格式数据，可以平衡网络MII接口的速率和SHDSL链路的速率，确保数据传输的实时性。

步骤403，将所述源格式数据发送至第一接口；其中，所述第一接口用于连接所述交换芯片与所述FPGA；所述交换芯片用于采用第二接口接收所述第一接口发送的源格式数据；

在具体实现中，接收端的交换芯片至少可以包括三个接口，其中，第一接口可以用于交换芯片连接FPGA，还可以用于接收FPGA发送的源格式数据；第二接口可以用于接收第一接口发送的源格式数据。

当FPGA完成传输格式数据与源格式数据的转换时，可以将源格式数据发送至交换芯片的第一接口，第一接口可以将源格式数据发送到交换芯片的第二接口。

步骤404，配置第三接口，所述第三接口用于接收所述第二接口接收的源格式数据，和/或，接收所述第一接口发送的源格式数据。

交换芯片还可以包括第三接口，第三接口可以用于接收第二接口接收的源格式数据，可以通过对交换芯片的相关寄存器进行修改，配置第三接口。

在本发明实施例的一种优选示例中，所述交换芯片还可以包括第四接口，所述步骤404具体可以包括以下子步骤：

子步骤S401，在所述FPGA中创建NOIS软核；

在具体应用中，NOIS软核可以是Altera公司开发的基于在线可编程芯片的软核系统。

应用在本发明实施例中，NOIS软核可以集成在FPGA内部，也即相当于FPGA的内部资源。

子步骤S402，采用所述NOIS软核通过第四接口配置第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口接收的源格式数据，和/或，所述第三接口的寄存器用于接收所述第一接口发送的源格式数据，所述第四接口包括串行外设接口SPI。

在实际应用中，交换芯片还可以包括第四接口，第四接口可以用于FPGA配置交换芯片，具体地，第四接口可以包括SPI接口，可以采用SPI接口作为配置接口。

NOIS软核可以通过SPI接口与交换芯片通信，从而可以对交换芯片的相关寄存器进行修改，配置第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口接收的源格式数据，和/或，用于接收所述第一接口发送的源格式数据，因此，第三接口可以接收第二接口接收的源格式数据，和/或，接收第一接口发送的源格式数据。

应用于本发明实施例中，交换芯片可以包括三个相同的寄存器，分别为寄存器17(0x11)、寄存器33(0x21)和寄存器49(0x31)，依次分别对应第一接口、第二接口和第三接口，寄存器上各个比特的定义如下表1所示：

表1

当配置两端交换芯片的三个寄存器各比特上都使用默认值时，接收端交换芯片的第三接口可以接收该交换芯片的第一接口发送的数据；发送端交换芯片的第三接口可以接收该交换芯片的第二接口发送的数据；

当配置两端交换芯片的寄存器17、寄存器33各比特上都使用默认值，寄存器49第7比特、第6比特、第5比特分别置1，其余各比特使用默认值时，接收端交换芯片的第三接口可以接收该交换芯片的第一接口发送的数据，以及，接收该交换芯片的第二接口接收的数据；发送端交换芯片的第三接口可以接收该交换芯片的第一接口接收的数据，以及，接收该交换芯片的第二接口发送的数据；

当配置两端交换芯片的三个寄存器第4比特置1，其余各比特使用默认值时，接收端交换芯片的第三接口可以用于检测。

本发明通过交换芯片接收源格式数据，可以将源格式数据传输至多个接口中，实现了接收端接口的扩展，可以对接收端提供两路网络接口，进而突破了单一接口的局限性，并且，采用FPGA配置交换芯片，实现了对交换芯片的灵活使用，进而给SHDSL接口数据提供了相对宽阔的应用空间和检测空间，从而实现一点对多点的数据传输，进而对接口进行检测，定位问题的所在，提高SHDSL的多元性和全面性。

为使本领域技术人员更好地理解本发明，以下通过工作原理及实际应用场景1、2为例，进一步说明本发明实施例。

参照图5，示出了本发明一种基于对称高速数字用户线SHDSL发送及接收数据的方法工作原理的结构示意图。

如图5所示，SHDSL的两端可以对称地连接有一个DSL接口芯片(未示出)，FPGA(未示出)可以实现DSL接口/MII接口转换，FPGA可以分别与DSL接口芯片与交换芯片连接，交换芯片可以包括三个接口，分别为PHY1接口、PHY2接口和PHY3接口，其中，PHY1接口可以是FPGA与交换芯片数据通信的接口，PHY2接口和PHY3接口可以是对外提供的接口，NIOS软核可以集成在FPGA中，由FPGA创建，通过SPI接口(未示出)与交换芯片通信，实现对交换芯片的配置管理。

SHDSL左右两端都可以作为源格式数据的发送端，和/或，接收端，当SHDSL左端作为源格式数据的发送端时，SHDSL右端可以作为源格式数据的接收端，当SHDSL右端作为源格式数据的发送端时，SHDSL左端可以作为源格式数据的接收端。

需要说明的是，SHDSL左端或右端作为源格式数据的发送端的同时，SHDSL左端或右端也可以作为源格式数据的接收端。

下面以SHDSL左端作为源格式数据的发送端，SHDSL右端作为源格式数据的接收端为例，说明本发明的工作原理。

源格式数据可以从SHDSL左端的交换芯片的PHY2接口或PHY3接口输入，假设源格式数据通过PHY2接口输入到左端的交换芯片中，PHY2接口可以将源格式数据发送至左端的交换芯片的PHY1接口，左端的交换芯片可以通过PHY1接口将源格式数据发送给左端的FPGA，可以在左端的FPGA中完成源格式数据的转换后，将传输格式数据通过FPGA发送给左端的DSL接口芯片，与此同时，左端的FPGA可以创建NIOS软核，左端的FPGA可以使用NOIS软核，通过左端的SPI接口对左端的交换芯片进行配置，可以将左端的交换芯片的PHY3接口配置成第一数据接收接口，即左端的PHY3接口接收左端的PHY2接口发送的数据。

可以在源格式数据转换成传输格式数据之后，传输格式数据可以通过左端的DSL接口芯片传输至SHDSL上，通过SHDSL可以将传输格式数据发送至SHDSL右端。

SHDSL右端的DSL接口芯片可以接收传输格式数据，可以将传输格式数据发送至右端的FPGA，可以在右端的FPGA中完成传输格式数据的转换后，可以将源格式数据通过右端的FPGA发送至右端的交换芯片的PHY1接口，右端的交换芯片的PHY1可以将源格式数据发送至PHY2接口，与此同时，右端的FPGA可以创建NIOS软核，右端的FPGA使用NOIS软核，通过右端的SPI接口对右端的交换芯片进行配置，可以将右端的交换芯片的PHY3接口配置成第二数据接收接口，即右端的PHY3接口接收右端的PHY2接口接收的数据。

参照图6，示出了本发明一种基于对称高速数字用户线SHDSL发送及接收数据的方法应用场景1的示意图。

如图6所示，应用场景1可以是，在某地A中可以包括摄像头A、PC机A(PC_A)、交换芯片、FPGA和DSL接口芯片，其中，摄像头A可以连接交换芯片的PHY2接口，PC_A可以连接交换芯片的PHY3接口，FPGA可以与交换芯片通过PHY1接口连接，DSL接口芯片可以与FPGA相连，FPGA可以实现DSL接口/MII接口转换，FPGA中可以集成NIOS软核，通过SPI接口(未示出)与A地交换芯片通信，可以实现对A地交换芯片的配置管理。

在某地B中可以包括摄像头B、PC机B(PC_B)、交换芯片、FPGA和DSL接口芯片，其中，摄像头B可以连接交换芯片的PHY2接口，PC_B可以连接交换芯片的PHY3接口，FPGA可以与交换芯片通过PHY1接口连接，DSL接口芯片可以与FPGA相连，FPGA可以实现DSL接口/MII接口转换，FPGA中可以集成NIOS软核，通过SPI接口(未示出)与B地交换芯片通信，实现对B地交换芯片的配置管理。

A地的DSL接口芯片与B地的DSL接口芯片通过SHDSL相连。

在具体应用中，摄像头B的数据可以通过B地交换芯片的PHY2接口发送到B地交换芯片中，B地交换芯片可以通过其PHY1接口将摄像头B的数据发送给B地FPGA，可以在B地FPGA中完成摄像头B的数据的格式转换，生成SHDSL链路格式数据，通过B地FPGA发送给B地DSL接口芯片，A地DSL接口芯片可以接收到SHDSL链路格式数据后，发送给A地FPGA，可以在A地FPGA中完成SHDSL链路格式数据转换，还原为摄像头B的数据，可以再通过A地FPGA发送给A地交换芯片的PHY1接口，A地交换芯片可以通过自身的PHY2接口将摄像头B的数据发送给摄像头A。

与此同时，A地FPGA可以使用NOIS软核，通过A地交换芯片的SPI接口可以对A地交换芯片进行配置，可以将A地交换芯片的PHY3接口配置成监控接口，即PHY3接口对PHY2接口接收摄像头B的数据进行检测，可以将PHY2接口接收摄像头B的数据发送给PC_A。

此外，B地FPGA可以使用NOIS软核，通过B地交换芯片的SPI接口可以对B地交换芯片进行配置，可以将B地交换芯片的PHY3接口配置成监控接口，即PHY3接口对PHY2接口发送摄像头B的数据进行检测，可以将PHY2接口发送摄像头B的数据发送给PC_B。

同理，摄像头A的数据同时也可以分别发送至PC_A、摄像头B和PC_B，因此，A地与B地相距一定距离时，PC_B，和/或，PC_A可以作为监控端，观察到摄像头B和摄像头A的数据(如图像)，可以对两端的情况进行指挥。

参照图7，示出了本发明一种基于对称高速数字用户线SHDSL发送及接收数据的方法应用场景2的示意图。

如图7所示，应用场景2可以是，在某地A中可以包括PC机A(PC_A)、PC机B(PC_B)交换芯片、FPGA和DSL接口芯片，其中，PC_A可以连接交换芯片的PHY2接口，PC_B可以连接交换芯片的PHY3接口，FPGA可以与交换芯片通过PHY1接口连接，DSL接口芯片可以与FPGA相连，FPGA可以实现DSL接口/MII接口转换，FPGA中可以集成NIOS软核，通过SPI接口(未示出)与交换芯片通信，实现对交换芯片的配置管理。

在某地B中可以包括PC机C(PC_C)、PC机D(PC_D)、交换芯片、FPGA和DSL接口芯片，其中，PC_C可以连接交换芯片的PHY2接口，PC_D可以连接交换芯片的PHY3接口，FPGA可以与交换芯片通过PHY1接口连接，DSL接口芯片可以与FPGA相连，FPGA可以实现DSL接口/MII接口转换，FPGA中可以集成NIOS软核，通过SPI接口(未示出)与交换芯片通信，实现对交换芯片的配置管理。

A地的DSL接口芯片与B地的DSL接口芯片通过SHDSL相连。

在具体应用中，PC_C的数据可以通过B地交换芯片的PHY2接口发送到B地交换芯片中，B地交换芯片通过其PHY1接口可以将PC_C的数据发送给B地FPGA，在B地FPGA中完成PC_C的数据的格式转换，生成SHDSL链路格式数据，可以通过B地FPGA发送给B地DSL接口芯片，A地DSL接口芯片接收到SHDSL链路格式数据后，可以发送给A地FPGA，在A地FPGA中完成SHDSL链路格式数据转换，还原为PC_C的数据，再通过A地FPGA可以发送给A地交换芯片的PHY1接口，A地交换芯片可以通过自身的PHY2接口将PC_C的数据发送给PC_A。

与此同时，A地FPGA可以使用NOIS软核，通过A地交换芯片的SPI接口可以对A地交换芯片进行配置，可以将A地交换芯片的PHY3接口配置成监控接口，即PHY3接口可以对PHY2接口接收PC_C的数据进行检测，可以将PHY2接口接收PC_C的数据发送给PC_B。

此外，B地FPGA可以使用NOIS软核，通过B地交换芯片的SPI接口可以对B地交换芯片进行配置，可以将B地交换芯片的PHY3接口配置成监控接口，即PHY3接口可以对PHY2接口发送PC_C的数据进行检测，可以将PHY2接口发送PC_C的数据发送给PC_D。

同理，PC_A的数据同时也可以分别发送至PC_B、PC_C和PC_D，因此，PC_B可以作为监控端，实现对A地交换芯片的PHY1接口和PHY2接口的两路数据的检测，和/或，PC_D可以作为监控端，实现对B地交换芯片的PHY1接口和PHY2接口的两路接口数据的检测。各个接口的数据可以反映在PC_B，和/或，PC_D上，当数据传输过程中出现问题时，PC_B，和/或，PC_D可以观察到异常数据，因此可以通过PC_B，和/或，PC_D迅速定位出出现问题的具体位置。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

参照图8，示出了一种基于对称高速数字用户线SHDSL发送数据的装置实施例的结构框图，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，具体可以包括如下模块：

源格式数据获取模块801，用于获取第一接口的源格式数据；所述源格式数据由第二接口发送至所述第一接口，所述第二接口用于接收所述源格式数据；所述第一接口用于连接所述交换芯片与所述FPGA；

源格式数据转换模块802，用于将所述源格式数据转换为传输格式数据；

数据传输模块803，用于将所述传输格式数据传输至所述SHDSL上发送；

发送数据检测接口配置模块804，用于配置第三接口，所述第三接口用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据。

在本发明的一种优选示例中，所述FPGA包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述源格式数据转换模块902具体可以包括以下子模块：

数据包划分子模块，用于将所述源格式数据划分为一个或多个数据包；所述一个或多个数据包包括一个或多个字节的源格式数据；

数据包存储子模块，用于将所述一个或多个数据包依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

数据包读取子模块，用于依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的数据包；

帧同步信号转换子模块，用于将所述一个或多个字节的源格式数据依次转换为帧同步信号；所述帧同步信号构成传输格式数据。

在本发明的一种优选示例中，所述交换芯片还包括第四接口，所述发送数据检测接口配置模块804具体可以包括如下子模块：

第一NOIS软核创建子模块，用于在所述FPGA中创建NOIS软核；

第一寄存器配置子模块，采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据，所述第四接口包括串行外设接口SPI。

在本发明的一种优选示例中，所述源格式数据可以包括网络MII接口格式的数据，所述传输格式数据可以包括SHDSL链路接口格式的数据。

对于发送数据的装置实施例而言，由于其与发送数据的方法实施例基本相似，所以描述的比较简单，相关之处参见发送数据的方法实施例的部分说明即可。

参照图9，示出了一种基于对称高速数字用户线SHDSL接收数据的装置实施例的结构框图，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，具体可以包括如下模块：

传输格式数据获取模块901，用于获取所述SHDSL上的传输格式数据；

传输格式数据转换模块902，用于将所述传输格式数据转换为源格式数据；

源格式数据发送模块903，用于将所述源格式数据发送至第一接口；其中，所述第一接口用于连接所述交换芯片与所述FPGA；所述交换芯片用于采用第二接口接收所述第一接口发送的源格式数据；

接收数据检测接口配置模块904，用于配置第三接口，所述第三接口用于接收所述第二接口接收的源格式数据，和/或，接收所述第一接口发送的源格式数据。

在本发明的一种优选示例中，所述FPGA包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述传输格式数据包括帧同步信号，所述传输格式数据转换模块902具体可以包括如下子模块：

传输格式数据划分子模块，用于将所述传输格式数据划分为一个或多个帧同步信号；

帧同步信号存储子模块，用于将所述一个或多个帧同步信号依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

帧同步信号读取子模块，用于依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的帧同步信号；

帧同步信号转换子模块，用于将所述一个或多个帧同步信号转换为源格式数据。

在本发明的一种优选示例中，所述交换芯片还包括第四接口，所述接收数据检测接口配置模块904具体可以包括以下子模块：

第二NOIS软核创建子模块，用于在所述FPGA中创建NOIS软核；

第二寄存器配置子模块，用于采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口接收的源格式数据，和/或，接收所述第一接口发送的源格式数据，所述第四接口包括串行外设接口SPI。

在本发明的一种优选示例中，所述源格式数据包括网络MII接口格式的数据，所述传输格式数据包括SHDSL链路接口格式的数据。

对于接收数据的装置实施例而言，由于其与接收数据的方法实施例基本相似，所以描述的比较简单，相关之处参见接收数据的方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种基于对称高速数字用户线SHDSL发送及接收数据的方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种基于对称高速数字用户线SHDSL发送数据的方法，其特征在于，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，所述方法包括：

获取第一接口的源格式数据；所述源格式数据由第二接口发送至所述第一接口，所述第二接口用于接收所述源格式数据；所述第一接口用于连接所述交换芯片与所述FPGA；

将所述源格式数据转换为传输格式数据；

将所述传输格式数据传输至所述SHDSL上发送；

配置第三接口，所述第三接口用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据。

2.根据权利要求1所述的方法，其特征在于，所述FPGA包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述将所述源格式数据转换为传输格式数据的步骤包括：

将所述源格式数据划分为一个或多个数据包；所述一个或多个数据包包括一个或多个字节的源格式数据；

将所述一个或多个数据包依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的数据包；

将所述一个或多个字节的源格式数据依次转换为帧同步信号；所述帧同步信号构成传输格式数据。

3.根据权利要求1或2所述的方法，其特征在于，所述交换芯片还包括第四接口，所述配置第三接口的步骤包括：

在所述FPGA中创建NOIS软核；

采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口发送的源格式数据，和/或，接收所述第一接口接收的源格式数据，所述第四接口包括串行外设接口SPI。

4.根据权利要求3所述的方法，其特征在于，所述源格式数据包括网络MII接口格式的数据，所述传输格式数据包括SHDSL链路接口格式的数据。

5.一种基于对称高速数字用户线SHDSL接收数据的方法，其特征在于，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，所述方法包括：

获取所述SHDSL上的传输格式数据；

将所述传输格式数据转换为源格式数据；

将所述源格式数据发送至第一接口；其中，所述第一接口用于连接所述交换芯片与所述FPGA；所述交换芯片用于采用第二接口接收所述第一接口发送的源格式数据；

配置第三接口，所述第三接口用于接收所述第二接口接收的源格式数据，和/或，接收所述第一接口发送的源格式数据。

6.根据权利要求5所述的方法，其特征在于，所述FPGA包括第一先入先出队列FIFO和第二先入先出队列FIFO，所述传输格式数据包括帧同步信号，所述将所述传输格式数据转换为源格式数据的步骤包括：

将所述传输格式数据划分为一个或多个帧同步信号；

将所述一个或多个帧同步信号依次交替存储在所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中；

依次交替读取所述第一先入先出队列FIFO和所述第二先入先出队列FIFO中的帧同步信号；

将所述一个或多个帧同步信号转换为源格式数据。

7.根据权利要求5或6所述的方法，其特征在于，所述交换芯片还包括第四接口，所述配置第三接口接收所述第二接口接收的源格式数据的步骤包括：

在所述FPGA中创建NOIS软核；

采用所述NOIS软核通过第四接口配置所述第三接口的寄存器，所述第三接口的寄存器用于接收所述第二接口接收的源格式数据，和/或，接收所述第一接口发送的源格式数据，所述第四接口包括串行外设接口SPI。

8.根据权利要求7所述的方法，其特征在于，所述源格式数据包括网络MII接口格式的数据，所述传输格式数据包括SHDSL链路接口格式的数据。

9.一种基于对称高速数字用户线SHDSL发送数据的装置，其特征在于，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，所述装置包括：

源格式数据获取模块，用于获取第一接口的源格式数据；所述源格式数据由第二接口发送至所述第一接口，所述第二接口用于接收所述源格式数据；所述第一接口用于连接所述交换芯片与所述FPGA；

源格式数据转换模块，用于将所述源格式数据转换为传输格式数据；

数据传输模块，用于将所述传输格式数据传输至所述SHDSL上发送；

发送数据检测接口配置模块，用于配置第三接口，所述第三接口用于接收所述第二接口发送的源格式数据。

10.一种基于对称高速数字用户线SHDSL接收数据的装置，其特征在于，所述SHDSL与现场可编程门阵列FPGA相连，所述FPGA与交换芯片相连，所述交换芯片包括第一接口、第二接口和第三接口，所述装置包括：

传输格式数据获取模块，用于获取所述SHDSL上的传输格式数据；

传输格式数据转换模块，用于将所述传输格式数据转换为源格式数据；

源格式数据发送模块，用于将所述源格式数据发送至第一接口；其中，所述第一接口用于连接所述交换芯片与所述FPGA；所述交换芯片用于采用第二接口接收所述第一接口的源格式数据；

接收数据检测接口配置模块，用于配置第三接口，所述第三接口用于接收所述第二接口接收的源格式数据。