CN104219527A - 面向嵌入式设备的4k超高清视频的编码方法和系统 - Google Patents

Abstract

本发明实施例提供了一种面向嵌入式设备的4K超高清视频的编码方法和系统，其中，所述方法包括：所述嵌入式设备将所述4K超高清视频分割为多路2K高清视频；所述嵌入式设备分别对所述各路2K高清视频进行编码；所述嵌入式设备对所述已编码的各路2K高清视频进行码流级合成。本发明实施例用以降低成本和CPU功耗，且具有实时性、稳定性等特点。

Description

面向嵌入式设备的4K超高清视频的编码方法和系统

技术领域

本发明涉及视频技术领域，特别是涉及一种面向嵌入式设备的4K超高清视频的编码方法和一种面向嵌入式设备的4K超高清视频的编码系统。

背景技术

随着用户对于视频清晰度的要求越来越高，分辨率为4K的超高清视频的推广已是未来视频技术发展的必然趋势。然而为了推广4K超高清视频，就需要解决4K超高清视频的编码问题。目前用于编码4K超高清视频的方法主要有两种，一种方法是使用高性能的x86计算机，利用其强大的CPU性能进行4K超高清视频的编码，但是存在实时性和稳定性较差，且功耗很高的问题。另一种方法是使用专用的4K超高清视频编码芯片，但是由于目前能够处理4K超高清视频编码的芯片不多，故所需成本极高。

由于目前的4K超高清视频的编码主要由高性能CPU或高性能专用芯片完成，在技术结构上与传统的编码技术没有区别，只是堆高了硬件性能，加大了数据带宽，同时也增加了所需成本。目前针对4K超高清视频编码的性能瓶颈难题依然没有很好的解决，故4K超高清视频的推广一直受限。因此，目前需要本领域技术人员迫切解决的一个技术问题就是：提出一种面向嵌入式设备的4K超高清视频的编码策略，用于降低成本和CPU功耗，且具有实时性、稳定性等特点。

发明内容

本发明实施例所要解决的技术问题是提供一种面向嵌入式设备的4K超高清视频的编码方法，用于降低成本和CPU功耗，且具有实时性、稳定性等特点。

相应的，本发明实施例还提供了一种面向嵌入式设备的4K超高清视频的编码系统，用以保证上述方法的实现及应用。

为了解决上述问题，本发明实施例公开了一种面向嵌入式设备的4K超高清视频的编码方法，包括：

所述嵌入式设备将所述4K超高清视频分割为多路2K高清视频；

所述嵌入式设备分别对所述各路2K高清视频进行编码；

所述嵌入式设备对所述已编码的各路2K高清视频进行码流级合成。

优选地，所述嵌入式设备将所述4K超高清视频分割为多路2K高清视频的步骤包括：

所述嵌入式设备计算所述4K超高清视频的分辨率与预设数值之商值；

所述嵌入式设备将所述4K超高清视频分割为多路分辨率为所述商值的2K高清视频。

优选地，所述嵌入式设备分别对所述各路2K高清视频进行编码的步骤包括：

所述嵌入式设备采用预设编码协议，分别对所述2K高清视频进行编码；

所述嵌入式设备针对各路2K高清视频分别添加时间戳；

所述嵌入式设备将所述时间戳对应的各路2K高清视频合并为视频码流。

优选地，所述已编码的各路2K高清视频分别包括有若干2K的宏块数据，所述预设编码协议的编码过程包括熵编码；所述嵌入式设备对所述已编码的各路2K高清视频进行码流级合成的步骤包括：

所述嵌入式设备从所述各路2K高清视频中解码出各路2K的宏块数据；

所述嵌入式设备将所述各路2K的宏块数据按序进行排列，重新形成1路4K的宏块数据；

所述嵌入式设备对所述4K的宏块数据进行熵编码；

所述嵌入式设备将所述时间戳与熵编码后4K的宏块数据合并为视频码流。

优选地，在所述嵌入式设备合并所述已编码的各路2K高清视频的步骤之前，还包括：

所述嵌入式设备缓存所述各路2K高清视频；

所述嵌入式设备输出时间戳一致的所述各路2K高清视频。

优选地，所述4K超高清视频包括Quad Full HD 4K、Full Aperture 4K、Academy 4K的至少一种；所述预设数值为4。

本发明实施例还公开了一种面向嵌入式设备的4K超高清视频的编码系统，包括：

位于嵌入式设备的分割模块，用于将所述4K超高清视频分割为多路2K高清视频；

位于嵌入式设备的编码模块，用于分别对所述各路2K高清视频进行编码；

位于嵌入式设备的合并模块，用于合并所述已编码的各路2K高清视频。

优选地，所述位于嵌入式设备的分割模块包括：

位于嵌入式设备的计算子模块，用于所述嵌入式设备计算所述4K超高清视频的分辨率与预设数值之商值；

位于嵌入式设备的分割子模块，用于将所述4K超高清视频分割为多路分辨率为所述商值的2K高清视频。

优选地，所述位于嵌入式设备的编码模块包括：

位于嵌入式设备的编码子模块，用于采用预设编码协议，分别对所述2K高清视频进行编码；

位于嵌入式设备的添加子模块，用于针对各路2K高清视频分别添加时间戳；

位于嵌入式设备的第一合并子模块，用于将所述时间戳对应的各路2K高清视频合并为视频码流。

优选地，所述已编码的各路2K高清视频分别包括有若干2K的宏块数据，所述预设编码协议的编码过程包括熵编码；所述位于嵌入式设备的合并模块包括：

位于嵌入式设备的解码子模块，用于从所述各路2K高清视频中解码出各路2K的宏块数据；

位于嵌入式设备的排列子模块，用于将所述各路2K的宏块数据按序进行排列，重新形成1路4K的宏块数据；

位于嵌入式设备的熵编码子模块，用于对所述4K的宏块数据进行熵编码；

位于嵌入式设备的第二合并子模块，用于将所述时间戳与熵编码后4K的宏块数据合并为视频码流。

与现有技术相比，本发明实施例包括以下优点：

本发明实施例中，将4K超高清视频分为4路2K高清视频，再同步传送到嵌入式设备中进行编码压缩，编码后利用已编码2K高清视频的宏块数据进行码流级别的合成，重新合成为分辨率4K的超高清视频并进行流传输。本发明实施例不需要由高性能CPU或高性能专用芯片完成4K超高清视频，而只需要一个FPGA芯片进行视频的分割和4个一般性能的DSP芯片进行编码，即可完成4K超高清视频编码，降低了成本和CPU功耗，具有稳定性，且可以进行二次开发。并且，由于对宏块数据进行编码和解码的过程中，只是进行了宏块数据的熵编码，而不涉及视频的其他编码和解码的过程，因此，不需要占用太多CUP性能，即使是嵌入式设备中的CPU也能简单应对。在本发明实施例中，还可以进行视频的同步处理，具体步骤为先缓存部分2K高清视频，然后再输出所缓存的各路2K高清视频，在实际应用中只需要其中的同步处理与码流合成只需占用少量的CPU性能。由于同步处理不是本发明实施例中必须的视频处理过程，若省去此步骤，可以提高实时性。

附图说明

图1是本发明的一种面向嵌入式设备的4K超高清视频的编码方法实施例1的步骤流程图；

图2是本发明的一种宏块数据的编排顺序的示意图；

图3是本发明的一种宏块数据的排列的示意图；

图4是本发明的一种面向嵌入式设备的4K超高清视频的编码方法实施例2的步骤流程图；

图5是本发明的一种面向嵌入式设备的4K超高清视频进行编码处理的过程示意图；

图6是本发明的一种面向嵌入式设备的4K超高清视频的编码系统实施例的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

目前的主流嵌入式设备，大多只能编码1920x1080的分辨率的2K高清视频。在音视频领域，对于分辨率为3840×2160的4K超高清视频，恰好是1920x1080的分辨率的2K高清视频的4倍，属于超高清分辨率。在此分辨率下，观众将可以看清画面中的每一个细节，每一个特写。如果采用惊人的3840×2160的分辨率，因此无论在哪个位置观看，观众都可以清楚的看到画面的每一个细节，影片色彩鲜艳、文字清晰锐丽，再配合超真实音效，这种感觉真的是一种难以言传的享受。

然而，若使用高性能的x86计算机的CPU针对4K超高清视频进行处理视频压缩时，其功耗较高，实时性较差，且能够处理4K超高清视频的CPU成本也相对较高。此外，用于4K超高清视频编码的DSP(digitalsignal processor，数字处理芯片)目前还较少，主流芯片厂商尚未大规模介入，小厂商提供的芯片通用性差，不易于二次开发，而且由于需求和产量非常低，其售价也是极高的。正是本专利发明人基于上述情况，创造性地提出本发明实施例的核心构思之一在于，在嵌入式设备中利用FPGA芯片将4K超高清视频分为4路2K高清视频，同步传送给4个独立的DSP芯片进行编码压缩，编码后利用H.264宏块数据进行码流级别的合成，重新合成为4K超高清视频并进行流传输。这样，只需要4个性能通用的DSP芯片即可完成4K超高清视频的编码，极大降低了成本和CPU功耗，具有实时性、稳定性，且可以进行二次开发。此外，若需要进行各路视频的同步控制，也只需占用少量的CPU性能。

参照图1，示出了本发明的一种面向嵌入式设备的4K超高清视频的编码方法实施例1的步骤流程图，具体可以包括如下步骤：

步骤101，所述嵌入式设备将所述4K超高清视频分割为多路2K高清视频；

在具体实现中，4K超高清视频理论上可以是指分辨率为4096×2160的超高清视频，此外，并且还可以细分为Quad Full HD 4K(分辨率为3840×2160)、Full Aperture 4K(分辨率为4096x 3112)、Academy 4K(分辨率为3656×2664)，由于Quad Full HD 4K更接近显示器长宽比例16∶9，因此在电视机制造以及相关软件研发上主要采用此标准。

在本发明具体应用的一种示例中，对于分辨率为3840×2160的QuadFull HD 4K，可以分割为分辨率为1920x1080的2K高清视频；对于分辨率为4096x 3112的Full Aperture 4K，可以分割为分辨率为2048x1556的2K高清视频；对于分辨率为3656×2664的Academy 4K，则可以分割为分辨率为1828x1332的2K高清视频。

在本发明的一种优选实施例中，所述步骤101可以包括如下子步骤：

子步骤S11，所述嵌入式设备计算所述4K超高清视频的分辨率与预设数值之商值；

子步骤S12，所述嵌入式设备将所述4K超高清视频分割为多路分辨率为所述商值的2K高清视频。

在本发明具体应用的一种示例中，在嵌入式设备中设置有FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)。FPGA是一种可编程芯片，能够并行处理大量数据，其在视频处理领域多用于视频的缩放、合成、拆分、转换等工作，具有成本低、实时性高等特点。

以分辨率为3840×2160的Quad Full HD 4K为例，在本发明实施例中可以利用FPGA将4K超高清视频按照田字等分为4部分，每部分为分辨率1920×1080的2K高清视频，再分别同步传送给嵌入式设备中的4个独立的DSP芯片进行编码压缩。

需要说明的是，在本发明实施例中还可以将4K超高清视频分割为其他分辨率的视频，比如分割为标清视频或者其他分辨率的视频，本发明实施例对此不加以限制。此外，本发明实施例对于8K超高清视频，即4K超高清视频分辨率4倍的视频也同样适用，可以将8K超高清视频拆分为多个4K超高清视频或者2K高清视频，本发明实施例同样对此不加以限制。

步骤102，所述嵌入式设备分别对所述各路2K高清视频进行编码；

在本发明的一种优选实施例中，所述步骤102可以包括如下子步骤：

子步骤S21，所述嵌入式设备采用预设编码协议，分别对所述2K高清视频进行编码；

子步骤S22，所述嵌入式设备针对各路2K高清视频分别添加时间戳；

子步骤S23，所述嵌入式设备将所述时间戳对应的各路2K高清视频合并为视频码流。

在本发明具体应用的一种示例中，在嵌入式设备中设置有多个互相独立的DSP芯片。DSP芯片是一种产量较高的通用处理芯片，多用于视频编解码技术。

DSP芯片分别将分割好的2K高清视频使用H.264协议，或者MPEG4协议等其他压缩编码协议进行压缩编码，加上采集时嵌入式设备为分割的各路2K高清视频提供时钟信息(时间戳)，压缩编码后数据合成ES(Elementary Stream，原始流/基本数据流)。

步骤103，所述嵌入式设备对所述已编码的各路2K高清视频进行码流级合成。

在本发明的一种优选实施例中，所述已编码的各路2K高清视频可以包括有若干宏块数据，所述步骤103可以包括如下子步骤：

子步骤S31，所述嵌入式设备从所述各路2K高清视频中解码出各路2K的宏块数据；

子步骤S32，所述嵌入式设备将所述各路2K的宏块数据按序进行排列，重新形成1路4K的宏块数据；

子步骤S33，所述嵌入式设备对所述4K的宏块数据进行熵编码；

子步骤S34，所述嵌入式设备将所述时间戳与熵编码后4K的宏块数据合并为视频码流。

在视频编码中，已编码的2K高清视频的视频图像中通常划分成若干宏块数据(Macroblock)，宏块数据可以理解为一个视频图像中分成好多个小块，每一块压缩后的数据就是宏块数据。一个宏块数据可以由一个亮度像素块和附加的两个色度像素块组成。通常亮度像素块是分辨率为16×16大小的像素块，而两个色度像素块的大小依据其视频图像的采样格式而定，例如：对于采用YUV视频编码协议的视频图像，色度像素块是分辨率为8×8大小的像素块。每个视频图像中，若干宏块数据被排列成片的形式，视频编码协议以宏块数据为单位，逐个宏块数据进行熵编码，组织成连续的视频码流(4K超高清视频)。

在本发明实施例中，将2K高清视频同步传送给4个独立的DSP芯片进行编码，编码后利用已编码的各路2K高清视频中的宏块数据进行码流级别的合成，重新合成为4K分辨率的超高清视频行流传输。其中，视频码流的合成是基于视频编码后的码率数据的，通过解析码流数据中的结构，重新编排后实现视频合成的工作，以H.264协议编码为例，编码后2K高清视频的宏块数据带有坐标信息，通过改变坐标信息，可以将多个2K高清视频合成为同一个视频码流，在解码该视频码流时就会得到一个完整的4K超高清视频。

在具体实现中，H.264协议编码和解码流程主要包括5个部分：帧间和帧内预测(Estimation)、变换(Transform)和反变换、量化(Quantization)和反量化、环路滤波(LoopFilter)、熵编码(EntropyCoding)。

在本发明实施例中，在H.264协议或者其他协议中压缩视频数据实质上是由若干宏块数据通过熵编码(CABAC)后产生，将编码后的2K高清视频解压后，取得所有宏块数据，根据FMO模式(Flexible McroblockOrdering，灵活宏块排序)进行视频合成，在具体实现中，根据FMO模式的不同，视频合成的方法也不同。以常见的光栅扫描模式为例，具体的宏块数据的编排顺序可以参照图2所示的本发明的一种宏块数据的编排顺序的示意图。为了将4个相同尺寸的压缩数据(即2K高清视频)进行合成，那么需要分别进行CABAC解码，取得所有宏块数据后，按照“宽度”(例如对于分辨率为1920×1080的2K高清视频，将其宽度像素1920/16＝120，则宽度为120个宏块数据)重新拆分、排列，具体的排列过程可以参照图3所示的本发明的一种宏块数据的排列的示意图。当完成一帧视频数据的排列后，重新进行CABAC熵编码，加入在先添加的相同的时间戳，生成新的视频码流(即4K超高清视频)。

需要说明的是，在本发明实施例中所进行的码流级合成的过程是各路2k高清视频解码出宏块数据，将各路的宏块数据重新排列在一起，形成一个大的视频图像，再把这个合并好的宏块数据编码成H.264数据。在本发明实施例中除了2K高清视频的第一次编码是利用H.264协议或其他编码协议进行的编码，其他环节所说的编解码都只是解码宏块级别的熵编码。可以理解，由于这个编解码过程不涉及对视频内容其他的编码和解码过程，只是需要对宏块数据进行熵编码，故不会占用太多CPU的性能，即使是嵌入式设备的CPU也能够简单应对。

还需要说明的是，根据视频中宏块数据排序的排列方式的不同，也可以采用其他方式进行宏块数据的排序，以生成新的视频码流，本发明实施例对此不加以限制。

参照图4，示出了本发明的一种面向嵌入式设备的4K超高清视频的编码方法实施例2的步骤流程图，具体可以包括如下步骤：

步骤201，所述嵌入式设备将所述4K超高清视频分割为多路2K高清视频；

步骤202，所述嵌入式设备分别对所述各路2K高清视频进行编码；

步骤203，所述嵌入式设备缓存所述各路2K高清视频；

步骤204，所述嵌入式设备输出时间戳一致的所述各路2K高清视频；

在具体实现中，由于传输延时等问题，可能出现各路2K高清视频不同步的问题，在这种情形中，为提高同步播放的精度，本发明实施例考虑传输的延迟，可以对2K高清视频进行同步处理。在本发明的一种优选示例中，可以先缓存部分2K高清视频，然后再输出所缓存的时间戳一致的各路2K高清视频。对2K高清视频进行同步处理，能够更严格的控制4路2K高清视频合成时的同步性。

步骤205，所述嵌入式设备对所述已编码的各路2K高清视频进行码流级合成。

在本发明实施例中，由于在同步处理过程需要缓存一部分2K高清视频，所以对于实时性要求高的应用，也可以省去进行同步处理的过程，嵌入式芯片的处理速度相对稳定，每一帧视频的编码时间只跟视频内容复杂度有关，因此，只要不是处理高动态的视频，省去同步处理过程也不会明显影响最终效果，故本发明实施例对此无需加以限制。

本发明所述利用多个通用DSP芯片同步编码的方法，将4K超高清视频拆分为4路2K高清视频，通过2K高清视频同步技术与码流合成技术，最终生成编码好的4K超高清视频，在保障了实时性、稳定性的基础上，极大的降低了成本。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

参照图5，示出了本发明一种面向嵌入式设备的4K超高清视频的编码系统实施例的结构框图，具体可以包括如下模块：

位于嵌入式设备的分割模块301，用于将所述4K超高清视频分割为多路2K高清视频；

所述4K超高清视频可以包括Quad Full HD 4K、Full Aperture 4K、Academy 4K的至少一种。

在本发明的一种优选实施例中，所述位于嵌入式设备的分割模块201可以包括如下子模块：

位于嵌入式设备的计算子模块，用于所述嵌入式设备计算所述4K超高清视频的分辨率与预设数值之商值；所述预设数值可以为4；

位于嵌入式设备的分割子模块，用于将所述4K超高清视频分割为多路分辨率为所述商值的2K高清视频。

位于嵌入式设备的编码模块302，用于分别对所述各路2K高清视频进行编码；

在本发明的一种优选实施例中，所述嵌入式设备的编码模块302可以包括如下子模块：

位于嵌入式设备的编码子模块，用于采用预设编码协议，分别对所述2K高清视频进行编码；

位于嵌入式设备的添加子模块，用于针对各路2K高清视频分别添加时间戳；

位于嵌入式设备的第一合并子模块，用于将所述时间戳对应的各路2K高清视频合并为视频码流。

在本发明的一种优选实施例中，所述系统还可以包括如下模块：

位于嵌入式设备的缓存模块，用于缓存所述各路2K高清视频；

位于嵌入式设备的输出模块，用于输出时间戳一致的所述各路2K高清视频。

位于嵌入式设备的合并模块303，用于对所述已编码的各路2K高清视频进行码流级合成。

在本发明的一种优选实施例中，所述已编码的各路2K高清视频包括有若干宏块数据，所述位于嵌入式设备的合并模块303可以包括如下子模块：

位于嵌入式设备的解码子模块，用于从所述各路2K高清视频中解码出各路2K的宏块数据；

位于嵌入式设备的排列子模块，用于将所述各路2K的宏块数据按序进行排列，重新形成1路4K的宏块数据；

位于嵌入式设备的编码子模块，用于对所述4K的宏块数据进行熵编码；

位于嵌入式设备的第二合并子模块，用于将所述时间戳与熵编码后4K的宏块数据合并为视频码流。

为了使本领域技术人员进一步理解本发明实施例，以下采用具体的示例来对面向嵌入式设备的4K超高清视频进行编码处理的过程进行说明。

参照图6所示的本发明的一种面向嵌入式设备的4K超高清视频进行编码处理的过程示意图，该嵌入式设备中可以包括输入模块(位于嵌入式设备的分割模块)、编码模块(位于嵌入式设备的编码模块)、同步模块(位于嵌入式设备的同步模块)、合成模块(位于嵌入式设备的合成模块)，其中输入模块由FPGA芯片组成，编码模块由DSP芯片组成，具体地过程如下所示：

1、输入模块采集4K超高清视频；

2、输入模块将4K超高清视频分割为4个2K高清视频，并分别输出至4个编码模块；

3、4个编码模块同时处理4路分割好的2K高清视频，进行编码压缩，编码过程中会给2K高清视频加入时间戳；

4、同步模块根据各路2K高清视频的时间戳信息，对2K高清视频进行同步处理，并传输给合成模块；

5、合成模块解析编码2K高清视频中的h264宏块数据，改变坐标信息，将4路2K高清视频码流合成为一个4K超高清视频并输出。

本发明实施例中，将4K超高清视频分为4路2K高清视频，再同步传送到嵌入式设备中进行编码压缩，编码后利用已编码2K高清视频的宏块信息进行码流级别的合成，重新合成为分辨率4K的超高清视频并进行流传输。本发明实施例不需要由高性能CPU或高性能专用芯片完成4K超高清视频，而只需要一个FPGA芯片进行视频的分割和4个一般性能的DSP芯片进行编码，即可完成4K超高清视频编码，降低了成本和CPU功耗，具有稳定性，且可以进行二次开发。并且，由于对宏块数据进行编码和解码的过程中，只是进行了宏块数据的熵编码，而不涉及视频的其他编码和解码的过程，因此，不需要占用太多CUP性能，即使是嵌入式设备中的CPU也能简单应对。

在本发明实施例中，还可以进行视频的同步处理，具体步骤为先缓存部分2K高清视频，然后再输出所缓存时间戳一致的各路2K高清视频，在实际应用中只需要其中的同步处理与码流合成只需占用少量的CPU性能。由于同步处理不是本发明实施例中必须的视频处理过程，若省去此步骤，可以提高实时性。

对于系统实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种面向嵌入式设备的4K超高清视频的编码方法和一种面向嵌入式设备的4K超高清视频的编码装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种面向嵌入式设备的4K超高清视频的编码方法，其特征在于，包括：

所述嵌入式设备将所述4K超高清视频分割为多路2K高清视频；

所述嵌入式设备分别对所述各路2K高清视频进行编码；

所述嵌入式设备对所述已编码的各路2K高清视频进行码流级合成。

2.根据权利要求1所述的方法，其特征在于，所述嵌入式设备将所述4K超高清视频分割为多路2K高清视频的步骤包括：

所述嵌入式设备计算所述4K超高清视频的分辨率与预设数值之商值；

所述嵌入式设备将所述4K超高清视频分割为多路分辨率为所述商值的2K高清视频。

3.根据权利要求1所述的方法，其特征在于，所述嵌入式设备分别对所述各路2K高清视频进行编码的步骤包括：

所述嵌入式设备采用预设编码协议，分别对所述2K高清视频进行编码；

所述嵌入式设备针对各路2K高清视频分别添加时间戳；

所述嵌入式设备将所述时间戳对应的各路2K高清视频合并为视频码流。

4.根据权利要求3所述的方法，其特征在于，所述已编码的各路2K高清视频分别包括有若干2K的宏块数据，所述预设编码协议的编码过程包括熵编码；所述嵌入式设备对所述已编码的各路2K高清视频进行码流级合成的步骤包括：

所述嵌入式设备从所述各路2K高清视频中解码出各路2K的宏块数据；

所述嵌入式设备将所述各路2K的宏块数据按序进行排列，重新形成1路4K的宏块数据；

所述嵌入式设备对所述4K的宏块数据进行熵编码；

所述嵌入式设备将所述时间戳与熵编码后4K的宏块数据合并为视频码流。

5.根据权利要求3所述的方法，其特征在于，在所述嵌入式设备合并所述已编码的各路2K高清视频的步骤之前，还包括：

所述嵌入式设备缓存所述各路2K高清视频；

所述嵌入式设备输出时间戳一致的所述各路2K高清视频。

6.根据权利要求1所述的方法，其特征在于，所述4K超高清视频包括Quad Full HD 4K、Full Aperture 4K、Academy 4K的至少一种；所述预设数值为4。

7.一种面向嵌入式设备的4K超高清视频的编码系统，其特征在于，包括：

位于嵌入式设备的分割模块，用于将所述4K超高清视频分割为多路2K高清视频；

位于嵌入式设备的编码模块，用于分别对所述各路2K高清视频进行编码；

位于嵌入式设备的合并模块，用于合并所述已编码的各路2K高清视频。

8.根据权利要求7所述的系统，其特征在于，所述位于嵌入式设备的分割模块包括：

位于嵌入式设备的计算子模块，用于所述嵌入式设备计算所述4K超高清视频的分辨率与预设数值之商值；

位于嵌入式设备的分割子模块，用于将所述4K超高清视频分割为多路分辨率为所述商值的2K高清视频。

9.根据权利要求7所述的系统，其特征在于，所述位于嵌入式设备的编码模块包括：

位于嵌入式设备的编码子模块，用于采用预设编码协议，分别对所述2K高清视频进行编码；

位于嵌入式设备的添加子模块，用于针对各路2K高清视频分别添加时间戳；

位于嵌入式设备的第一合并子模块，用于将所述时间戳对应的各路2K高清视频合并为视频码流。

10.根据权利要求9所述的系统，其特征在于，所述已编码的各路2K高清视频分别包括有若干2K的宏块数据，所述预设编码协议的编码过程包括熵编码；所述位于嵌入式设备的合并模块包括：

位于嵌入式设备的解码子模块，用于从所述各路2K高清视频中解码出各路2K的宏块数据；

位于嵌入式设备的排列子模块，用于将所述各路2K的宏块数据按序进行排列，重新形成1路4K的宏块数据；

位于嵌入式设备的熵编码子模块，用于对所述4K的宏块数据进行熵编码；

位于嵌入式设备的第二合并子模块，用于将所述时间戳与熵编码后4K的宏块数据合并为视频码流。