[go: up one dir, main page]

CN104201115A - 晶圆级指纹识别芯片封装结构及封装方法 - Google Patents

晶圆级指纹识别芯片封装结构及封装方法 Download PDF

Info

Publication number
CN104201115A
CN104201115A CN201410465346.9A CN201410465346A CN104201115A CN 104201115 A CN104201115 A CN 104201115A CN 201410465346 A CN201410465346 A CN 201410465346A CN 104201115 A CN104201115 A CN 104201115A
Authority
CN
China
Prior art keywords
substrate
induction
chip
fingerprint recognition
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410465346.9A
Other languages
English (en)
Inventor
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201410465346.9A priority Critical patent/CN104201115A/zh
Publication of CN104201115A publication Critical patent/CN104201115A/zh
Priority to TW104122981A priority patent/TWI626598B/zh
Priority to PCT/CN2015/089305 priority patent/WO2016037575A1/zh
Priority to US15/507,901 priority patent/US10126151B2/en
Priority to KR1020177009322A priority patent/KR101963395B1/ko
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)

Abstract

一种晶圆级指纹识别芯片封装结构及封装方法，封装方法包括：提供衬底，所述衬底包括若干感应芯片区，所述衬底具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片区的第一表面包括感应区；在所述衬底的第一表面形成覆盖层；在所述衬底的感应芯片区内形成插塞结构，所述插塞结构的一端与所述感应区电连接，且所述衬底的第二表面暴露出所述插塞结构的另一端。所述形成方法能够简化指纹识别芯片的封装过程，降低对感应芯片的灵敏度的要求，使所述封装方法的应用更广泛。

Description

晶圆级指纹识别芯片封装结构及封装方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆级指纹识别芯片封装结构及其封装方法。
背景技术
随着现代社会的进步，个人身份识别以及个人信息安全的重要性逐步受到人们的关注。由于人体指纹具有唯一性和不变性，使得指纹识别技术具有安全性好，可靠性高，使用简单方便的特点，使得指纹识别技术被广泛应用于保护个人信息安全的各种领域。而随着科学技术的不断发展，各类电子产品的信息安全问题始终是技术发展的关注要点之一。尤其是对于移动终端，例如手机、笔记本电脑、平板的电脑、数码相机等，对于信息安全性的需求更为突出。
现有的指纹识别器件的感测方式包括电容式(电场式)和电感式，指纹识别器件通过提取用户指纹，并将用户指纹转换为电信号输出，从而获取用户的指纹信息。具体的，如图1所示，图1是现有技术的一种指纹识别器件的剖面结构示意图，包括：基板100；耦合于基板100表面的指纹识别芯片101；覆盖于所述指纹识别芯片101表面的玻璃基板102。
以电容式指纹识别芯片为例，所述指纹识别芯片101内具有一个或多个电容极板。由于用户手指的表皮或皮下层具有凸起的脊和凹陷的谷，当用户手指103接触所述玻璃基板102表面时，所述脊与谷到指纹识别芯片101的距离不同，因此，用户手指103脊或谷与电容极板之间的电容值不同，而指纹识别芯片101能够获取所述不同的电容值，并将其转化为相应的电信号输出，而指纹识别器件汇总所受到的电信号之后，能够获取用户的指纹信息。
然而，在现有的指纹识别器件中，对指纹识别芯片的灵敏度要求较高，使得指纹识别器件的制造及应用受到限制。
发明内容
本发明解决的问题是简化指纹识别芯片的封装方法，降低对感应芯片的灵敏度的要求，使所述封装方法的应用更广泛。
为解决上述问题，本发明提供一种晶圆级指纹识别芯片封装方法，包括：提供衬底，所述衬底包括若干感应芯片区，所述衬底具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片区的第一表面包括感应区；在所述衬底的第一表面形成覆盖层；在所述衬底的感应芯片区内形成插塞结构，所述插塞结构的一端与所述感应区电连接，且所述衬底的第二表面暴露出所述插塞结构的另一端。
可选的，所述覆盖层的莫氏硬度大于或等于8H；所述覆盖层的介电常数大于或等于7。
可选的，所述覆盖层的材料为无机纳米材料、聚合物材料、玻璃材料或陶瓷材料。
可选的，所述聚合物材料为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
可选的，所述覆盖层的形成工艺为丝网印刷工艺、旋涂工艺或喷涂工艺。
可选的，所述无机纳米材料为氧化铝或氧化钴。
可选的，所述覆盖层的形成工艺为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、丝网印刷工艺、旋涂工艺或喷涂工艺。
可选的，所述插塞结构的形成工艺包括：在所述衬底的第二表面形成掩膜层，所述掩膜层暴露出需要形成插塞结构的对应位置和形状；以所述掩膜层为掩膜，刻蚀所述衬底，在衬底内形成通孔，所述通孔的顶部位于所述衬底的第二表面；在所述通孔内形成导电结构；在形成通孔之后，去除所述掩膜层。
可选的，所述插塞结构包括：位于所述通孔侧壁表面的绝缘层；位于所述绝缘层表面、以及通孔底部表面的导电层，位于所述通孔底部的导电层与所述感应区电连接；位于所述导电层表面的防焊层，所述防焊层填充满所述通孔。
可选的，还包括：在所述衬底第二表面形成布线层和金属凸块，所述布线层与所述导电层和金属凸块连接，且所述布线层和金属凸块位于感应芯片区内。
可选的，所述插塞结构包括：位于所述通孔侧壁表面的绝缘层；位于所述绝缘层表面、以及通孔底部表面的导电插塞，所述导电插塞填充满所述通孔。
可选的，还包括：在所述衬底第二表面暴露出的导电插塞顶部形成金属凸块。
可选的，所述感应芯片区的第一表面还包括包围所述感应区的外围区。
可选的，位于所述外围区内的芯片电路和第一焊垫，所述芯片电路与所述感应区和所述第一焊垫电连接。
可选的，所述插塞结构的一端与所述第一焊垫连接。
可选的，还包括：提供衬底，所述衬底包括若干感应芯片区，所述衬底具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片区的第一表面包括感应区；在所述衬底的第一表面形成覆盖层；在所述衬底的感应芯片区内形成插塞结构，所述插塞结构的一端与所述感应区电连接，且所述衬底的第二表面暴露出所述插塞结构的另一端；对所述衬底和覆盖层进行切割，使若干感应芯片区相互分立，形成若干独立的感应芯片，所述感应芯片具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，且所述感应芯片的第一表面具有覆盖层；提供基板；在所述基底表面耦合感应芯片，所述感应芯片的第二表面位于基板表面。
可选的，所述衬底还包括位于相邻感应芯片区之间的切割道区。
可选的，对所述衬底和覆盖层进行切割的工艺包括：在所述切割道区对所述衬底和覆盖层进行切割，使若干感应芯片区相互分立，形成若干独立的感应芯片。
可选的，在所述基底表面耦合感应芯片的方法包括：将所述衬底的第二表面暴露出的插塞结构的一端焊接于基板表面，使所述插塞结构与基板电连接。
可选的，所述感应芯片区的第一表面还包括包围所述感应区的外围区。
可选的，还包括：在形成所述覆盖层之前，在所述外围区内形成芯片电路和第一焊垫，所述芯片电路与所述感应区和所述第一焊垫电连接。
可选的，所述插塞结构的一端与所述第一焊垫连接。
可选的，所述基板具有第一表面，所述基板的第一表面具有若干第二焊垫，所述感应芯片耦合于所述基板的第一表面。
可选的，所述感应芯片第二表面暴露出的插塞结构与所述第二焊垫电连接。
可选的，所述基板的一端具有连接部，所述连接部用于使感应芯片与外部电路电连接。
可选的，还包括：在所述基板表面形成保护环，所述保护环包围所述感应芯片和覆盖层。
可选的，还包括：形成包围所述感应芯片、覆盖层和保护环的外壳，所述外壳暴露出感应区表面的覆盖层。
可选的，还包括：形成包围所述感应芯片和覆盖层的外壳，所述外壳暴露出所述感应区表面的覆盖层。
相应的，本发明还提供一种采用上述任一项方法所形成的晶圆级指纹识别芯片封装结构，包括：衬底，所述衬底包括若干感应芯片区，所述衬底具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片区的第一表面包括感应区；位于衬底第一表面的覆盖层；位于所述衬底的感应芯片区内的插塞结构，所述插塞结构的一端与所述感应区电连接，且所述衬底的第二表面暴露出所述插塞结构的另一端。
可选的，还包括：基板；耦合于基板表面的感应芯片，所述感应芯片通过对所述衬底和覆盖层进行切割，使若干感应芯片区相互分立而形成，所述感应芯片具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，所述感应芯片的第二表面位于基板表面；位于所述感应芯片第一表面的覆盖层；位于所述感应芯片内的插塞结构，所述插塞结构的一端与所述感应区电连接，所述感应芯片的第二表面暴露出所述插塞结构的另一端，且所述感应芯片第二表面所暴露出的插塞结构与所述基板连接。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的晶圆级指纹识别芯片封装方法中，所述衬底内具有若干感应芯片区，通过切割所述衬底，能够使所述若干感应芯片区相互分立，以形成独立的感应芯片。所述感应芯片区第一表面的感应区用于获取指纹信息，而形成于衬底第一表面的覆盖层用于替代传统的玻璃基板，直接与用户手指接触，并保护所述感应芯片。由于相较于传统的玻璃基板，所述覆盖层的厚度较薄，因此能够减小感应芯片的第一表面到覆盖层表面的距离，使感应芯片易于检测到用户指纹，相应地，降低了对感应芯片灵敏度的要求，使得指纹识别芯片的封装结构的应用更为广泛。
而且，由于衬底内形成有插塞结构，且所述衬底的第二表面暴露出所述插塞结构，使所述插塞结构能够与外部电路电连接，通过所述插塞结构，即能够将感应芯片与外部电路耦合，因此，后续无需在感应芯片的第一表面形成额外的导电结构，从而能够在衬底的第一表面形成覆盖层，所述覆盖层用于保护感应区，且不会影响后续工艺的进行。所形成的晶圆级指纹识别芯片结构能够使指纹识别芯片的封装过程简化，而且能够减少对感应区的损伤，保证了感应区获取的指纹信息准确。
进一步，在感应芯片的第一表面形成覆盖层以替代传统的玻璃基板，用于直接与用户手指接触，并保护所述感应芯片。由于相较于传统的玻璃基板，所述覆盖层的厚度较薄，因此能够减小感应芯片的第一表面到覆盖层表面的距离，使感应芯片易于检测到用户指纹，相应地，降低了对感应芯片灵敏度的要求，使得指纹识别芯片的封装结构的应用更为广泛。
而且，在切割形成独立的感应芯片之前，在衬底内形成插塞结构，所述衬底的第二表面暴露出所述插塞结构，使所述插塞结构能够与基底电连接，因此，在将感应芯片耦合于基底表面之后，无需在感应芯片的第一表面形成额外的导电结构，因此，在切割衬底之前，能够在衬底的第一表面形成覆盖层，所述覆盖层用于保护感应区，并且，在切割形成感应芯片的同时，切割所述覆盖层。因此，无需在将感应芯片耦合与衬底表面之后，再形成覆盖层，能够使指纹识别芯片的封装方法简化，而且减少对感应区的损伤，保证了感应区获取的指纹信息准确。此外，能够使所形成的封装结构简化，有利于缩小所形成的封装结构尺寸。
进一步，所述覆盖层的莫氏硬度大于或等于8H，所述覆盖层的硬度较高，即使位于感应区表面的覆盖层厚度较薄，所述覆盖层依旧具有足够的强度以保护所述感应区，当用户手指置于感应区上的覆盖层表面时，所述覆盖层不易发生变形或磨损，从而对用户指纹的提取结果更精确。
进一步，所述覆盖层的介电常数为7～9。所述覆盖层的介电常数较大，使所述覆盖层的电隔离性能更佳，则所述覆盖层对感应区的保护能力更佳，即使位于感应区表面的覆盖层厚度较薄，也能够使用户手指与感应区之间的电隔离能力较强，用户手指与感应区之间构成的电容值较大，处于能够被检测到的范围内。
进一步，所述基板表面还具有包围所述感应芯片和覆盖层的保护环。所述保护环用于对所述感应芯片进行静电防护，避免感应区检测到的用户指纹数据精确度下降，或者能够消除感应芯片输出的信号噪声，使感应芯片检测到的数据、以及输出的信号更精确。
本发明的晶圆级指纹识别芯片封装结构中，所述衬底的感应芯片区内具有插塞结构，所述插塞结构的一端与所述感应区电连接，且所述衬底的第二表面暴露出所述插塞结构的另一端，因此，通过所述插塞结构即能够实现所述感应区、与感应芯片区以外的外部电路之间电连接。而且，所述插塞结构位于所述衬底内，无需额外在所述感应芯片区与所述外部电路之间设置用于电连接的导电线，因此，后续以独立的感应芯片区形成封装结构时，有利于使所形成的封装结构尺寸缩小。此外，由于在后续形成封装结构时，无需在所述衬底的第一表面形成连接导电线，因此，能够在所述衬底的第一表面设置所述覆盖层，所述覆盖层能够直接与用户手指接触，用于保护所述感应区。所述晶圆级指纹识别芯片结构简单，后续易于以独立的感应芯片区构成封装结构。
进一步，覆盖层位于感应芯片的第一表面，所述覆盖层用于替代传统的玻璃基板，能够直接与用户手指接触，用于保护所述感应芯片。而且，相较于传统的玻璃基板，所述覆盖层能够厚度较薄，采用所述覆盖层能够减小感应芯片的第一表面到覆盖层表面的距离，使感应芯片易于检测到用户指纹，相应地，所述封装结构降低了对感应芯片灵敏度的要求，使得指纹识别芯片的封装结构的应用更为广泛。此外，所述感应芯片内还具有插塞结构，所述插塞结构的一端与所述感应区电连接，所述感应芯片的第二表面暴露出所述插塞结构的另一端，因此通过所述感应芯片第二表面所暴露出的插塞结构，能够使所述感应芯片固定于所述基板表面，而且能够实现感应区和基板之间的电连接，所述封装结构简单、且易于组装，所述封装结构的制造成本降低，且产出率提高。
附图说明
图1是现有技术的一种指纹识别器件的剖面结构示意图；
图2至图6是本发明实施例的一种晶圆级指纹识别芯片封装过程的剖面结构示意图；
图7至图14是本发明实施例的另一中晶圆级指纹识别芯片封装过程的剖面结构示意图。
具体实施方式
如背景技术所述，在现有的指纹识别器件中，对指纹识别芯片的灵敏度要求较高，使得指纹识别器件的制造及应用受到限制。
经过研究发现，请继续参考图1，指纹识别芯片101表面覆盖有玻璃基板102，所述玻璃基板102用于保护指纹识别芯片101，而用户的手指103直接与所述玻璃基板102相接触，因此，为了保证所述玻璃基板102具有足够的保护能力，所述玻璃基板102的厚度较厚。然而，由于所述玻璃基板102的厚度较厚，因此要求指纹识别芯片101具有较高的灵敏度，以保证能够精确提取到用户指纹。然而，高灵敏度的指纹识别芯片制造难度较大、制造成本较高，继而造成指纹识别芯片的应用和推广受到限制。
具体的，继续以电容式指纹识别器件为例，当用户手指置103于玻璃基板102表面时，用户手指103、与指纹识别芯片101中的电容极板之间能够构成电容；其中，所述用户手指103和电容极板为电容的两极，所述玻璃基板102为电容两极之间的电介质。然而，由于所述玻璃基板102的厚度较厚，使得用户手指103与电容基板之间的电容值较大，而用户手指103的脊与谷之间的高度差异较小，因此，所述脊与电容极板之间的电容值、相对于所述谷与电容极板之间的电容值之间的差值极小，为了能够精确检测到所述电容值的差异，要求所述指纹识别芯片101具有较高的灵敏度。
为了解决上述问题，本发明提出一种晶圆级指纹识别芯片封装结构及封装方法。其中，在封装方法中，在感应芯片的第一表面形成覆盖层以替代传统的玻璃基板，用于直接与用户手指接触，并保护所述感应芯片。由于相较于传统的玻璃基板，所述覆盖层的厚度较薄，因此能够减小感应芯片的第一表面到覆盖层表面的距离，使感应芯片易于检测到用户指纹，相应地，降低了对感应芯片灵敏度的要求，使得指纹识别芯片的封装结构的应用更为广泛。而且，在切割形成独立的感应芯片之前，在衬垫内形成插塞结构，所述衬底的第二表面暴露出所述插塞结构，使所述插塞结构能够与基底电连接，因此，在将感应芯片耦合与基底比表面之后，无需在感应芯片的第一表面形成额外的导电结构，因此，在切割衬底之前，能够在衬底的第一表面形成覆盖层，所述覆盖层用于保护感应区，并且，在切割形成感应芯片的同时，切割所述覆盖层。因此，无需在将感应芯片耦合与衬底表面之后，再形成覆盖层，能够使指纹识别芯片的封装方法简化，而且减少对感应区的损伤，保证了感应区获取的指纹信息准确。此外，能够使所形成的封装结构简化，有利于缩小所形成的封装结构尺寸。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图6是本发明实施例的晶圆级指纹识别芯片封装过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200包括若干感应芯片区201，所述衬底200具有第一表面210、以及与所述第一表面210相对的第二表面220，所述感应芯片区201的第一表面210包括感应区211。
所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；而且，所述衬底200为整片的晶圆。
所述感应芯片区201用于形成感应芯片，后续通过切割所述衬底200，能够使若干感应芯片区201相互独立，以形成独立的感应芯片。在本实施例中，所述感应芯片区201呈阵列排列，而且相邻的感应芯片区201之间还具有切割道区202，通过对所述切割道区202进行切割，即能够使各感应芯片区201相互分立。
在本实施例中，在所述衬底200的第一表面210形成感应区211，所述感应区211用于检测和接收用户的指纹信息，因此，需要在所述感应区211内形成用于获取用户指纹信息的电容结构、或者电感结构；并且，后续需要在所述感应区211表面形成覆盖层，以所述覆盖层对所述感应区211进行保护。
在本实施例中，在所述感应区211内形成电容结构以获取指纹信息。具体的，在所述感应区211内形成至少一个电容极板，当后续在所述衬底200的第一表面210形成覆盖层之后，且当用户手指置于覆盖层203表面时，所述电容极板、覆盖层203和用户手指能够构成电容结构，而所述感应区211能够获取电容极板到用户手指表面脊和谷之间的电容值差异，并将所述电容值差异通过芯片电路进行处理之后输出，以此获取用户指纹数据。
在本实施例中，所述感应芯片区201的第一表面211还形成有包围所述感应区211的外围区212，所述外围区212的表面形成有芯片电路和第一焊垫213，所述芯片电路与所述感应区211和所述第一焊垫213电连接。所述第一焊垫213用于在封装过程中与基板实现电连接；所述芯片电路与感应区211内的电容结构或电感结构电连接，用于对感应区211获取的指纹信息进行处理并输出。
请参考图3，在所述衬底200的第一表面210形成覆盖层203，所述覆盖层203的厚度小于100微米。
所述覆盖层203用于保护感应区211表面。在本实施例中，所述感应区211内形成有至少一个电容极板，当用户手指置于所述覆盖层203表面时，所述电容极板、覆盖层203和用户手指能够构成电容结构，
由于所述后续形成的插塞结构位于衬底200的感应芯片区201内，且贯穿所述衬底200，用于使感应区211和芯片电路能够与外部电路电连接，因此，当后续以独立的感应芯片区201进行封装时，无需在所述感应芯片区201的第一表面210额外形成导电结构，从而能够在后续切割所述衬底200之前，在所述衬底200的第一表面210形成所述覆盖层203，使所述覆盖层203能够连同所述衬底200一起进行切割，则后续仅需使切割形成的独立的感应芯片区201的第二表面220固定于基板表面，并使插塞结构与基板电连接，即能够形成封装结构，能够使指纹识别芯片的封装方法简化，而且所形成的封装结构简单，有利于缩小封装结构的尺寸。
而且，由于后续进行封装工艺的过程中，无需在感应芯片区201的第一表面210形成额外的导电结构，因此所述覆盖层203除了形成于感应区211表面之外，还能够形成于外围区212表面，并且不会影响后续封装工艺的进行，因此，在衬底200表面形成覆盖层203之后，无需对所述覆盖层203进行刻蚀以图形化，不仅使得工艺制程简化，而且减少了对衬底200第一表面210的损伤，有利于保证感应区211获取的指纹信息准确。
所述覆盖层203的材料为无机纳米材料、聚合物材料、玻璃材料或陶瓷材料，形成工艺为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、丝网印刷工艺、旋涂工艺或喷涂工艺。
在一实施例中，所述覆盖层203的材料为聚合物材料，所述聚合物材料为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇；所述覆盖层203的形成工艺为丝网印刷工艺、旋涂工艺或喷涂工艺。
在另一实施例中，所述覆盖层203的材料为无机纳米材料，所述无机纳米材料为氧化铝或氧化钴；所述覆盖层203的形成工艺为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、丝网印刷工艺、旋涂工艺或喷涂工艺。
在其它实施例中，所述覆盖层203的材料为玻璃材料或陶瓷材料，所述覆盖层203为硬质材料，则所述覆盖层203需要通过粘接层固定于衬底200的第一表面。所述粘接层具有粘性，所述粘接层能够为电容屏用胶。
所述覆盖层203的莫氏硬度大于或等于8H。所述覆盖层203的硬度较高，因此，即使所述覆盖层203的厚度较薄，所述覆盖层203也足以保护感应芯片区201的感应区211，当用户手指在所述覆盖层203表面移动时，不会对感应芯片区201表面造成损伤。而且，由于所述覆盖层203的硬度较高，因此所述覆盖层203难以发生形变，即使用户手指按压于所述覆盖层203表面，所述覆盖层203的厚度也难以发生变化，从而保证了感应区211的检测结果精确度。
所述覆盖层203的介电常数大于或等于7。由于所述覆盖层203的介电常数较大，使得所述覆盖层203的电隔离能力较强，则所述覆盖层203对感应区211的保护能力较强。
所述覆盖层203的厚度为20微米～200微米。所述覆盖层203的厚度较薄，当用户手指置于所述覆盖层203表面时，所述手指到感应区211的距离减少，因此，所述感应区211更容易检测到用户手指的指纹，从而降低了对感应芯片区201高灵敏度的要求。
由于覆盖层203的厚度较薄，而用户手指与电容极板之间的电容值与覆盖层203的厚度成反比，与覆盖层203的介电常数成正比，因此，当覆盖层203的厚度较薄，而介电常数较大时，能够使用户手指与电容极板之间的电容值在感应区211能够检测的范围内，避免电容值过大或过小而使感应区211的检测失效。
而且，当覆盖层203的厚度在20微米～200微米的范围内，而介电常数在大于或等于7的范围内时，使所述覆盖层203的厚度增大，则所述覆盖层203的介电常数也相应增大，能够使用户手指与电容极板之间的电容值较大，则所述电容值更易于被感应区211检测到。
请参考图4，在衬底200的感应芯片区201内形成通孔250，所述通孔250的顶部位于所述衬底200的第二表面220。
所述通孔250内用于形成导电结构，即导电层或导电插塞，所述导电层或导电插塞用于沟槽插塞结构，所述插塞结构用于在封装过程中，实现感应芯片与基板之间的电连接。
所述通孔250的形成工艺包括：在所述衬底200的第二表面220形成掩膜层(未图示)，所述掩膜层暴露出需要形成插塞结构的对应位置和形状；以所述掩膜层为掩膜，刻蚀所述衬底200，在衬底200内形成通孔250；在形成通孔250之后，去除所述掩膜层。
在本实施例中，由于所述外围区212表面具有第一焊垫213，且后续所需形成的插塞结构的一端位于所述第一焊垫213表面，因此，所述掩膜层暴露出与所述第一焊垫213位置对应的衬底200第二表面220，且所述刻蚀衬底200的工艺进行至暴露出所述第一焊垫213表面为止。
所述掩膜层能够为图形化的光刻胶层，还能够为图形化的硬掩膜，所述硬掩膜的材料为氧化硅、氮化硅、氮氧化硅中的一种或的多种；所述刻蚀衬底200的工艺为各向异性的干法刻蚀工艺，刻蚀气体包括SF6、CH4、CHF3、CH3F中的一种或多种；所形成的通孔250侧壁垂直于衬底200表面，或者，所述通孔250的侧壁相对于衬底200表面倾斜，且所述通孔250的顶部尺寸大于底部尺寸。
请参考图5，在所述通孔250(如图4所示)内形成插塞结构204，所述插塞结构204的一端与所述感应区211电连接，且所述衬底202的第二表面220暴露出所述插塞结构204的另一端。
所述插塞结构204形成于所述通孔250内，并且位于所述第一焊垫213表面，所述插塞结构204与所述第一焊垫213电连接，从而实现与所述感应区211的电连接。所述插塞结构204的一端表面与所述衬底200的第二表面220齐平，使所述插塞结构204能够与所述衬底200以外的外部电路之间实现电连接，从而使所述感应区211和芯片电路能够与外部电路电连接。
在本实施例中，所述插塞结构204包括：位于所述衬底200内的通孔250，所述通孔250的顶部位于所述衬底200的第二表面220；位于所述通孔250侧壁表面的绝缘层240；位于所述绝缘层240表面、以及通孔250底部表面的导电层241，位于所述通孔241底部的导电层241与所述感应区211电连接；位于所述导电层241表面的防焊层242，所述防焊层242填充满所述通孔。
所述插塞结构204的形成方法包括：在所述通孔250的侧壁表面形成绝缘层240；在所述衬底200的第二表面220、所述绝缘层240表面、以及通孔250的底部表面沉积形成导电膜；在所述导电膜表面沉积形成防焊膜，所述防焊膜填充满所述通孔250；对所述防焊膜和导电膜进行抛光，直至暴露出衬底200的第二表面220为止，在通孔250内形成导电层241和防焊层242。
所述绝缘层240的材料为氧化硅、氮化硅、氮氧化硅或高K介质材料，所述绝缘层240用于在导电层241和衬底200之间进行电隔离；所述导电层241的材料为金属，所述金属为铜、钨、铝、钛、氮化硅、钽、氮化钽中的一种或多种组合。在本实施例中，所述导电层241并未填充满所述通孔，因此，需要在所述导电层241表面形成防焊层242，所述防焊层242填充满所述通孔，以构成稳定的插塞结构204，所述防焊材料为聚合物材料或无机绝缘材料，所述聚合物材料能够为绝缘树脂，所述无机绝缘材料能够为氧化硅、氮化硅或氮氧化硅。
在形成所述插塞结构204之后，还包括：在所述衬底200第二表面220形成布线层221和金属凸块222，所述布线层221与所述导电层241和金属凸块222连接，且所述布线层221和金属凸块222位于感应芯片区201内。所述布线层221和金属凸块222的材料为金属，例如铜、钨或铝，用于使插塞结构204能够与衬底200之外的外部电路电连接。
在另一实施例中，请参考图6，所述插塞结构204包括：位于所述衬底200内的通孔，所述通孔的顶部位于所述衬底200的第二表面220；位于所述通孔侧壁表面的绝缘层240；位于所述绝缘层240表面、以及通孔底部表面的导电插塞243，所述导电插塞243填充满所述通孔。
所述绝缘层240的材料为氧化硅、氮化硅、氮氧化硅或高K介质材料，所述绝缘层240用于在导电插塞243和衬底200之间进行电隔离；所述导电插塞243的材料为金属，所述金属为铜、钨、铝、钛、氮化硅、钽、氮化钽中的一种或多种组合。
在形成所述插塞结构204之后，还包括：在所述衬底200第二表面220暴露出的导电插塞243顶部形成金属凸块223。所述金属凸块223用于使插塞结构204能够与衬底200之外的外部电路电连接。
在其它实施例中，还能够在衬底内形成插塞结构之后，在衬底的的第一表面形成覆盖层。
相应的，本发明的实施例还提供一种采用上述方法形成的晶圆级指纹识别芯片封装结构，请继续参考图5，包括：衬底200，所述衬底200包括若干感应芯片区201，所述衬底200具有第一表面210、以及与所述第一表面210相对的第二表面220，所述感应芯片区201的第一表面210包括感应区211；位于衬底200第一表面210的覆盖层203，所述覆盖层203的厚度小于100微米；位于所述衬底200的感应芯片区201内的插塞结构204，所述插塞结构204的一端与所述感应区211电连接，且所述衬底200的第二表面220暴露出所述插塞结构204的另一端。
以下将结合附图对所述晶圆级指纹识别芯片结构进行详细说明。
所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底，而且，所述衬底200为整片晶圆。
所述感应芯片区201用于形成感应芯片，所述感应芯片用于封装，所述衬底200内的若干感应芯片区201呈阵列排列。本实施例中，所述衬底200还包括位于相邻感应芯片区201之间的切割道区202，通过对所述切割道区202进行切割，能够使各感应芯片区201相互独立，形成感应芯片。
位于所述感应芯片区201第一表面210的感应区211用于检测和接收用户的指纹信息，所述感应区211内具有用于获取用户指纹信息的电容结构、或者电感结构，而位于所述衬底200第一表面210的覆盖层203用于保护所述感应区211。
在本实施例中，所述感应区211内具有至少一个电容极板，当用户手指置于覆盖层203表面时，所述电容极板、覆盖层203和用户手指构成电容结构，而所述感应区211能够获取用户手指表面脊与谷与电容极板之间的电容值差异，并将所述电容值差异通过芯片电路进行处理之后输出，以此获取用户指纹数据。
在本实施例中，所述感应芯片区201的第一表面210还包括包围所述感应区211的外围区212，所述外围区212内具有芯片电路和第一焊垫213，所述芯片电路与感应区211内的电容结构或电感结构电连接，用于对电容结构或电感结构输出的电信号进行处理。
所述芯片电路与所述感应区211和所述第一焊垫213电连接，而所述插塞结构204的一端与所述第一焊垫213连接，从而实现所述插塞结构204与所述感应区211之间的电连接，又由于所述衬底200的第二表面220暴露出所述插塞结构204，因此，通过所述插塞结构204，能够使位于衬底200第一表面210的感应区211与衬底200以外的外部电路之间实现电连接。
所述插塞结构204位于衬底200内，且在本实施例中，所述插塞结构204位于所述外围区212的对应区域内，而通过所述插塞结构204即能够实现感应区211与衬底200以外的外部电路之间的电连接，因此，在采用独立的感应芯片区201进行封装时，无需在所述感应芯片区201的第一表面210设置额外的导电结构，从而，能够在切割所述衬底200之前，在所述衬底200的第一表面210覆盖所述覆盖层203，使所述覆盖层203连同所述衬底200一起进行切割。
由于所述衬底200的第一表面210完全由所述覆盖层203覆盖，即所述覆盖层203除了位于感应区211表面之外，还能够位于外围区212和切割道区202表面，由于所述覆盖层203所覆盖的区域面积较大，使所述覆盖层203的形成工艺简单，且形成所述覆盖层203的工艺不会对所述感应芯片区201的第一表面210造成损伤，并且，后续由独立的感应芯片区201进行封装的工艺简单。
此外，由于后续以独立的感应芯片区201构成封装结构时，无需在所述感应芯片区201的第一表面210设置额外的导电结构，因此，所述感应芯片区201的第一表面210平坦，即所述感应区211和外围区212的表面齐平，无需在所述外围区212形成额外的边缘凹槽，以形成于感应区211连接的导电结构，使得形成所述晶圆级指纹识别芯片结构的结构简单、且形成工艺简化。
所述覆盖层203的材料为聚合物材料、无机纳米材料或陶瓷材料。在本实施例中，所述覆盖层203的材料为无机纳米材料，所述无机纳米材料包括氧化铝或氧化钴；所述覆盖层203能够以化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、丝网印刷工艺、喷涂工艺或旋涂工艺形成。
在另一实施例中，所述覆盖层203的材料为聚合物材料，所述聚合物材料为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的聚合物材料；所述覆盖层203能够以丝网印刷工艺、喷涂工艺或旋涂工艺形成。
所述覆盖层203的莫氏硬度大于或等于8H。所述覆盖层203的硬度较高，因此，即使所述覆盖层203的厚度较薄，所述覆盖层203也足以保护感应芯片201的感应区211，当用户手指在所述覆盖层203表面移动时，不会对感应芯片201表面造成损伤。而且，由于所述覆盖层203的硬度较高，因此所述覆盖层203难以发生形变，即使用户手指按压于所述覆盖层203表面，所述覆盖层203的厚度也难以发生变化，从而保证了感应区211的检测结果精确度。
所述覆盖层203的介电常数大于或等于7。由于所述覆盖层203的介电常数较大，使得所述覆盖层203的电隔离能力较强，则所述覆盖层203对感应区211的保护能力较强。
所述覆盖层203的厚度为20微米～200微米。所述覆盖层203的厚度较薄，当用户手指置于所述覆盖层203表面时，所述手指到感应区211的距离减少，因此，所述感应区211更容易检测到用户手指的指纹，从而降低了对感应芯片201高灵敏度的要求。
由于覆盖层203的厚度较薄，而用户手指与电容极板之间的电容值与覆盖层203的厚度成反比，与覆盖层203的介电常数成正比，因此，当覆盖层203的厚度较薄，而介电常数较大时，能够使用户手指与电容极板之间的电容值在感应区211能够检测的范围内，避免电容值过大或过小而使感应区211的检测失效。
而且，当覆盖层203的厚度在20微米～200微米的范围内，而介电常数在大于或等于7的范围内时，使所述覆盖层203的厚度增大，则所述覆盖层203的介电常数也相应增大，能够使用户手指与电容极板之间的电容值较大，则所述电容值更易于被感应区211检测到。
在本实施例中，所述插塞结构204包括：位于所述衬底200内的通孔，所述通孔的顶部位于所述衬底200的第二表面220；位于所述通孔侧壁表面的绝缘层240；位于所述绝缘层240表面、以及通孔底部表面的导电层241，位于所述通孔241底部的导电层241与所述感应区211电连接；位于所述导电层241表面的防焊层242，所述防焊层242填充满所述通孔。
所述绝缘层240的材料为氧化硅、氮化硅、氮氧化硅或高K介质材料，所述绝缘层240用于在导电层241和衬底200之间进行电隔离；所述导电层241的材料为金属，所述金属为铜、钨、铝、钛、氮化硅、钽、氮化钽中的一种或多种组合；在本实施例中，所述导电层241并未填充满所述通孔，因此，需要在所述导电层241表面形成防焊层242，所述防焊层242填充满所述通孔，以构成稳定的插塞结构204，所述防焊材料为聚合物材料或无机绝缘材料，所述聚合物材料能够为绝缘树脂，所述无机绝缘材料能够为氧化硅、氮化硅或氮氧化硅。
所述晶圆级指纹识别芯片结构还包括：位于衬底200第二表面220的布线层221和金属凸块222，所述布线层221与所述导电层241和金属凸块222连接，且所述布线层221和金属凸块222位于感应芯片区201内。所述布线层221和金属凸块222用于使插塞结构204能够与衬底200之外的外部电路电连接。
在另一实施例中，请参考图6，所述插塞结构204包括：位于所述衬底200内的通孔，所述通孔的顶部位于所述衬底200的第二表面220；位于所述通孔侧壁表面的绝缘层240；位于所述绝缘层240表面、以及通孔底部表面的导电插塞243，所述导电插塞243填充满所述通孔。
所述绝缘层240的材料为氧化硅、氮化硅、氮氧化硅或高K介质材料，所述绝缘层240用于在导电层241和衬底200之间进行电隔离；所述导电插塞243的材料为金属，所述金属为铜、钨、铝、钛、氮化硅、钽、氮化钽中的一种或多种组合。
所述晶圆级指纹识别芯片结构还包括：位于所述衬底200第二表面220暴露出的导电插塞243顶部的金属凸块223。所述金属凸块223用于使插塞结构204能够与衬底200之外的外部电路电连接。
图7至图14是本发明实施例的晶圆级指纹识别芯片封装过程的剖面结构示意图。
请参考图7，提供衬底200，所述衬底200包括若干感应芯片区201，所述衬底200具有第一表面310、以及与所述第一表面310相对的第二表面320，所述感应芯片区201的第一表面310包括感应区311；在所述衬底200的感应芯片区201内形成插塞结构303，所述插塞结构303的一端与所述感应区311电连接，且所述衬底200的第二表面320暴露出所述插塞结构303的另一端。在所述衬底200的第一表面310形成覆盖层302，所述覆盖层302的厚度小于100微米。
在本实施例中，所述感应芯片区201呈阵列排列而且，相邻的感应芯片区201之间还具有切割道区202。
在本实施例中，所述感应芯片区201的第一表面311还形成有包围所述感应区311的外围区312，所述外围区312的表面形成有芯片电路和第一焊垫313，所述芯片电路与所述感应区311和所述第一焊垫313电连接。
在本实施例中，所述插塞结构303包括：位于所述感应芯片301内的通孔，所述通孔的顶部位于所述衬底300的第二表面320；位于所述通孔侧壁表面的绝缘层330；位于所述绝缘层330表面、以及通孔底部表面的导电层331，位于所述通孔底部的导电层331与所述感应区311电连接；位于所述导电层331表面的防焊层332，所述防焊层332填充满所述通孔。
在本实施例中，在形成所述插塞结构303之后，还包括：在所述衬底第二表面形成布线层321和金属凸块322，所述布线层321与所述导电层341和金属凸块322连接，且所述布线层321和金属凸块322位于感应芯片区201内。
在另一实施例中，请参考图11，所述插塞结构303包括：位于所述感应芯片301内的通孔，所述通孔的顶部位于所述感应芯片301的第二表面320；位于所述通孔侧壁表面的绝缘层330；位于所述绝缘层330表面、以及通孔底部表面的导电插塞333，所述导电插塞333填充满所述通孔。
所述衬底200、插塞结构303和覆盖层302的材料、结构和形成工艺如图2至图6对应的实施例所述，在此不做赘述。
请参考图8，对所述衬底200(如图7所示)和覆盖层302进行切割，使若干感应芯片区201(如图7所示)相互分立，形成若干独立的感应芯片301，所述感应芯片301具有第一表面、以及与所述第一表面310相对的第二表面320，所述感应芯片301的第一表面310包括感应区311，且所述感应芯片301的第一表面310具有覆盖层302。
对所述衬底200和覆盖层302进行切割的工艺包括：在所述切割道区202(如图7所示)对所述衬底200和覆盖层302进行切割，使若干感应芯片区201相互分立，形成若干独立的感应芯片301。
由于所述衬底200的第一表面310形成有覆盖层302，因此在对所述衬底200进行切割的同时，能够对所述覆盖层302进行切割，使所形成的每一片独立的感应芯片301的第一表面310具有覆盖层302覆盖，因此，后续仅需将所述感应芯片301与基板电连接，即能够形成封装结构，使得所述指纹识别芯片的封装结构的形成方法简化，而且所形成的封装结构简单，有利于使封装结构的尺寸缩小。
请参考图9，提供基板300。
所述基板300为硬性基板或软性基板，能够需要使用所述感应芯片301的器件或终端的需求，调整所述基板300为硬性基板或软性基板。在本实施例中，所述基板300为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。
所述基板300具有第一表面330，所述基板300的第一表面330具有若干第二焊垫331以及布线层(未示出)，所述布线层与所述第二焊垫331连接，而所述第二焊垫331用于与感应芯片301第一表面310的芯片电路连接，从而使所述感应芯片301耦合于所述基板300的第一表面330。
本实施例中，所述基板300的一端具有连接部304，所述连接部304的材料包括导电材料，连接部304与所述布线层电连接，使所述感应芯片301表面的感应区311能够与外部电路或器件电连接，从而实现电信号的传输。
请参考图10，在所述基底300表面耦合感应芯片301，所述感应芯片301的第二表面320位于基板300表面。
由于所述感应芯片301的第二表面320暴露出所述插塞结构303的一端，因此，在所述基底300表面耦合感应芯片301的方法包括：将所述感应芯片301的第二表面320暴露出的插塞结构303的一端焊接于基板300表面，使所述插塞结构303与基板300电连接。
在本实施例中，所述基板300的第一表面330具有第二焊垫331，所述感应芯片301固定于所述基板300的第一表面330，并且，使所述感应芯片301第二表面320暴露出的插塞结构303焊接于所述第二焊垫331表面，从而实现感应芯片301与基板300之间的电连接。
在一实施例中，请参考图12，在基板300表面耦合感应芯片301之后，在所述基板300表面形成保护环305，所述保护环305包围所述感应芯片301和覆盖层302。所述保护环305的材料为金属，且所述保护环305通过所述基板300接地，所述保护环305固定于基板300的第一表面330。
在该实施例中，所述保护环305位于所述感应芯片301和覆盖层302的周围，且部分保护环305还延伸至所述覆盖层302上方、并暴露出位于感应区311上的部分覆盖层305表面。在另一实施例中，保护环仅位于感应芯片301和覆盖层302的周围，且完全暴露出所述覆盖层302表面。
所述保护环305的材料为金属，所述金属为铜、钨、铝、银或金。所述保护环305用于对所述感应芯片301进行静电防护；由于所述保护环305为金属，所述保护环305能够导电，当用户手指在接触覆盖层302时产生静电，则静电电荷会首先自所述保护环305传至基板300，从而避免覆盖层302被过大的静电电压击穿，以此保护感应芯片301，提高指纹检测的精确度，消除感应芯片输出的信号噪声，使感应芯片输出的信号更精确。
在另一实施例中，请参考图13，在形成所述保护环305之后，形成包围所述感应芯片301、覆盖层302和保护环305的外壳306，所述外壳306暴露出感应区311表面的覆盖层。所述外壳306能够为设置有所述指纹识别芯片的器件或终端的外壳，还能够为所述指纹识别芯片的封装结构的外壳。
在另一实施例中，请参考图14，在基板表300表面耦合感应芯片301之后，形成包围所述感应芯片301和覆盖层302的外壳307，所述外壳307暴露出所述感应区311表面的覆盖层302。所述外壳307用于保护所述感应芯片301和覆盖层302，而且，由于本实施例中，所述感应芯片301通过所述插塞结构303固定于基板300表面，因此，所述感应芯片301能够无需以塑封材料进行固定，所述外壳307用于使所述感应芯片301与外部环境之间电隔离。
在其它实施例中，还能够在基板300表面耦合感应芯片301之后，在感应芯片301与基板300之间填充满绝缘材料，例如塑封材料，用于保护布线层321、金属凸块322和第二焊垫331，并且用于固定增强感应芯片301和基板300之间的结合强度。
相应的，本发明实施例还提供一种晶圆级指纹识别芯片封装结构，请继续参考图10，包括：基板300；耦合于基板300表面的感应芯片301，所述感应芯片301具有第一表面310、以及与所述第一表面310相对的第二表面320，所述感应芯片301的第一表面310包括感应区311，所述感应芯片301的第二表面320位于基板300表面；位于所述感应芯片301第一表面310的覆盖层302，所述覆盖层302的厚度小于100微米；位于所述感应芯片301内的插塞结构303，所述插塞结构303的一端与所述感应区311电连接，所述感应芯片301的第二表面320暴露出所述插塞结构303的另一端，且所述感应芯片301第二表面320所暴露出的插塞结构303与所述基板300连接。
以下将结合附图对所述晶圆级指纹识别芯片封装结构进行详细说明。
位于所述感应芯片301第一表面310的感应区311用于检测和接收用户的指纹信息，所述感应区311内具有用于获取用户指纹信息的电容结构、或者电感结构，而位于所述感应芯片301第一表面310的覆盖层302用于保护所述感应区311。
在本实施例中，所述感应区311内具有至少一个电容极板，当用户手指置于覆盖层302表面时，所述电容极板、覆盖层302和用户手指构成电容结构，而所述感应区311能够获取用户手指表面脊与谷与电容极板之间的电容值差异，并将所述电容值差异通过芯片电路进行处理之后输出，以此获取用户指纹数据。
在本实施例中，所述感应芯片301的第一表面310还包括包围所述感应区311的外围区312，所述外围区312内具有芯片电路和第一焊垫313，所述芯片电路与感应区311内的电容结构或电感结构电连接，用于对电容结构或电感结构输出的电信号进行处理。
所述芯片电路与所述感应区311和所述第一焊垫313电连接，而所述插塞结构303的一端与所述第一焊垫313连接，从而实现所述插塞结构303与所述感应区311之间的电连接，又由于所述衬底300的第二表面320暴露出所述插塞结构303，因此，通过所述插塞结构303，能够使位于衬底300第一表面310的感应区311与衬底300以外的外部电路之间实现电连接。
所述感应芯片301固定于所述基板300表面，使所述感应芯片301通过所述基板300能够与其它器件或电路电连接。在本实施例中，所述感应芯片301的第二表面320暴露出所述插塞结构303的一端，所述感应芯片301通过所述插塞结构303固定于所述基板300表面。
所述基板300为硬性基板或软性基板，能够需要设置感应芯片301的器件或终端的需求，调整所述基板300为硬性基板或软性基板。在本实施例中，所述基板300为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。
所述基板300具有第一表面330，所述基板300的第一表面330具有若干第二焊垫331以及布线层(未示出)，所述布线层与所述第二焊垫331连接，而所述第二焊垫331用于与感应芯片301第一表面310的芯片电路连接，从而使所述感应芯片301耦合于所述基板300的第一表面330。
本实施例中，所述感应芯片301第二表面320暴露出的插塞结构303焊接于所述第二焊垫331表面，使所述感应芯片301固定于基板300的第一表面330，并且使位于所述感应芯片301第一表面301的感应区311通过所述插塞结构303与基板300表面的布线层电连接。
本实施例中，所述基板300的一端具有连接部304，所述连接部304的材料包括导电材料，连接部304与所述布线层电连接，使所述感应芯片301表面的感应区311能够与外部电路或器件电连接，从而实现电信号的传输。
所述覆盖层302的材料为聚合物材料、无机纳米材料或陶瓷材料。在本实施例中，所述覆盖层302的材料为无机纳米材料，所述无机纳米材料包括氧化铝或氧化钴；所述覆盖层302能够以印刷工艺、喷涂工艺或旋涂工艺形成。
在另一实施例中，所述覆盖层302的材料为聚合物材料，所述聚合物材料为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的聚合物材料；所述覆盖层302能够以印刷工艺、喷涂工艺或旋涂工艺形成。
所述覆盖层302的莫氏硬度大于或等于8H。所述覆盖层302的硬度较高，因此，即使所述覆盖层302的厚度较薄，所述覆盖层302也足以保护感应芯片301的感应区311，当用户手指在所述覆盖层302表面移动时，不会对感应芯片301表面造成损伤。而且，由于所述覆盖层302的硬度较高，因此所述覆盖层302难以发生形变，即使用户手指按压于所述覆盖层302表面，所述覆盖层302的厚度也难以发生变化，从而保证了感应区311的检测结果精确度。
所述覆盖层302的介电常数大于或等于7。由于所述覆盖层302的介电常数较大，使得所述覆盖层302的电隔离能力较强，则所述覆盖层302对感应区311的保护能力较强。
所述覆盖层302的厚度为20微米～200微米。所述覆盖层302的厚度较薄，当用户手指置于所述覆盖层302表面时，所述手指到感应区311的距离减少，因此，所述感应区311更容易检测到用户手指的指纹，从而降低了对感应芯片301高灵敏度的要求。
由于覆盖层302的厚度较薄，而用户手指与电容极板之间的电容值与覆盖层302的厚度成反比，与覆盖层302的介电常数成正比，因此，当覆盖层302的厚度较薄，而介电常数较大时，能够使用户手指与电容极板之间的电容值在感应区311能够检测的范围内，避免电容值过大或过小而使感应区311的检测失效。
而且，当覆盖层302的厚度在20微米～200微米的范围内，而介电常数在大于或等于7的范围内时，使所述覆盖层302的厚度增大，则所述覆盖层302的介电常数也相应增大，能够使用户手指与电容极板之间的电容值较大，则所述电容值更易于被感应区311检测到。
所述插塞结构303位于感应芯片301内，且在本实施例中，所述插塞结构303位于所述外围区312的对应区域内，而通过所述插塞结构303即能够实现感应区311与基底300表面的布线层之间的电连接，因此，在所述感应芯片301进行封装时，无需在所述感应芯片301的第一表面310设置额外的导电结构，使得所述指纹识别芯片封装结构简单，有利于使所述封装结构的尺寸缩小。
由于所述感应芯片301的第一表面310完全由所述覆盖层302覆盖，无需在所述感应芯片301固定与基板300表面之后，再于感应芯片301的第一表面310覆盖所述覆盖层302，避免形成覆盖层302的工艺对所述感应芯片301的第一表面310造成损伤。
在本实施例中，所述插塞结构303包括：位于所述感应芯片301内的通孔，所述通孔的顶部位于所述衬底300的第二表面320；位于所述通孔侧壁表面的绝缘层330；位于所述绝缘层330表面、以及通孔底部表面的导电层331，位于所述通孔底部的导电层331与所述感应区311电连接；位于所述导电层331表面的防焊层332，所述防焊层332填充满所述通孔。
所述绝缘层330的材料为氧化硅、氮化硅、氮氧化硅或高K介质材料，所述绝缘层330用于在导电层331和衬底200之间进行电隔离；所述导电层331的材料为金属，所述金属为铜、钨、铝、钛、氮化硅、钽、氮化钽中的一种或多种组合；在本实施例中，所述导电层331并未填充满所述通孔，因此，需要在所述导电层331表面形成防焊层332，所述防焊层332填充满所述通孔，以构成稳定的插塞结构303，所述防焊材料为聚合物材料或无机绝缘材料，所述聚合物材料能够为绝缘树脂，所述无机绝缘材料能够为氧化硅、氮化硅或氮氧化硅。
所述指纹识别芯片封装结构还包括：位于感应芯片301第二表面320的布线层321和金属凸块322，所述布线层321与所述导电层331和金属凸322块连接。所述布线层321和金属凸块322用于使插塞结构303能够与衬底300之外的外部电路电连接。
在另一实施例中，请参考图11，所述插塞结构303包括：位于所述感应芯片301内的通孔，所述通孔的顶部位于所述感应芯片301的第二表面320；位于所述通孔侧壁表面的绝缘层330；位于所述绝缘层330表面、以及通孔底部表面的导电插塞333，所述导电插塞333填充满所述通孔。
所述绝缘层330的材料为氧化硅、氮化硅、氮氧化硅或高K介质材料，所述绝缘层330用于在导电插塞333和感应芯片301之间进行电隔离；所述导电插塞333的材料为金属，所述金属为铜、钨、铝、钛、氮化硅、钽、氮化钽中的一种或多种组合。
所述指纹识别芯片封装结构包括：位于所述感应芯片301的第二表面320暴露出的导电插塞333顶部的金属凸块323。所述金属凸块323用于使插塞结构303能够与衬底300之外的外部电路电连接。
在另一实施例中，请参考图12，所述指纹识别芯片封装结构还包括：位于基板300表面的保护环305，所述保护环305包围所述感应芯片301和覆盖层302。
所述保护环305的材料为金属，且所述保护环305通过所述基板300接地，所述保护环305固定于基板300的第一表面330。
在本实施例中，所述保护环305位于所述感应芯片301和覆盖层302的周围，且部分保护环305还延伸至所述覆盖层302上方、并暴露出位于感应区311上的部分覆盖层305表面。在另一实施例中，保护环仅位于感应芯片301和覆盖层302的周围，且完全暴露出所述覆盖层302表面。
所述保护环305的材料为金属，所述金属为铜、钨、铝、银或金。所述保护环305用于对所述感应芯片301进行静电防护；由于所述保护环305为金属，所述保护环305能够导电，当用户手指在接触覆盖层302时产生静电，则静电电荷会首先自所述保护环305传至基板300，从而避免覆盖层302被过大的静电电压击穿，以此保护感应芯片301，提高指纹检测的精确度，消除感应芯片输出的信号噪声，使感应芯片输出的信号更精确。
在另一实施例中，请参考图13，所述指纹识别芯片封装结构还包括：包围所述感应芯片301、覆盖层302和保护环305的外壳306，所述外壳306暴露出感应区311表面的覆盖层302。所述外壳306能够为设置有所述指纹识别芯片的器件或终端的外壳，还能够为所述指纹识别芯片的封装结构的外壳。
在另一实施例中，请参考图14，所述指纹识别芯片封装结构还包括：包围所述感应芯片301和覆盖层302的外壳307，所述外壳307暴露出所述感应区311表面的覆盖层302。所述外壳307用于保护所述感应芯片301和覆盖层302，而且，由于本实施例中，所述感应芯片301通过所述插塞结构303固定于基板300表面，因此，所述感应芯片301能够无需以塑封材料进行固定，所述外壳307用于使所述感应芯片301与外部环境之间电隔离。
在其它实施例中，所述基板300表面还能够具有包围所述感应芯片301的塑封层，所述塑封层暴露出所述感应芯片301的感应区311，所述塑封层用于保护所述感应芯片301，并使感应芯片301与外部环境之间电隔离。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (30)

1.一种晶圆级指纹识别芯片封装方法，其特征在于，包括：
提供衬底，所述衬底包括若干感应芯片区，所述衬底具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片区的第一表面包括感应区；
在所述衬底的第一表面形成覆盖层；
在所述衬底的感应芯片区内形成插塞结构，所述插塞结构的一端与所述感应区电连接，且所述衬底的第二表面暴露出所述插塞结构的另一端。
2.如权利要求1所述的晶圆级指纹识别芯片封装方法，其特征在于，所述覆盖层的莫氏硬度大于或等于8H；所述覆盖层的介电常数大于或等于7。
3.如权利要求1所述的晶圆级指纹识别芯片封装方法，其特征在于，所述覆盖层的材料为无机纳米材料、聚合物材料、玻璃材料或陶瓷材料。
4.如权利要求3所述的晶圆级指纹识别芯片封装方法，其特征在于，所述聚合物材料为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
5.如权利要求4所述的晶圆级指纹识别芯片封装方法，其特征在于，所述覆盖层的形成工艺为丝网印刷工艺、旋涂工艺或喷涂工艺。
6.如权利要求3所述的晶圆级指纹识别芯片封装方法，其特征在于，所述无机纳米材料为氧化铝或氧化钴。
7.如权利要求6所述的晶圆级指纹识别芯片封装方法，其特征在于，所述覆盖层的形成工艺为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、丝网印刷工艺、旋涂工艺或喷涂工艺。
8.如权利要求1所述的晶圆级指纹识别芯片封装方法，其特征在于，所述插塞结构的形成工艺包括：在所述衬底的第二表面形成掩膜层，所述掩膜层暴露出需要形成插塞结构的对应位置和形状；以所述掩膜层为掩膜，刻蚀所述衬底，在衬底内形成通孔，所述通孔的顶部位于所述衬底的第二表面；在所述通孔内形成导电结构；在形成通孔之后，去除所述掩膜层。
9.如权利要求8所述的晶圆级指纹识别芯片封装方法，其特征在于，所述插塞结构包括：位于所述通孔侧壁表面的绝缘层；位于所述绝缘层表面、以及通孔底部表面的导电层，位于所述通孔底部的导电层与所述感应区电连接；位于所述导电层表面的防焊层，所述防焊层填充满所述通孔。
10.如权利要求9所述的晶圆级指纹识别芯片封装方法，其特征在于，还包括：在所述衬底第二表面形成布线层和金属凸块，所述布线层与所述导电层和金属凸块连接，且所述布线层和金属凸块位于感应芯片区内。
11.如权利要求8所述的晶圆级指纹识别芯片封装方法，其特征在于，所述插塞结构包括：位于所述通孔侧壁表面的绝缘层；位于所述绝缘层表面、以及通孔底部表面的导电插塞，所述导电插塞填充满所述通孔。
12.如权利要求11所述的晶圆级指纹识别芯片封装方法，其特征在于，还包括：在所述衬底第二表面暴露出的导电插塞顶部形成金属凸块。
13.如权利要求1所述的晶圆级指纹识别芯片封装方法，其特征在于，所述感应芯片区的第一表面还包括包围所述感应区的外围区。
14.如权利要求13所述的晶圆级指纹识别芯片封装方法，其特征在于，位于所述外围区内的芯片电路和第一焊垫，所述芯片电路与所述感应区和所述第一焊垫电连接。
15.如权利要求14所述的晶圆级指纹识别芯片封装方法，其特征在于，所述插塞结构的一端与所述第一焊垫连接。
16.如权利要求1所述的晶圆级指纹识别芯片封装方法，其特征在于，还包括：
提供衬底，所述衬底包括若干感应芯片区，所述衬底具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片区的第一表面包括感应区；
在所述衬底的第一表面形成覆盖层；
在所述衬底的感应芯片区内形成插塞结构，所述插塞结构的一端与所述感应区电连接，且所述衬底的第二表面暴露出所述插塞结构的另一端；
对所述衬底和覆盖层进行切割，使若干感应芯片区相互分立，形成若干独立的感应芯片，所述感应芯片具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，且所述感应芯片的第一表面具有覆盖层；
提供基板；
在所述基底表面耦合感应芯片，所述感应芯片的第二表面位于基板表面。
17.如权利要求1或16所述的晶圆级指纹识别芯片封装方法，其特征在于，所述衬底还包括位于相邻感应芯片区之间的切割道区。
18.如权利要求17所述的晶圆级指纹识别芯片封装方法，其特征在于，对所述衬底和覆盖层进行切割的工艺包括：在所述切割道区对所述衬底和覆盖层进行切割，使若干感应芯片区相互分立，形成若干独立的感应芯片。
19.如权利要求16所述的晶圆级指纹识别芯片封装方法，其特征在于，在所述基底表面耦合感应芯片的方法包括：将所述衬底的第二表面暴露出的插塞结构的一端焊接于基板表面，使所述插塞结构与基板电连接。
20.如权利要求16所述的晶圆级指纹识别芯片封装方法，其特征在于，所述感应芯片区的第一表面还包括包围所述感应区的外围区。
21.如权利要求20所述的晶圆级指纹识别芯片封装方法，其特征在于，还包括：在形成所述覆盖层之前，在所述外围区内形成芯片电路和第一焊垫，所述芯片电路与所述感应区和所述第一焊垫电连接。
22.如权利要求21所述的晶圆级指纹识别芯片封装方法，其特征在于，所述插塞结构的一端与所述第一焊垫连接。
23.如权利要求16所述的晶圆级指纹识别芯片封装方法，其特征在于，所述基板具有第一表面，所述基板的第一表面具有若干第二焊垫，所述感应芯片耦合于所述基板的第一表面。
24.如权利要求23所述的晶圆级指纹识别芯片封装方法，其特征在于，所述感应芯片第二表面暴露出的插塞结构与所述第二焊垫电连接。
25.如权利要求16所述的晶圆级指纹识别芯片封装方法，其特征在于，所述基板的一端具有连接部，所述连接部用于使感应芯片与外部电路电连接。
26.如权利要求16所述的晶圆级指纹识别芯片封装方法，其特征在于，还包括：
在所述基板表面形成保护环，所述保护环包围所述感应芯片和覆盖层。
27.如权利要求26所述的晶圆级指纹识别芯片封装方法，其特征在于，还包括：
形成包围所述感应芯片、覆盖层和保护环的外壳，所述外壳暴露出感应区表面的覆盖层。
28.如权利要求16所述的晶圆级指纹识别芯片封装方法，其特征在于，还包括：
形成包围所述感应芯片和覆盖层的外壳，所述外壳暴露出所述感应区表面的覆盖层。
29.一种采用如权利要求1至28任一项方法所形成的晶圆级指纹识别芯片封装结构，其特征在于，包括：
衬底，所述衬底包括若干感应芯片区，所述衬底具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片区的第一表面包括感应区；
位于衬底第一表面的覆盖层；
位于所述衬底的感应芯片区内的插塞结构，所述插塞结构的一端与所述感应区电连接，且所述衬底的第二表面暴露出所述插塞结构的另一端。
30.如权利要求29所述的晶圆级指纹识别芯片封装结构，其特征在于，还包括：
基板；
耦合于基板表面的感应芯片，所述感应芯片通过对所述衬底和覆盖层进行切割，使若干感应芯片区相互分立而形成，所述感应芯片具有第一表面、以及与所述第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，所述感应芯片的第二表面位于基板表面；
位于所述感应芯片第一表面的覆盖层；
位于所述感应芯片内的插塞结构，所述插塞结构的一端与所述感应区电连接，所述感应芯片的第二表面暴露出所述插塞结构的另一端，且所述感应芯片第二表面所暴露出的插塞结构与所述基板连接。
CN201410465346.9A 2014-09-12 2014-09-12 晶圆级指纹识别芯片封装结构及封装方法 Pending CN104201115A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201410465346.9A CN104201115A (zh) 2014-09-12 2014-09-12 晶圆级指纹识别芯片封装结构及封装方法
TW104122981A TWI626598B (zh) 2014-09-12 2015-07-15 Fingerprint identification chip packaging structure and packaging method
PCT/CN2015/089305 WO2016037575A1 (zh) 2014-09-12 2015-09-10 晶圆级芯片封装结构及封装方法
US15/507,901 US10126151B2 (en) 2014-09-12 2015-09-10 Wafer-level chip package structure and packaging method
KR1020177009322A KR101963395B1 (ko) 2014-09-12 2015-09-10 웨이퍼 레벨 칩 패키지 구조 및 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410465346.9A CN104201115A (zh) 2014-09-12 2014-09-12 晶圆级指纹识别芯片封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN104201115A true CN104201115A (zh) 2014-12-10

Family

ID=52086388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410465346.9A Pending CN104201115A (zh) 2014-09-12 2014-09-12 晶圆级指纹识别芯片封装结构及封装方法

Country Status (5)

Country Link
US (1) US10126151B2 (zh)
KR (1) KR101963395B1 (zh)
CN (1) CN104201115A (zh)
TW (1) TWI626598B (zh)
WO (1) WO2016037575A1 (zh)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576562A (zh) * 2014-12-23 2015-04-29 宁波芯健半导体有限公司 指纹识别芯片封装结构
CN104615979A (zh) * 2015-01-27 2015-05-13 华进半导体封装先导技术研发中心有限公司 指纹识别模块及封装方法、指纹识别模组及封装方法
CN104637892A (zh) * 2015-01-27 2015-05-20 华进半导体封装先导技术研发中心有限公司 指纹识别模组的封装结构及其封装方法
CN104681523A (zh) * 2015-02-28 2015-06-03 苏州科阳光电科技有限公司 指纹锁识别模组封装结构
CN104751126A (zh) * 2015-03-06 2015-07-01 南昌欧菲生物识别技术有限公司 指纹识别装置、触摸屏及电子设备
CN104751124A (zh) * 2015-03-06 2015-07-01 南昌欧菲生物识别技术有限公司 指纹识别装置、触摸屏及电子设备
CN104795372A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种指纹识别传感器芯片的封装结构
CN104881628A (zh) * 2015-03-06 2015-09-02 南昌欧菲生物识别技术有限公司 指纹识别装置、触摸屏及电子设备
CN104915637A (zh) * 2015-04-22 2015-09-16 麦克思股份有限公司 指纹识别模组的制作方法
CN104966711A (zh) * 2015-06-30 2015-10-07 华进半导体封装先导技术研发中心有限公司 一种芯片装置及其制备方法
CN105385111A (zh) * 2015-12-28 2016-03-09 哈尔滨工业大学 指纹识别驱动的形状记忆复合材料及其制备方法
CN105405816A (zh) * 2015-12-28 2016-03-16 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
WO2016037575A1 (zh) * 2014-09-12 2016-03-17 苏州晶方半导体科技股份有限公司 晶圆级芯片封装结构及封装方法
CN105552043A (zh) * 2015-12-28 2016-05-04 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105633032A (zh) * 2015-12-28 2016-06-01 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105895572A (zh) * 2015-02-16 2016-08-24 精材科技股份有限公司 晶片封装体及其制造方法
CN106449549A (zh) * 2016-11-08 2017-02-22 华天科技（昆山）电子有限公司 表面传感晶片封装结构及其制作方法
CN106783763A (zh) * 2017-03-01 2017-05-31 无锡吉迈微电子有限公司 识别装置与制作方法
CN107093586A (zh) * 2017-06-14 2017-08-25 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN107170721A (zh) * 2017-06-30 2017-09-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN107275225A (zh) * 2017-06-20 2017-10-20 上海图正信息科技股份有限公司 芯片封装模组的制备方法及封装结构
CN107818291A (zh) * 2016-09-14 2018-03-20 致伸科技股份有限公司 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法
CN108269781A (zh) * 2018-03-27 2018-07-10 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
US10157811B2 (en) 2014-04-02 2018-12-18 Xintec Inc. Chip package and method for forming the same
CN109050027A (zh) * 2016-04-20 2018-12-21 江苏凯尔生物识别科技有限公司 智能终端表面涂层的丝网印刷工艺
CN109472182A (zh) * 2017-09-08 2019-03-15 茂丞科技(深圳)有限公司 晶圆级超声波芯片规模制造及封装方法
CN113990966A (zh) * 2021-12-01 2022-01-28 苏州晶方半导体科技股份有限公司 芯片的封装结构和封装方法
TWI755640B (zh) * 2015-05-12 2022-02-21 美商艾馬克科技公司 指紋感測器及製造其之方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780772B (zh) * 2017-02-13 2023-07-14 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
CN110045557B (zh) * 2019-03-22 2021-06-01 武汉华星光电技术有限公司 显示面板及显示装置
TW202234627A (zh) * 2021-02-24 2022-09-01 安帝司股份有限公司 指紋辨識晶片模組的封裝結構與其製作方法
CN113206117B (zh) * 2021-04-14 2022-09-13 江苏暖阳半导体科技有限公司 一种指纹识别封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308751A (zh) * 1998-07-09 2001-08-15 因芬尼昂技术股份公司 具有钝化膜的半导体器件
CN1619816A (zh) * 2003-11-18 2005-05-25 三星电子株式会社 指纹传感器及其制作方法
TW200908287A (en) * 2007-08-10 2009-02-16 Lightuning Tech Inc Fingerprint sensing chip having a flexible circuit board serving as a signal transmission structure and method of manufacturing the same
CN102163582A (zh) * 2010-02-12 2011-08-24 精材科技股份有限公司 芯片封装体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729038A (en) * 1995-12-15 1998-03-17 Harris Corporation Silicon-glass bonded wafers
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP4702586B2 (ja) * 2001-09-10 2011-06-15 日本電気株式会社 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
KR100738653B1 (ko) 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
US7394152B2 (en) * 2006-11-13 2008-07-01 China Wafer Level Csp Ltd. Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
US7679167B2 (en) * 2007-01-08 2010-03-16 Visera Technologies Company, Limited Electronic assembly for image sensor device and fabrication method thereof
CN101593761B (zh) * 2008-05-29 2012-02-08 神盾股份有限公司 具封胶保护层的感测装置及其制造方法
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
US8692198B2 (en) * 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN102255029A (zh) * 2010-05-21 2011-11-23 精材科技股份有限公司 发光晶片封装体及其形成方法
WO2012133548A1 (ja) 2011-03-30 2012-10-04 ダイキン工業株式会社 硬化性樹脂組成物、及び、硬化物
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
JP2015032663A (ja) * 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
TWI560829B (en) * 2014-03-07 2016-12-01 Xintec Inc Chip package and method thereof
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN104051366B (zh) * 2014-07-01 2017-06-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN104201115A (zh) 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308751A (zh) * 1998-07-09 2001-08-15 因芬尼昂技术股份公司 具有钝化膜的半导体器件
CN1619816A (zh) * 2003-11-18 2005-05-25 三星电子株式会社 指纹传感器及其制作方法
TW200908287A (en) * 2007-08-10 2009-02-16 Lightuning Tech Inc Fingerprint sensing chip having a flexible circuit board serving as a signal transmission structure and method of manufacturing the same
CN102163582A (zh) * 2010-02-12 2011-08-24 精材科技股份有限公司 芯片封装体

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157811B2 (en) 2014-04-02 2018-12-18 Xintec Inc. Chip package and method for forming the same
WO2016037575A1 (zh) * 2014-09-12 2016-03-17 苏州晶方半导体科技股份有限公司 晶圆级芯片封装结构及封装方法
US10126151B2 (en) 2014-09-12 2018-11-13 China Wafer Level Csp Co., Ltd. Wafer-level chip package structure and packaging method
CN104576562A (zh) * 2014-12-23 2015-04-29 宁波芯健半导体有限公司 指纹识别芯片封装结构
CN104615979A (zh) * 2015-01-27 2015-05-13 华进半导体封装先导技术研发中心有限公司 指纹识别模块及封装方法、指纹识别模组及封装方法
CN104637892A (zh) * 2015-01-27 2015-05-20 华进半导体封装先导技术研发中心有限公司 指纹识别模组的封装结构及其封装方法
CN104637892B (zh) * 2015-01-27 2017-11-24 华进半导体封装先导技术研发中心有限公司 指纹识别模组的封装结构及其封装方法
CN105895572B (zh) * 2015-02-16 2018-09-07 精材科技股份有限公司 晶片封装体及其制造方法
CN105895572A (zh) * 2015-02-16 2016-08-24 精材科技股份有限公司 晶片封装体及其制造方法
CN104681523A (zh) * 2015-02-28 2015-06-03 苏州科阳光电科技有限公司 指纹锁识别模组封装结构
CN104681523B (zh) * 2015-02-28 2018-07-13 苏州科阳光电科技有限公司 指纹锁识别模组封装结构
CN104881628A (zh) * 2015-03-06 2015-09-02 南昌欧菲生物识别技术有限公司 指纹识别装置、触摸屏及电子设备
CN104751124A (zh) * 2015-03-06 2015-07-01 南昌欧菲生物识别技术有限公司 指纹识别装置、触摸屏及电子设备
CN104751126A (zh) * 2015-03-06 2015-07-01 南昌欧菲生物识别技术有限公司 指纹识别装置、触摸屏及电子设备
CN104795372A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种指纹识别传感器芯片的封装结构
CN104915637B (zh) * 2015-04-22 2019-06-14 业成科技（成都）有限公司 指纹识别模组的制作方法
CN104915637A (zh) * 2015-04-22 2015-09-16 麦克思股份有限公司 指纹识别模组的制作方法
US11393734B2 (en) 2015-05-12 2022-07-19 Amkor Technology Singapore Holding Pte. Ltd. Fingerprint sensor and manufacturing method thereof
TWI755640B (zh) * 2015-05-12 2022-02-21 美商艾馬克科技公司 指紋感測器及製造其之方法
US11990435B2 (en) 2015-05-12 2024-05-21 Amkor Technology Singapore Holding Pte. Ltd. Fingerprint sensor and manufacturing method thereof
CN104966711A (zh) * 2015-06-30 2015-10-07 华进半导体封装先导技术研发中心有限公司 一种芯片装置及其制备方法
CN105385111A (zh) * 2015-12-28 2016-03-09 哈尔滨工业大学 指纹识别驱动的形状记忆复合材料及其制备方法
CN105633032A (zh) * 2015-12-28 2016-06-01 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105552043A (zh) * 2015-12-28 2016-05-04 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105405816A (zh) * 2015-12-28 2016-03-16 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN109050027A (zh) * 2016-04-20 2018-12-21 江苏凯尔生物识别科技有限公司 智能终端表面涂层的丝网印刷工艺
CN107818291A (zh) * 2016-09-14 2018-03-20 致伸科技股份有限公司 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法
CN107818291B (zh) * 2016-09-14 2022-01-04 致伸科技股份有限公司 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法
CN106449549A (zh) * 2016-11-08 2017-02-22 华天科技（昆山）电子有限公司 表面传感晶片封装结构及其制作方法
WO2018086298A1 (zh) * 2016-11-08 2018-05-17 华天科技（昆山）电子有限公司 表面传感晶片封装结构及其制作方法
CN106783763B (zh) * 2017-03-01 2023-09-12 厦门云天半导体科技有限公司 识别装置与制作方法
CN106783763A (zh) * 2017-03-01 2017-05-31 无锡吉迈微电子有限公司 识别装置与制作方法
CN107093586B (zh) * 2017-06-14 2024-01-09 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN107093586A (zh) * 2017-06-14 2017-08-25 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN107275225A (zh) * 2017-06-20 2017-10-20 上海图正信息科技股份有限公司 芯片封装模组的制备方法及封装结构
CN107170721B (zh) * 2017-06-30 2020-03-24 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN107170721A (zh) * 2017-06-30 2017-09-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN109472182B (zh) * 2017-09-08 2020-09-22 茂丞科技(深圳)有限公司 晶圆级超声波芯片规模制造及封装方法
CN109472182A (zh) * 2017-09-08 2019-03-15 茂丞科技(深圳)有限公司 晶圆级超声波芯片规模制造及封装方法
CN108269781A (zh) * 2018-03-27 2018-07-10 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN113990966A (zh) * 2021-12-01 2022-01-28 苏州晶方半导体科技股份有限公司 芯片的封装结构和封装方法
WO2023097896A1 (zh) * 2021-12-01 2023-06-08 苏州晶方半导体科技股份有限公司 芯片的封装结构和封装方法

Also Published As

Publication number Publication date
TW201610862A (zh) 2016-03-16
KR20170051498A (ko) 2017-05-11
TWI626598B (zh) 2018-06-11
WO2016037575A1 (zh) 2016-03-17
US20170284837A1 (en) 2017-10-05
KR101963395B1 (ko) 2019-07-31
US10126151B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
CN104201115A (zh) 晶圆级指纹识别芯片封装结构及封装方法
KR101881040B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
US20180108585A1 (en) Chip packaging structure and packaging method
KR101974011B1 (ko) 칩 패키징 방법 및 패키지 구조
KR101911710B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
TWI523171B (zh) 晶片封裝體及其製造方法
TWI629460B (zh) MEMS pressure sensor and method of forming same
US9949037B2 (en) MEMS microphone and method for forming the same
KR101878695B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101773029B1 (ko) 지문감지장치용 연결패드
CN104851813A (zh) 指纹识别芯片的封装结构及封装方法
CN204029787U (zh) 指纹识别芯片封装结构
CN204029788U (zh) 指纹识别芯片封装结构
CN204029789U (zh) 指纹识别芯片封装结构
CN204179071U (zh) 晶圆级指纹识别芯片封装结构
CN204809209U (zh) 指纹识别芯片的封装结构
CN108573200B (zh) 封装结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141210