[go: up one dir, main page]

CN104170069A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104170069A
CN104170069A CN201380014079.7A CN201380014079A CN104170069A CN 104170069 A CN104170069 A CN 104170069A CN 201380014079 A CN201380014079 A CN 201380014079A CN 104170069 A CN104170069 A CN 104170069A
Authority
CN
China
Prior art keywords
layer
electrode
oxide
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380014079.7A
Other languages
English (en)
Other versions
CN104170069B (zh
Inventor
宫本忠芳
伊东一笃
宫本光伸
高丸泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104170069A publication Critical patent/CN104170069A/zh
Application granted granted Critical
Publication of CN104170069B publication Critical patent/CN104170069B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

半导体器件(100A)具备：栅极电极(3)和栅极绝缘层(4)；氧化物层(50)，其形成在栅极绝缘层(4)之上，包含半导体区域(51)和与半导体区域(51)接触的第一导电体区域(55)，半导体区域(51)的至少一部分隔着栅极绝缘层(4)与栅极电极(3)重叠；覆盖半导体区域(51)的上表面的保护层(8b)；与半导体区域(51)电连接的源极电极(6s)和漏极电极(6d)；和以隔着电介质层与第一导电体区域(55)的至少一部分重叠的方式配置的透明电极(9)，漏极电极(6d)与第一导电体区域(55)接触，在从基板的法线方向看时，保护层(8b)的端部与漏极电极(6d)的端部、源极电极(6s)的端部或栅极电极(3)的端部大致对齐，半导体区域(51)与第一导电体区域(55)的边界的至少一部分，与保护层(8b)的端部大致对齐。

Description

半导体器件及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体器件及其制造方法，特别涉及液晶显示装置和有机EL显示装置的有源矩阵基板及其制造方法。此处，半导体器件包括有源矩阵基板和具备该有源矩阵基板的显示装置。
背景技术
液晶显示装置等所使用的有源矩阵基板中，按每个像素具备薄膜晶体管(Thin Film Transistor：以下称为“TFT”)等开关元件。具备TFT作为开关元件的有源矩阵基板被称为TFT基板。
作为TFT，历来广泛使用将非晶硅膜作为活性层的TFT(以下称为“非晶硅TFT”)和将多晶硅膜作为活性层的TFT(以下称为“多晶硅TFT”)。
近年来，提出了使用氧化物半导体代替非晶硅和多晶硅来作为TFT的活性层的材料的方案。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，与非晶硅TFT相比，氧化物半导体TFT能够高速地进行动作。此外，氧化物半导体膜能够通过比多晶硅膜简便的工艺形成。
专利文献1中公开了具备氧化物半导体TFT的TFT基板的制造方法。根据专利文献1中记载的制造方法，使氧化物半导体膜的一部分低电阻化而形成像素电极，由此能够削减TFT基板的制造工序数。
近年来，随着液晶显示装置等的高分辨率化不断发展，像素开口率的降低成为问题。其中，像素开口率是指像素(例如，在透射型液晶显示装置中，使有助于显示的光透射的区域)占显示区域的面积比率，以下简称为“开口率”。
特别是便携式用途的中小型的透射型液晶显示装置中，显示区域的面积小，所以自然各个像素的面积也小，由高分辨率化引起的开口率的下降变得显著。此外，当便携式用途的液晶显示装置的开口率下降时，为了得到所希望的亮度，需要使背光源的亮度增大，又产生导致耗电增大这样的问题。
为了得到高开口率，只要减小按每个像素设置的TFT和辅助电容等由不透明的材料形成的元件所占的面积即可，但TFT和辅助电容当然存在为了实现其功能所需的最低限度的尺寸。作为TFT，当使用氧化物半导体TFT时，与使用非晶硅TFT的情况相比，能得到能够使TFT小型化的优点。其中，辅助电容是为了保持施加到像素的液晶层(电学上也称为“液晶电容”)上的电压而与液晶电容在电学上并联地设置的电容，通常，辅助电容的至少一部分以与像素重叠的方式形成。
现有技术文献
专利文献
专利文献1:日本特开2011-91279号公报
发明内容
发明要解决的技术问题
但是，对于高开口率化的需求强烈，仅使用氧化物半导体TFT，并不能满足这种需求。此外，显示装置的低价格化也在升温，也需要开发能够廉价地制造出高分辨率化且高开口率的显示装置的技术。
此外，本发明的发明人进行了研究，发现当使用专利文献1中记载的方法时，由于氧化物半导体膜与源极配线层的密合性低，有可能导致可靠性下降。针对这一点将在后面进行详细叙述。
于是，本发明的实施方式的主要目的在于，提供能够实现能以简便的工艺来制造，并且与以往相比高分辨率、高开口率且具有充分的可靠性的显示装置的半导体器件及其制造方法。
解决技术问题的技术手段
本发明的某实施方式的半导体器件具备：基板；在上述基板之上形成的栅极电极；在上述栅极电极之上形成的栅极绝缘层；氧化物层，其形成在上述栅极绝缘层之上，包含半导体区域和与上述半导体区域接触的第一导电体区域，上述半导体区域的至少一部分隔着上述栅极绝缘层与上述栅极电极重叠；覆盖上述半导体区域的上表面的保护层；与上述半导体区域电连接的源极电极和漏极电极；和以隔着电介质层与上述第一导电体区域的至少一部分重叠的方式配置的透明电极，上述漏极电极与上述第一导电体区域接触，在从上述基板的法线方向看时，上述保护层的端部与上述漏极电极的端部、上述源极电极的端部或上述栅极电极的端部大致对齐，上述半导体区域与上述第一导电体区域的边界的至少一部分与上述保护层的端部大致对齐。
在某优选实施方式中，在从上述基板的法线方向看时，上述半导体区域配置在上述栅极电极的轮廓的内部。
在某优选实施方式中，上述氧化物层还具有位于上述半导体区域的与上述第一导电体区域相反的一侧的第二导电体区域，上述漏极电极与上述氧化物层的上述第一导电体区域的上表面接触，上述源极电极与上述氧化物层的上述第二导电体区域的上表面接触，上述透明电极是隔着上述电介质层配置在上述氧化物层之上的上部透明电极，在从上述基板的法线方向看时，上述保护层的端部与上述栅极电极的端部大致对齐，上述半导体区域与上述第一导电体区域以及第二导电体区域的边界的至少一部分，与上述保护层的端部大致对齐。
在某优选实施方式中，在从上述基板的法线方向看时，上述半导体区域配置在与上述栅极电极、上述源极电极和上述漏极电极中的至少一个重叠的区域的轮廓的内部。
在某优选实施方式中，上述源极电极和漏极电极形成于上述栅极绝缘层与上述氧化物层之间，上述氧化物层的上述半导体区域与上述源极电极的上表面和上述漏极电极的上表面接触，在从上述基板的法线方向看时，上述半导体区域与上述第一导电体区域的边界的至少一部分，与上述漏极电极的端部大致对齐。
在某优选实施方式中，上述透明电极是隔着上述电介质层配置在上述氧化物层之上的上部透明电极。
在某优选实施方式中，上述透明电极是配置在上述氧化物层与上述基板之间的下部透明电极，上述电介质层包含上述栅极绝缘层的至少一部分。
在某优选实施方式中，还具备源极－漏极连接部，上述源极－漏极连接部还具备：由与上述栅极电极相同的导电膜形成的栅极连接层；由与上述源极电极相同的导电膜形成的源极连接层；和由与上述上部透明电极相同的透明导电膜形成的透明连接层，上述源极连接层与上述栅极连接层经上述透明连接层电连接。
在某优选实施方式中，还具备源极－漏极连接部，上述源极－漏极连接部具备：由与上述栅极电极相同的导电膜形成的栅极连接层；和由与上述源极电极相同的导电膜形成的源极连接层，上述源极连接层在设置于上述栅极绝缘层的开口部内与上述栅极连接层接触。
在某优选实施方式中，上述氧化物层包含In、Ga和Zn。
本发明的某实施方式的半导体器件的制造方法包含：工序(A)，准备在表面形成有栅极电极和栅极绝缘层的基板；工序(B)，在上述栅极绝缘层之上形成氧化物半导体层；工序(C)，在上述氧化物半导体层之上，形成覆盖上述氧化物半导体层中的位于上述栅极电极之上的部分的低电阻化处理用掩模，该工序包含在上述氧化物半导体层之上形成抗蚀剂膜的工序(C1)和以上述栅极电极为掩模从上述基板的与上述表面相反的一侧的面对上述抗蚀剂膜进行曝光而形成抗蚀剂层的工序(C2)；和工序(D)，使上述氧化物半导体层中的没有被上述低电阻化处理用掩模覆盖的部分低电阻化而形成第一导电体区域，在上述氧化物半导体层中的没有被低电阻化的部分形成半导体区域，由此形成包含半导体区域和第一导电体区域的氧化物层。
在某优选实施方式中，上述制造方法还包含：工序(E)，以与上述氧化物层的上表面接触的方式形成源极电极和漏极电极；和工序(F)，在上述氧化物层之上形成电介质层，接着，以隔着上述电介质层与上述第一导电体区域的至少一部分重叠的方式形成上部透明电极。
在某优选实施方式中，上述工序(C)在上述工序(C1)之前包含在上述氧化物半导体层之上形成保护膜的工序，在上述工序(C2)中，在上述保护膜上形成上述抗蚀剂层，在上述工序(C2)之后，还包含以上述抗蚀剂层为掩模进行上述保护膜的图案化，形成保护层作为上述低电阻化处理用掩模的工序。
本发明的其他实施方式的半导体器件的制造方法包含：工序(a)，准备在表面形成有栅极电极和栅极绝缘层的基板；工序(b)，在上述栅极绝缘层之上形成源极电极和漏极电极；工序(c)，形成覆盖上述源极电极和漏极电极的氧化物半导体层；工序(d)，在上述氧化物半导体层之上，形成覆盖上述氧化物半导体层中的至少位于上述栅极电极之上的部分的低电阻化处理用掩模，该工序包含在上述氧化物半导体层之上形成抗蚀剂膜的工序(d1)和以上述栅极电极为掩模从上述基板的与上述表面相反一侧的面对上述抗蚀剂膜进行曝光而形成抗蚀剂层的工序(d2)；和工序(e)，使上述氧化物半导体层中的没有被上述低电阻化处理用掩模覆盖的部分低电阻化而形成第一导电体区域，在上述氧化物半导体层中的没有被低电阻化的部分形成半导体区域，由此形成包含半导体区域和第一导电体区域的氧化物层。
在某优选实施方式中，还包含工序(f)，以与上述氧化物层的上表面接触的方式形成电介质层，接着，以隔着上述电介质层与上述第一导电体区域的至少一部分重叠的方式形成上部透明电极。
在某优选实施方式中，上述制造方法在上述工序(b)之前，还包含在上述基板之上形成下部透明电极的工序，在上述工序(e)中，上述第一导电体区域以隔着上述栅极绝缘层的至少一部分与上述下部透明电极重叠的方式配置。
在某优选实施方式中，上述工序(d)在上述工序(d1)之前包含在上述氧化物半导体层之上形成保护膜的工序，在上述工序(d2)中在上述保护膜上形成上述抗蚀剂层，在上述工序(d2)之后还包含以上述抗蚀剂层为掩模进行上述保护膜的图案化，形成保护层作为上述低电阻化处理用掩模的工序。
在某实施方式中，上述氧化物半导体层包含In、Ga和Zn。
发明效果
根据本发明的实施方式，可提供能够实现能以简便的工艺来制造，并且与以往相比高分辨率且高开口率的显示装置的TFT基板及其制造方法。
附图说明
图1中，(a)是本发明的第一实施方式的TFT基板100A的示意性俯视图，(b)和(c)分别是沿着(a)的A－A’线和C－C’线的TFT基板100A的示意性剖视图。
图2中，(a)～(e)分别是对TFT基板100A的制造工序进行说明的示意性工序剖视图，示出了沿着图1(a)的A－A’线和C－C’线的剖面结构。
图3中，(a)～(e)是对TFT基板100A的制造工序进行说明的示意性工序剖视图，示出了沿着图1(a)的A－A’线和C－C’线的剖面结构。
图4是具有TFT基板100A的液晶显示装置500的示意性剖视图。
图5中，(a)是本发明的第二实施方式的TFT基板100B的示意性俯视图，(b)和(c)分别是沿着(a)的A－A’线和C－C’线的TFT基板100B的示意性剖视图。
图6中，(a)～(d)分别是对TFT基板100B的制造工序进行说明的示意性工序剖视图，示出了沿着图5(a)的A－A’线和C－C’线的剖面结构。
图7中，(a)～(d)分别是对TFT基板100B的制造工序进行说明的示意性工序剖视图であり，示出了沿着图5(a)的A－A’线和C－C’线的剖面结构。
图8中，(a)是本发明的第三实施方式的TFT基板100C的示意性俯视图，(b)和(c)分别是沿着(a)的A－A’线和C－C’线的TFT基板100C的示意性剖视图。
图9中，(a)～(c)分别是例示使用了TFT基板100C的显示装置的示意性剖视图。
图10中，(a)～(f)分别是对TFT基板100C的制造工序进行说明的示意性工序剖视图，示出了沿着图8(a)的A－A’线和C－C’线的剖面结构。
图11中，(a)～(f)分别是对第三实施方式的其他TFT基板的制造工序进行说明的示意性工序剖视图，示出了沿着图8(a)的A－A’线和C－C’线的剖面结构。
图12中，(a)是表示具有以与氧化物半导体层接触的方式形成有氧化物绝缘层的结构的氧化物半导体TFT的栅极电压－漏极电流曲线的曲线图，(b)是表示具有以与氧化物半导体层接触的方式形成有还原绝缘层的结构的氧化物半导体TFT的栅极电压－漏极电流曲线的曲线图。
图13是例示第一实施方式的其他TFT基板的剖视图。
具体实施方式
(第一实施方式)
以下，参照附图对本发明的第一实施方式的半导体器件进行说明。本实施方式的半导体器件具备具有由氧化物半导体构成的活性层的薄膜晶体管(氧化物半导体TFT)。另外，本实施方式的半导体器件只要具备氧化物半导体TFT即可，广泛包含于源矩阵基板、各种显示装置、电子设备等。
在此，以液晶显示装置中使用的氧化物半导体TFT为例对本发明的实施方式的半导体器件进行说明。
图1(a)是本实施方式的TFT基板100A的示意性俯视图，图1(b)是沿着图1(a)所示的TFT基板100A的A－A’线的剖视图。图1(c)表示TFT基板100A的源极－栅极连接部的剖视图。
TFT基板100A包括：基板1；在基板1之上形成的栅极电极3；在栅极电极3之上形成的栅极绝缘层4；在栅极绝缘层4之上形成的氧化物层50。此处，栅极绝缘层4具有包含下部绝缘层4a和上部绝缘层4b的层叠结构。氧化物层50包含半导体区域51和导电体区域55、56。半导体区域51作为TFT的活性层发挥作用，配置成其至少一部分隔着栅极绝缘层4与栅极电极3重叠。此外，导电体区域55、56与半导体区域51接触。导电体区域55位于半导体区域51的漏极侧，导电体区域56位于半导体区域51的源极侧。
在氧化物层50之上，以与半导体区域51的上表面接触的方式设置有保护层8b。在氧化物层50和保护层8b之上，形成有源极电极6s和漏极电极6d。源极电极6s与导电体区域56的上表面的至少一部分接触。漏极电极6d与导电体区域55的上表面的至少一部分接触。因此，源极电极6s和漏极电极6d经导电体区域55、56与半导体区域51电连接。像这样，在本实施方式中，导电体区域55、56分别作为漏极(接触)区域和源极(接触)区域发挥作用。另外，在图示的例子中，导电体区域55能够作为漏极区域发挥作用，并且也能够作为透明电极(例如像素电极)发挥作用。
在源极电极6s和漏极电极6d之上形成有上部绝缘层(钝化膜)11。在上部绝缘层11之上，形成有上部透明电极9。上部透明电极9的至少一部分隔着上部绝缘层11与导电体区域55重叠，构成辅助电容。
氧化物层50的导电体区域55是与半导体区域51相比电阻低的区域。导电体区域55的电阻例如为100kΩ/□以下，优选为10kΩ/□以下。导电体区域55例如能够通过使氧化物半导体膜局部地低电阻化来形成得到。根据用于低电阻化的处理方法的不同而不同，例如导电体区域55也可以以比半导体区域51高的浓度地包含杂质(例如硼)。
TFT基板100A还可以具备用于连接源极配线层的一部分与栅极配线层的一部分的源极－栅极连接部。
源极－栅极连接部，如图1(c)所示，具备：由与栅极电极3相同的导电层(以下，称为“栅极配线层”)形成的栅极连接层31；由与源极电极6s相同的导电层(以下，称为“源极配线层”)形成的源极连接层32；由与上部透明电极9相同的透明导电膜形成的透明连接层33。源极连接层32与栅极连接层31通过透明连接层33电连接。
在图示的例子中，在栅极连接层31之上，栅极绝缘层4延伸设置。在栅极绝缘层4之上设置有保护层8c。保护层8c与保护层8b由相同的保护膜形成。保护层8c被源极连接层32和上部绝缘层11覆盖。透明连接层33配置成在设置于上部绝缘层11、源极连接层32、保护层8b和栅极绝缘层4的开口部内与栅极连接层31接触。
由于本实施方式的TFT基板100A具有上述结构，所以能够得到以下这样的效果。
在TFT基板100A中，使氧化物层50局部地低电阻化，能够形成例如成为像素电极的导电体区域55，能够由作为半导体残留的部分形成成为TFT的活性层的半导体区域51，所以能够使制造工艺变得简便。
此外，在本实施方式中，上部透明电极9的至少一部分隔着上部绝缘层11与导电体区域(下部透明电极)55重叠。由此，在2个透明电极重叠的部分形成辅助电容。该辅助电容是透明的(使可见光透射)，不会使开口率降低。因此，TFT基板100A，与如以往那样具备具有用金属膜(栅极金属层或源极金属层)形成的不透明的电极的辅助电容的TFT基板相比，能够具有高开口率。此外，开口率不会因辅助电容而下降，所以也可以得到能够根据需要使辅助电容的电容值(辅助电容的面积)增大这样的优点。另外，上部透明电极9也可以以覆盖像素的大致整体(除了形成有TFT的区域)的方式形成。
在本实施方式中，通过自对齐(Self-alignment，自对准)工艺形成在进行氧化物层50的低电阻化处理时使用的掩模(也称为低电阻化处理用掩模)。具体而言，从基板1的背面侧对在氧化物层50之上形成的抗蚀剂膜进行曝光(背面曝光)。此时，栅极电极3作为掩模发挥作用，抗蚀剂膜的规定区域没有被曝光。其结果是，形成覆盖氧化物层50的一部分的抗蚀剂层。可以将该抗蚀剂层作为低电阻化处理用掩模使用。或者，可以使用以上述抗蚀剂层作为蚀刻掩模进行图案化而得到的绝缘层(例如保护层8b)来作为低电阻化处理用掩模。在图示的例子中，利用背面曝光形成覆盖氧化物层50的沟道部的保护层8b。将该保护层8b作为掩模使用，进行氧化物层50的低电阻化处理，在氧化物层50的一部分形成导电体区域55、56。因此，从基板1的法线方向看时，氧化物层50中的与栅极电极3不重叠的部分被低电阻化而成为导电体区域55，重叠的部分作为半导体区域51残留。由此，能够减少制造工序数和制造成本，提高成品率。
当使用上述这样的自对齐工艺来制造TFT基板100A时，从基板1的法线方向看时，保护层8b的端部与栅极电极3的端部大致对齐。此外，半导体区域51与导电体区域55、56的边界的至少一部分与保护层8b的端部大致对齐。另外，在本说明书中，所谓“大致对齐”，根据蚀刻条件的不同，也包含保护层8b的端部比作为蚀刻掩模使用的栅极电极3的端部靠外侧或内侧(例如过蚀刻等)的情况。此外，也包含由于导电体区域55所包含的杂质的扩散等，导致半导体区域51与导电体区域55、56之间的边界相比于保护层8b、栅极电极3的端部位于内侧的情况。在此情况下，从基板1的法线方向看时，半导体区域51的轮廓位于栅极电极3的轮廓的内部。
像这样，在本实施方式中，半导体区域51配置在栅极电极3的轮廓的内部。“配置在内部”不仅包含半导体区域51的端部与栅极电极3的端部相比位于内侧的情况，而且也包含与栅极电极3的端部对齐的情况。
另外，如上所述，专利文献1中公开了使氧化物半导体膜的一部分低电阻化而形成像素电极的技术。但是，本发明的发明人进行研究后发现根据专利文献1所公开的方法，会产生如下问题。
根据专利文献1所提出的方法，从法线方向看TFT基板时，在像素电极与漏极电极之间存在间隙，存在无法将像素电极形成至漏极电极的端部这样的问题。与此相对，在本实施方式中，从基板1的法线方向看，导电体区域55的沟道侧的端部以与漏极电极重叠的方式配置。因此，在导电体区域55中的作为像素电极发挥作用的部分与漏极电极之间不存在间隙，能够进一步提高开口率。
此外，在专利文献1中，为了降低制造工艺中使用的掩模个数，使用中间色调曝光技术对氧化物层和源极配线层进行图案化。如果使用该技术，则无法独立加工源极配线层和氧化物层。因此，例如在显示装置的显示区域形成的数据信号线(源极配线)和显示区域周边的引绕配线、端子连接部等，变得具有氧化物层与源极配线层的层叠结构。在此情况下，虽然因源极电极的材料的不同而不同，但由于制造工序中添加的热(有意添加的退火处理、成膜处理时等的基板加热)的影响，氧化物层与源极配线层的密合性降低，在它们的界面容易产生剥离。因此，存在例如不仅难以适用于像素用晶体管，也难以适用于将周边电路一体化的阵列基板的情况。作为对策，可以考虑使工艺温度低温化，但在此情况下难以可靠地得到所期望的TFT特性，可靠性有可能降低。
对此，根据本实施方式，利用基于从基板1的背面进行曝光的自对齐工艺，不增加制造工序中使用的掩模个数，就能够使用不同的掩模独立地对源极配线层和氧化物层进行图案化。因此，能够仅用源极配线层来形成引绕配线和端子连接部等，而不是用源极配线层与氧化物层的层叠结构来形成引绕配线和端子连接部等，从而能够抑制上述那样的剥离的产生。此外，不仅像素用TFT，将周边电路一体形成于基板上也变得容易。进一步，根据本实施方式，不牺牲像素的开口面积，就能够形成用于实现更高光利用効率的辅助电容。因此，能够很好地适用于例如近年来受到瞩目的智能手机和平板PC这样的中小型高分辨率显示器。
接着，对TFT基板100A的各构成要素详细地进行说明。
基板1典型的是透明基板，例如为玻璃基板。除玻璃基板外，也可以使用塑料基板。塑料基板包括由热固化性树脂或热可塑性树脂形成的基板，还包括这些树脂与无机纤维(例如玻璃纤维、玻璃纤维的的无纺布)的复合基板。作为具有耐热性的树脂材料，能够例示聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂、聚酰亚胺树脂。此外，在用于反射型液晶显示装置的情况下，作为基板1也可以使用硅基板。
栅极电极3与栅极配线3’电连接。栅极电极3和栅极配线3’具有例如上层为W(钨)层，下层为TaN(氮化钽)层的层叠结构。除此之外，栅极电极3和栅极配线3’既可以具有由Mo(钼)/Al(铝)/Mo形成的层叠结构，也可以具有单层结构、2层结构、4层以上的层叠结构。进一步，栅极电极3可以由选自Cu(铜)、Al、Cr(铬)、Ta(钽)、Ti(钛)、Mo和W的元素，或者以这些元素为成分的合金或金属氮化物等形成。栅极电极3的厚度为大约50nm以上600nm以下(在本实施方式中，栅极电极3的厚度为大约420nm)。
作为栅极绝缘层4，能够使用例如由SiO2(氧化硅)、SiNx(氮化硅)、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或氧化钽(Ta2O5)形成的单层或叠层。栅极绝缘层4的厚度例如为大约50nm以上600nm以下。另外，为了防止来自基板1的杂质等的扩散，优选绝缘层4a由SiNx形成，或者由SiNxOy(氮化氧化硅，x＞y)形成。绝缘层4b从防止半导体区域51的半导体特性的劣化的角度出发，优选由SiO2或SiOxNy(氧化氮化硅，x＞y)形成。进一步，为了以较低的温度形成栅极泄漏电流少的致密的栅极绝缘层4，只要一边使用Ar(氩)等稀有气体一边形成栅极绝缘层4即可。
本实施方式的栅极绝缘层4具有绝缘层4a和绝缘层4b。栅极绝缘层4中的与氧化物层50的半导体区域51直接接触的层(此处是绝缘层4b)优选包含氧化物绝缘层。当氧化物绝缘层与半导体区域51直接接触时，氧化物绝缘层中包含的氧被供给至半导体区域51，能够防止半导体区域51的氧缺损引起的半导体特性的劣化。绝缘层4b例如是SiO2(氧化硅)层。绝缘层4a例如是SiNx(氮化硅)层。在本实施方式中，绝缘层4a的厚度是大约325nm，绝缘层4b的厚度是大约50nm，栅极绝缘层4的厚度是大约375nm。
氧化物层50可以包含In、Ga和Zn。也可以包含例如In－Ga－Zn－O类的氧化物。此处，In－Ga－Zn－O类氧化物是In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组分比)没有特别限定，包括例如In∶Ga∶Zn＝2∶2∶1、In∶Ga∶Zn＝1∶1∶1、In∶Ga∶Zn＝1∶1∶2等。在本实施方式中，使用以1∶1∶1的比例包含In、Ga和Zn的In－Ga－Zn－O类的氧化物膜。在使用In－Ga－Zn－O类氧化物膜作为氧化物层50的情况下，成为TFT的沟道区域的半导体区域51，为In－Ga－Zn－O类的半导体区域。在本说明书中，将In－Ga－Zn－O类氧化物中的显示半导体特性的氧化物简称为In－Ga－Zn－O类半导体。以In－Ga－Zn－O类半导体区域为活性层的TFT具有高迁移率(超过a－SiTFT的20倍)和低泄漏电流(不足a－SiTFT的百分之一)，适宜用作驱动TFT和像素TFT。
氧化物层50可以包含例如Zn－O类(ZnO)膜、In－Zn－O类(IZO(注册商标))膜、Zn－Ti－O类(ZTO)膜、Cd－Ge－O类膜、Cd－Pb－O类膜、CdO(氧化镉)、Mg－Zn－O类膜、In－Sn－Zn－O类氧化物(例如In2O3－SnO2－ZnO)、In－Ga－Sn－O类氧化物等，来代替In－Ga－Zn－O类氧化物。进一步，作为氧化物层50，能够使用添加了1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的ZnO的非晶(无定形)状态、多晶状态或非晶状态与多晶状态混合存在的微晶状态的物质，或者没有添加任何杂质元素的物质。作为氧化物层50，优选使用无定形氧化物膜。这是因为能够以低温制造，并且能够实现高迁移率。氧化物层50的厚度例如为大约30nm以上100nm以下(例如大约50nm)。
本实施方式的氧化物层50具有：作为半导体发挥功能的高电阻部分；和电阻比高电阻部分低的低电阻部分。在图1所示的例子中，高电阻部分包含半导体区域51，低电阻部分包含导电体区域55、56。这种氧化物层50能够通过使氧化物半导体膜的一部分低电阻化而形成得到。因低电阻化的方法而不同，存在低电阻部分以比高电阻部分高的浓度地包含p型杂质(例如B(硼))或n型杂质(例如P(磷))的情况。低电阻部分的电阻为例如100kΩ/□以下，优选为10kΩ/□以下。
源极配线层(此处包含源极电极6s和漏极电极6d)可以具有由Ti/Al/Ti形成的层叠结构。或者，源极配线层可以具有由Mo/Al/Mo形成的层叠结构，也可以具有单层结构、2层结构或4层以上的层叠结构。进一步，可以由选自Al、Cr、Ta、Ti、Mo和W的元素，或者以这些元素为成分的合金或金属氮化物等形成。源极配线层的厚度例如为50nm以上600nm以下(例如大约350nm)。
保护层8b优选例如由SiO2等绝缘氧化物形成。当保护层8b由绝缘氧化物形成时，能够防止由氧化物层的半导体区域51的氧缺损所导致的半导体特性的劣化。除此之外，保护层8b可以由例如SiON(氧化氮化硅、氮化氧化硅)、Al2O3或Ta2O5形成。保护层8b的厚度例如为大约50nm以上300nm以下(在本实施方式中，保护层8b的厚度为大约150nm)。
在本说明书中，有时将形成于下部透明电极(导电体区域)55与上部透明电极9之间的形成辅助电容的绝缘层称作“电介质层”。在该例子中，上部绝缘层11成为电介质层。电介质层例如包含SiNx。或者例如可以由SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或Ta2O5(氧化钽)形成。电介质层的厚度例如为大约100nm以上500nm以下(例如大约200nm)。另外，上部绝缘层11也可以具有层叠结构。
上部透明电极9由透明导电膜(例如ITO或IZO膜)形成。上部透明电极9的厚度例如为20nm以上200nm以下(在本实施方式中上部透明电极9的厚度为大约100nm)。
(TFT基板100A的制造方法)
接着，对TFT基板100A的制造方法的一个例子进行说明。
图2(a)～图2(f)、图3(a)～(c)是用于说明TFT基板100A的制造方法的一个例子的示意性工序剖视图。在此，图示包含TFT的显示区域的一部分和源极－栅极连接部的剖面结构。
首先，如图2(a)所示，在基板1上形成栅极电极3和栅极连接层31。接着，例如通过CVD(Chemical Vapor deposition：化学气相沉积)法以覆盖栅极电极3和栅极连接层31的方式形成栅极绝缘层4。然后，在栅极绝缘层4之上形成氧化物半导体膜50’。
作为基板1，能够使用例如玻璃基板等透明绝缘性的基板。栅极电极3和栅极连接层31能够通过用溅射法在基板1上形成导电膜之后，使用未图示的第一光掩模通过光刻法进行导电膜的图案化来形成。此处，作为导电膜，使用从基板1侧依次具有TaN膜(厚度：大约50nm)和W膜(厚度：大约370nm)的2层结构的层叠膜。另外，作为导电膜，例如可以使用Ti、Mo、Ta、W、Cu、Al或Cr等的单层膜、包含这些的层叠膜、合金膜或它们的氮化金属膜等。
栅极绝缘层4能够由例如SiO2、SiNx、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3或Ta2O5形成。在此，形成由绝缘层4a和绝缘层4b构成的2层结构的栅极绝缘层4。作为绝缘层4a例如可以形成SiNx膜(厚度：大约325nm)，作为绝缘层4b例如可以形成SiO2膜(厚度：大约50nm)。
氧化物半导体膜50’例如通过溅射法形成在栅极绝缘层4上。
氧化物半导体膜50’可以包含In、Ga和Zn。例如，可以包含In－Ga－Zn－O类的半导体。氧化物半导体膜50’中包含的氧化物半导体材料并不限定于In－Ga－Zn－O类半导体，例如可以为Zn－O类半导体(ZnO)、In－Zn－O类半导体(IZO(注册商标))、Zn－Ti－O类半导体(ZTO)、Cd－Ge－O类半导体、Cd－Pb－O类半导体、CdO(氧化镉)、Mg－Zn－O类半导体、In－Sn－Zn－O类半导体(例如In2O3－SnO2－ZnO)、In－Ga－Sn－O类半导体等。氧化物半导体膜50’的厚度例如可以为大约30nm以上大约100nm以下。在此，使用In－Ga－Zn－O类半导体膜(厚度：例如为大约50nm)作为氧化物半导体膜50’。
In－Ga－Zn－O类半导体可以为非晶质，也可以为晶质。作为晶质In－Ga－Zn－O类半导体，优选c轴与层面大致垂直地取向的晶质In－Ga－Zn－O类半导体。这种In－Ga－Zn－O类半导体的结晶结构例如公开于日本特开2012－134475号公报中。将特开2012－134475号公报的所有公开内容援引至本说明书中以供参考。进一步，氧化物半导体膜50’可以包含添加了1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的ZnO的非晶(无定形)状态、多晶状态或者非晶状态与多晶状态混合存在的微晶状态的物质，或者没有添加任何杂质元素的物质。作为氧化物半导体膜50’，当使用非晶氧化物半导体膜时，能够以低温制造，并且能够实现高迁移率。
接着，如图2(b)所示，使用未图示的第二光掩模，对氧化物半导体膜50’进行图案化，得到氧化物层50。之后，以覆盖氧化物层50的方式形成保护膜8b’。作为保护膜8b’，使用例如SiO2膜(厚度：150nm)。
接着，如图2(c)所示，在保护膜8b’之上形成抗蚀剂膜111’。当从基板1的背面对该抗蚀剂膜111’进行曝光时，栅极电极3和栅极连接层31作为掩模发挥作用，如图2(d)所示，得到抗蚀剂层111a和111b。
接着，如图2(e)所示，使用抗蚀剂层111a和111b作为蚀刻掩模，进行保护膜8b’的蚀刻。由此，得到覆盖氧化物层50的成为沟道区域的部分的保护层8b和位于源极－栅极连接部的保护层8c。
接着，如图3(a)所示，从基板1的上方对氧化物层50进行低电阻化处理。在此，通过等离子体照射，使氧化物层50中的没有被保护层8b、8c覆盖的部分低电阻化。
通过低电阻化处理，如图3(b)所示，氧化物层50中的没有被保护层8b覆盖的部分低电阻化而成为导电体区域55、56。氧化物层50中的没有低电阻化的部分作为半导体区域51残留。被实施了低电阻化处理的部分(低电阻部分)的电阻小于没有被实施低电阻化处理的部分(高电阻部分)的电阻。
作为低电阻化处理，可以举出例如等离子体处理、p型杂质或n型杂质的掺杂等。在想要低电阻化的区域中掺杂p型杂质或n型杂质的情况下，导电体区域55、56的杂质的浓度变得大于半导体区域51的杂质的浓度。另外，使用掺杂装置注入杂质的情况下，也能够在氧化物层50之上形成上部绝缘层11后，越过上部绝缘层11注入杂质而进行低电阻化处理。
存在如下情况，如箭头所示，由于杂质的扩散等，氧化物层50中的位于保护层8b的端部的下方的部分也被低电阻化，成为导电体区域55、56的一部分。在这种情况下，导电体区域55、56的沟道侧的端部与保护层8b的下表面直接接触。
作为低电阻化处理，可以进行上述以外的处理方法，例如使用了CVD装置的氢等离子体处理、使用了蚀刻装置的氩等离子体处理、还原气氛下的退火处理等。
然后，如图3(c)所示，形成包含源极电极6s、漏极电极6d和源极连接层32的源极配线层。源极配线层例如通过在氧化物层50和保护层8b、8c之上通过溅射法形成导电膜(未图示)，使用第三光掩模(未图示)对导电膜进行图案化而得到。在源极连接层32形成使保护层8c的一部分露出的开口部。
成为源极配线层的导电膜也可以具有例如Ti/Al/Ti等的层叠结构。下层的Ti层的厚度为大约50nm，Al层的厚度为大约200nm，上层的Ti层的厚度为大约100nm。
接着，如图3(d)所示，以覆盖源极配线层和氧化物层50的方式形成上部绝缘层(钝化膜)11。在此，作为上部绝缘层11，沉积SiO2膜(厚度：例如200nm)。在上部绝缘层11上使用未图示的第四光掩模在上部绝缘层11的规定的区域中形成开口。在此，在源极－栅极连接部，在源极连接层32的开口部内，设置贯通上部绝缘层11、保护层8c和栅极绝缘层4而到达栅极连接层31的开口部C1。此外，分别到达源极电极6s和漏极电极6d的接触孔、在端子部到达源极连接层的开口部等通过公知的方法来形成。
然后，如图3(e)所示，在上部绝缘层11之上形成透明导电膜(厚度：例如100nm)，对其进行图案化，由此形成上部透明电极9和上部连接层33。作为透明导电膜，能够使用例如ITO(Indium Tin Oxide)、IZO膜等。虽然未图示，但上部透明电极9也设置于上部绝缘层11的开口内，以规定的电位连接。此外，在源极－栅极连接部，透明连接层33在上部绝缘层11、保护层8c和栅极绝缘层4中设置的开口部C1内与栅极连接层31接触。通过这样操作，得到半导体器件(TFT基板)100A。
像这样，在本实施方式中，通过透明导电膜的图案化，能够形成将栅极配线层的一部分与源极配线层的一部分连接时的引出配线。此外，在源极配线层(此处为源极连接层32)之下不存在氧化物层50，所以容易形成到达栅极配线层(此处为栅极连接层31)的接触孔。此时，能够抑制接触孔直径，能够减小接触所需要的区域的面积(布局面积)，所以能够制造更高分辨率的半导体器件。因此，不仅像素开关用的TFT，还能够简便地制造中小型高分辨率液晶显示器所要求的将周边电路和像素电路一体形成的薄膜晶体管阵列。
然后，准备对置基板，以隔着液晶层的方式保持对置基板和TFT基板100A，由此能够得到液晶显示装置。
根据上述方法，能够得到以下这样的优点。
在进行保护层8b、8c的图案化时，使用利用了背面曝光的自对齐工艺，因此能够减少掩模个数。此外，不需要进行保护层8b、8c与栅极配线层和源极配线层的位置对齐。进一步，在上述方法中，利用像这样图案化的保护层8b、8c，对氧化物半导体膜50’的导电体区域与非导电体区域的边界位置进行控制。因此，能够容易地控制氧化物半导体膜50’的有选择的低电阻化(导体化)处理，从而提高成品率。
在图2和图3所示的例子中，氧化物层50中的成为沟道的部分(沟道部)在从基板1的法线方向看时位于栅极电极3之上。因此，通过至少以栅极电极3为掩模对抗蚀剂膜111’进行曝光，能够在沟道部上更加可靠地残留保护层8b。该保护层8b不仅规定氧化物层50的半导体区域51，也作为所谓的蚀刻停止层(etch stop，ES)发挥作用。当沟道部被保护层8b覆盖时，能够降低沟道部在工序中途所受到的损伤，能够抑制背沟道侧的劣化。其结果是，TFT特性的偏差也得到抑制，能够实现TFT的高性能化。
此外，还有能够各自分离地形成可能成为配线的栅极配线层和源极配线层这样的优点。而且，例如即使不同时对源极配线层和氧化物层进行图案化，也能够减少掩模个数。进一步，如后面叙述的实施方式中说明的那样，上述方法也能够适用于具有底接触结构的TFT。
另外，在上述方法中，以保护层8b作为掩模进行低电阻化处理(例如等离子体处理)，但也可以不形成保护膜8’，而通过背面曝光形成抗蚀剂层111a，以抗蚀剂层111a作为掩模来实施低电阻化处理。
上部绝缘层11不限定于SiO2膜，也可以使用SiN膜等其他绝缘膜来形成。进一步，上部绝缘层11可以具有层叠结构。
本实施方式的半导体器件100A例如被用于边缘场开关(FringeField Switching，FFS)模式的液晶显示装置。
图4是示出使用了半导体器件100A的FFS模式的液晶显示装置500的剖视图。此处，将氧化物层50的导电体区域55用作被供给显示信号电压的像素电极，将上部透明电极9用作共用电极。共用电极被供给共用电压或对置电压。上部透明电极9设置有至少1个以上的狭缝。这种结构的FFS模式的液晶显示装置500例如公开在特开2011－53443号公报中。将特开2011－53443号公报的所有公开内容援引至本说明书中以供参考。
液晶显示装置500具有：TFT基板100A和对置基板200；和在TFT基板100A与对置基板200之间形成的液晶层150。在液晶显示装置500中，在对置基板200的液晶层150侧，没有设置由透明电极(例如ITO)等形成的对置电极。通过由在TFT基板100A形成的像素电极与共用电极产生的横方向的电场，对液晶层150中的液晶分子的取向进行控制，以进行显示。
(第一实施方式的变形例)
在图1所示的半导体器件100A中，上部绝缘层11可以是具有将氧化物层50的半导体区域51所包含的氧化物半导体还原的性质的还原绝缘层。或者，上部绝缘层11也可以包含与氧化物层50接触的还原绝缘层。
还原绝缘层具有当与氧化物半导体膜接触时，使该氧化物半导体膜的电阻降低的功能。因此，如果利用还原绝缘层，则可能使氧化物层50局部地导电化。因此，可以不对氧化物半导体膜进行使用了等离子体处理、杂质的掺杂等的低电阻化处理(图3(a))，所以能够使制造工艺更加简便。
接着，参照图12，对本实施方式的还原绝缘层进一步详细地进行说明。
图12(a)是表示具有以与氧化物半导体层(活性层)的整个下表面接触的方式形成有氧化物绝缘层(例如SiO2)的结构的氧化物半导体TFT的栅极电压(Vg)－漏极电流(Id)曲线的曲线图，图12(b)是表示具有以与氧化物半导体层(活性层)的整个下表面接触的方式形成有还原绝缘层(例如SiNx)的结构的氧化物半导体TFT的栅极电压(Vg)－漏极电流(Id)曲线的曲线图。
由图12(a)可知，氧化物绝缘层与氧化物半导体层直接接触的氧化物半导体TFT具有良好的TFT特性。
而由图12(b)可知，还原绝缘层与氧化物半导体层直接接触的氧化物半导体TFT不具有TFT特性，氧化物半导体层被还原绝缘层导体化。可以认为这是因为还原绝缘层例如包含大量氢，与氧化物半导体层接触，使氧化物半导体还原，从而使氧化物半导体层低电阻化。
由图12所示的结果可知，如果将还原绝缘层以与氧化物半导体层接触的方式配置，则氧化物半导体层中的与还原绝缘层接触的部分成为电阻比其他部分小的低电阻区域，不再作为活性层发挥作用。因此，如果以仅与氧化物层(氧化物半导体层)50的一部分直接接触的方式形成还原绝缘层，来作为上部绝缘层11或者作为上部绝缘层11的一部分，则使氧化物层50局部地低电阻化，从而能够得到导电体区域55。其结果是能够省略特殊的低电阻化处理(例如，氢等离子体处理等)，进一步简化制造工艺。
在图13中示出使用还原绝缘层作为上部绝缘层11，省略了特殊的低电阻化处理的情况下得到的TFT基板的一个例子。
还原绝缘层例如由SiNx形成。还原绝缘层例如在如下条件下形成：基板温度为大约100℃以上大约250℃以下(例如220℃)，调整了流量使得SiH4与NH3的混合气体的流量(单位：sscm)比(SiH4的流量/NH3的流量)为4以上20以下。
(第二实施方式)
以下，参照附图，对本发明的第二实施方式的半导体器件进行说明。
图5(a)是第二实施方式的TFT基板100B的示意性俯视图，图5(b)是沿着图5(a)的A－A’线的半导体器件(TFT基板)100B的示意性剖视图。图5(c)是沿着C－C’线的半导体器件(TFT基板)100B的示意性剖视图。
TFT基板100B在源极电极6s、漏极电极6d和源极连接层32等的源极配线层之上形成有氧化物层50，在这一点上与图1所示的TFT基板100A不同。
在TFT基板100B中，氧化物层50以与源极电极6s和漏极电极6d的上表面接触的方式形成。氧化物层50具有：包含沟道区域的半导体区域51；和导电体区域55。导电体区域55与漏极电极6d的侧面接触。保护层8b、8c在从基板1的法线方向看时，在与源极配线层和栅极配线层中的至少一者重叠的区域上形成。保护层8b以覆盖半导体区域51的上表面的方式配置。在图示的例子中，半导体区域51的源极侧的端部位于源极电极6s与保护层8b之间，在半导体区域51的源极侧的端部没有形成导电体区域。其他结构与图1所示的结构相同。
在本实施方式中，利用从基板1的背面侧进行的曝光(背面曝光)，以自对齐的方式形成在进行氧化物层50的低电阻化处理时使用的掩模(此处为保护层8b)。在之前叙述的实施方式(图2和图3)中，以栅极电极3为掩模进行了背面曝光，此处在进行曝光时，栅极电极3、源极电极6s和漏极电极6d作为掩模发挥作用。然后，使用利用背面曝光而得到的低电阻化处理用掩模(此处为保护层8b)，在氧化物层50中形成导电体区域55。因此，在从基板1的法线方向看时，氧化物层50中的与栅极电极3、源极电极6s和漏极电极6d中的任一个均不重叠的部分低电阻化而成为导电体区域55。氧化物层50中的没有低电阻化的部分成为半导体区域51。
如果使用上述那样的自对齐工艺来制造TFT基板100，则在从基板1的法线方向看时，保护层8b的端部与栅极电极3的端部、源极电极6s的端部或漏极电极6d的端部大致对齐。半导体区域51与导电体区域55的边界的至少一部分，与保护层8b的端部和漏极电极6d的端部大致对齐。与之前叙述的实施方式同样地，“大致对齐”也包含如下情况，即，由于蚀刻条件、导电体区域内的杂质的扩散等，被蚀刻的层或低电阻化的区域的端部位于比成为掩模的层的端部靠内侧或外侧的位置。
像这样，在本实施方式中，半导体区域51配置在与栅极电极3、源极电极6s和漏极电极6d中的至少1个重叠的区域的轮廓的内部。“配置在内部”不仅包括半导体区域51的端部位于比这些电极的端部靠内侧的位置的情况，还包括半导体区域51的端部与这些电极的端部对齐的情况。
TFT基板100B的源极－栅极连接部，在保护层8c位于源极连接层32之上这一点，与TFT基板100A的源极－栅极连接部的结构不同。保护层8c也利用以源极连接层32和栅极连接层31为掩模的背面曝光被图案化。
根据本实施方式的TFT基板100B，与之前叙述的实施方式同样地，利用导电体区域55、上部透明电极9和位于它们之间的绝缘层构成辅助电容，因此能够实现高开口率。此外，在本实施方式中，通过利用了背面曝光的自对齐工艺，能够对氧化物层50的低电阻化处理的导电体区域与半导体区域的边界位置进行控制。因此，能够减少掩模个数，能够使制造工艺简便，并且能够提高成品率。
(TFT基板100B的制造方法)
本实施方式的TFT基板100B也与TFT基板100A同样地能够适用于例如FFS模式的液晶显示装置(图4)。
接着，参照图6(a)～(e)和图7(a)～(d)对TFT基板100B的制造方法的一个例子进行说明。
首先，如图6(a)所示，在基板1上形成包含栅极电极3和栅极连接层31的栅极配线层以及覆盖栅极配线层的栅极绝缘层4。然后，在栅极绝缘层4上形成包含源极电极6s、漏极电极6d和源极连接层32的源极配线层。栅极配线层、栅极绝缘层4和源极配线层的材料、厚度和形成方法可以与前面叙述的实施方式相同。
接着，如图6(b)所示，在源极配线层和栅极绝缘层4上形成氧化物半导体膜(未图示)，通过对该氧化物半导体膜进行图案化而得到氧化物层50。接着，以覆盖氧化物层50的方式形成保护膜8’。氧化物层50和保护膜8’的材料、厚度和形成方法可以与前面所述的实施方式相同。
然后，如图6(c)所示，在保护膜8’上形成抗蚀剂膜112’。接着，从基板1的背面侧对抗蚀剂膜112’进行曝光。此时，栅极电极3、源极电极6s、漏极电极6d、栅极连接层31和源极连接层32成为掩模。由此，如图6(d)所示，抗蚀剂膜112’以自对齐的方式图案化，形成抗蚀剂层112a和112b。从基板1的法线方向看时，抗蚀剂层112a以与栅极电极3、源极电极6s和漏极电极6d重叠的方式设置，抗蚀剂层112b以与栅极连接层31和源极连接层32重叠的方式设置。
接着，如图7(a)所示，以抗蚀剂层112a、112b为掩模进行保护膜8’的图案化，得到覆盖氧化物层50的成为沟道的部分的保护层8b，和位于源极－栅极连接部的保护层8c。保护层8c设置在源极连接层32上和源极连接层32的开口内。
然后，从基板1的上方对氧化物层50的一部分实施低电阻化处理。低电阻化处理的方法可以与前面所述的实施方式中说明的方法相同。由此，如图7(b)所示，氧化物层50中的没有被保护层8b、8c覆盖的部分低电阻化，形成导电体区域55。没有低电阻化的部分成为半导体区域51。另外，存在如下情况，即，由于杂质的扩散等，如箭头所示，保护层8b的漏极侧的端部的下方也被导体化。在此情况下，导电体区域55的一部分也形成在漏极电极6d与保护层8b之间。
接着，如图7(c)所示，以覆盖氧化物层50和保护层8b、8c的方式形成上部绝缘层(钝化膜)11。接着，在源极连接层32的开口内形成贯通上部绝缘层11、保护层8c、栅极绝缘层4而到达栅极连接层31的开口部C2。上部绝缘层11的材料、厚度和形成方法可以与前面所述的实施方式相同。
然后，如图7(d)所示，在上部绝缘层11之上形成透明导电膜(未图示)，对其进行图案化。由此，形成上部透明电极9，并且在形成于源极－栅极连接部的开口部C2内形成与栅极绝缘层31接触的透明连接层33。透明导电膜的材料、厚度和形成方法可以与前面所述的实施方式相同。通过这样操作，制造出TFT基板100B。
另外，在本实施方式中，也能够不形成保护膜8’，而以抗蚀剂层112a(图6(d))为掩模，进行氧化物层50的低电阻化处理。
另外，可以使用还原绝缘层作为上部绝缘层11。由此，能够省略用于使氧化物层50局部地导体化的特殊的低电阻化处理，能够以更加简便的工艺得到TFT基板100B。
(第三实施方式)
以下，参照附图，对本发明的第三实施方式的半导体器件进行说明。
图8(a)是第三实施方式的TFT基板100C的示意性俯视图，图8(b)是沿着图8(a)的A－A’线的半导体器件(TFT基板)100C的示意性剖视图。图8(c)是沿着C－C’线的半导体器件(TFT基板)100C的示意性剖视图。
TFT基板100C具有位于氧化物层50的下方(基板1侧)的下部透明电极2来代替上部透明电极，在这一点上，与前面叙述的实施方式的TFT基板100B(图5)不同。
TFT基板100C具备：基板1；在基板1之上形成的栅极电极3和下部透明电极2；在栅极电极3和下部透明电极2之上形成的绝缘层4a、4b；在绝缘层4a、4b之上形成的氧化物层50。绝缘层4a、4b作为栅极绝缘层4发挥作用。此外，在此例子中，在下部透明电极2与栅极电极3之间形成有绝缘层4c。下部透明电极2和栅极电极3均配置在氧化物层50的基板1侧即可，下部透明电极2可以形成于比栅极电极3靠上层的位置。进一步，在源极－栅极连接部，栅极连接层31在设置于栅极绝缘层4的开口部内与源极连接层32连接。源极连接层32被保护层8c覆盖。其他结构可以与TFT基板100B的结构相同。
在TFT基板100C中，下部透明电极2的至少一部分隔着栅极绝缘层4与导电体区域55重叠，由此形成辅助电容。TFT基板100C所具有的辅助电容是透明的(使可见光透射)，所以不会使开口率下降。因此，TFT基板100C也与前述的其他实施方式同样地能够具有比以往高的开口率。此外，由于开口率不会因辅助电容而下降，所以能够根据需要使辅助电容的电容值(辅助电容的面积)增大。
根据本实施方式，与前述的实施方式同样，从基板1的背面侧进行曝光，由此能够形成在氧化物层50的低电阻化处理中作为掩模发挥作用的保护层8b(或抗蚀剂层)。像这样，由于利用自对齐工艺，所以能够减少制造工序数和制造成本，能够提高成品率。
接着，参照图9，对具备TFT基板100C的液晶显示装置进行说明。图9(a)～图9(c)是具备TFT基板100C的液晶显示装置的示意性剖视图。图9(a)～图9(c)所示的虚线箭头表示电场方向。
如图9(a)所示，TFT基板100C例如用于FFS模式的液晶显示装置500’。此时，将下部透明电极2用作共用电极(被共用电压或对置电压)，将上层的导电体区域55用作像素电极(被供给显示信号电压)。在导电体区域55中设置有至少1个以上的狭缝。FFS模式的液晶显示装置的进一步详细的结构和显示原理，已经参照图4在前面进行了叙述，因此此处省略。
在TFT基板100C中，下部透明电极(共用电极)2与作为上部透明电极(像素电极)的导电体区域55相比位于基板1侧。因此，不仅能够在FFS模式的液晶显示装置500’中应用TFT基板100C，也能够在各种液晶模式的液晶显示装置中应用TFT基板100C。
例如，如图9(b)所示，能够将TFT基板100C应用于在对置基板200的液晶层侧设置对置电极27，利用由对置电极27与导电体区域(像素电极)55产生的纵电场来控制液晶层150的液晶分子的取向从而进行显示的纵电场模式的液晶显示装置600中。在此情况下，可以在导电体区域55中设置多个狭缝。
进一步，如图9(c)所示，能够将TFT基板100C应用于在对置基板200的液晶层侧设置对置电极27，在导电体区域(像素电极)55中设置多个狭缝，利用由导电体区域(像素电极)55与下部透明电极(共用电极)2产生的横电场，以及由导电体区域(像素电极)55与对置电极27产生的纵电场，对液晶层150的液晶分子的取向进行控制从而进行显示的纵横电场模式的液晶显示装置700中。这种液晶显示装置700记载在例如国际公开第2012/053415号中。
(TFT基板100C的制造方法)
接着，对TFT基板100C的制造方法进行说明。
图10(a)～图10(f)是用于说明TFT基板100C的制造方法的一个例子的示意性工序剖视图。
首先，如图10(a)所示，在基板1上形成下部透明电极2。作为基板1，能够使用例如玻璃基板等透明绝缘性的基板。下部透明电极2在形成透明导电膜之后，通过使用第一光掩模进行图案化而形成。下部透明电极2例如由ITO形成，其厚度为大约100nm。
接着，如图10(b)所示，在下部透明电极2之上，通过CVD法等形成绝缘层4c，然后，在绝缘层4c上形成栅极电极3和栅极连接层31。
从防止半导体区域51的半导体特性的劣化的角度出发，优选绝缘层4c由SiO2或SiOxNy(氧化氮化硅，x＞y)形成。在此，绝缘层4c例如由SiNx形成。绝缘层4c的厚度为大约100nm。
通过溅射法在绝缘层4c之上形成导电膜之后，使用第二光掩模，通过光刻法进行导电膜的图案化而形成栅极电极3和栅极连接层31。另外，在从基板1的法线方向看时，栅极电极3和下部透明电极2以不重叠的方式配置。在此，作为导电膜，使用从基板1侧依次具有TaN膜(厚度：大约50nm)和W膜(厚度：大约370nm)的2层结构的层叠膜。另外，作为导电膜，例如可以使用Ti、Mo、Ta、W、Cu、Al或Cr等的单层膜、包含它们的层叠膜、合金膜或它们的氮化金属膜等。
接着，如图10(c)所示，通过例如CVD法，以覆盖栅极电极3的方式形成绝缘层4a和绝缘层4b。在此，作为绝缘层4a使用SiNx膜(厚度：大约225nm)，作为绝缘层4b使用SiO2膜(厚度：大约50nm)。然后，使用第三光掩模，在绝缘层4a、4b(栅极绝缘层4)中设置使栅极连接层31露出的开口部。
像这样，通过设置与栅极配线层接触的接触部分，不仅像素开关用的TFT，还能够简便地制造中小型高分辨率液晶显示器所要求的将周边电路和像素电路一体形成的薄膜晶体管阵列。
接着，如图10(d)所示，在栅极绝缘层4之上，形成包含源极电极6s、漏极电极6d和源极连接层32的源极配线层之后，形成氧化物半导体膜50’。
通过例如喷溅法形成导电膜(未图示)，并使用第四光掩模对该导电膜进行图案化，由此能够形成源极电极6s、漏极电极6d和源极连接层32。导电膜例如具有Ti/Al/Ti的层叠结构。下层的Ti层的厚度为大约50nm，Al层的厚度为大约200nm，上层的Ti层的厚度为大约100nm。源极连接层32以在设置于栅极绝缘层4的开口部内与栅极连接层31接触的方式配置。
氧化物半导体膜50’例如通过喷溅法形成。在此，作为氧化物半导体膜50’使用In－Ga－Zn－O类半导体膜(厚度：大约50nm)。
然后，如图10(e)所示，使用第五光掩模对氧化物半导体膜50’进行图案化，得到氧化物层50。接着，在氧化物层50之上形成保护膜(未图示)，对该保护膜进行图案化从而形成保护层8b、8c。保护层8b、8c例如由氧化物(例如SiO2)形成，其厚度为大约150nm。保护膜的图案化，能够以与参照图6(c)～(e)和图7(a)在前面叙述的方法相同的方法，通过利用以源极和栅极配线层为掩模的背面曝光以自对齐的方式进行。
接着，如图10(f)所示，对氧化物层50的一部分实施低电阻化处理。由此，氧化物层50中的没有被保护层8b覆盖的部分被低电阻化而成为导电体区域55。氧化物层50中的被保护层8b覆盖、没有被低电阻化的部分作为半导体区域51残留。被实施了低电阻化处理的部分(低电阻部分)的电阻小于没有被实施低电阻化处理的部分(高电阻部分)的电阻。作为低电阻化处理，能够使用与前述的实施方式相同的方法。
(第三实施方式的变形例)
本实施方式的下部透明电极2可以设置在与栅极电极3相比靠上层的位置。这种TFT基板例如能够通过如下方法制造。
图11(a)～图11(f)是用于说明变形例的TFT基板的制造方法的一个例子的示意性工序剖视图。另外，在以下的说明中，各层、膜的材料、厚度和形成方法等，与参照图10在前面叙述的材料、厚度和形成方法相同，所以省略说明。
首先，如图11(a)所示，在基板1上形成栅极电极3和栅极连接层31。
接着，如图11(b)所示，以覆盖栅极电极3和栅极连接层31的方式通过CVD法等形成绝缘层4c，然后，在绝缘层4c上形成下部透明电极2。
接着，如图11(c)所示，以覆盖下部透明电极2的方式形成绝缘层4a和绝缘层4b。然后，在绝缘层4a、4b(栅极绝缘层4)和绝缘层4c设置使栅极连接层31露出的开口部。
像这样，通过设置与栅极配线层接触的接触部分，不仅像素开关用的TFT，还能够简便地制造将周边电路和像素电路一体形成的薄膜晶体管阵列。
接着，如图11(d)所示，在栅极绝缘层4之上，形成包含源极电极6s、漏极电极6d和源极连接层32的源极配线层之后，形成氧化物半导体膜50’。源极连接层32以在设置于栅极绝缘层4的开口部内与栅极连接层31接触的方式配置。
然后，如图11(e)所示，对氧化物半导体膜50’进行图案化从而得到氧化物层50。接着，在氧化物层50之上形成保护膜(未图示)，通过利用了背面曝光的自对齐工艺对该保护膜进行图案化，从而得到保护层8b、8c。
接着，如图11(f)所示，对氧化物层50的一部分实施低电阻化处理，在氧化物层50中形成导电体区域55和半导体区域51。
另外，在本实施方式中，在图10(e)和图11(e)所示的工序中，也能够不形成保护膜(保护层8b)，而以利用背面曝光得到的抗蚀剂层为掩模，进行氧化物层50的低电阻化处理。
产业上的可利用性
本发明的实施方式能够广泛适用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、摄像传感器装置等摄像装置、图像输入装置、指纹读取装置等电子装置等的具备薄膜晶体管的装置。
附图标记说明
1      基板
2      下部透明电极
3      栅极电极
4      栅极绝缘层
4a、4b、4c 绝缘层
6s     源极电极
6d     漏极电极
8b、8c 保护层
9    上部透明电极
11   上部绝缘层
31   栅极连接层
32   源极连接层
33   透明连接层
50   氧化物层
55、56 导电体区域
51     半导体区域
150    液晶层
100、100A、100B、100C      半导体器件(TFT基板)
200    对置基板
500、500’、600、700   液晶显示装置

Claims (18)

1.一种半导体器件，其特征在于，具备：
基板；
在所述基板之上形成的栅极电极；
在所述栅极电极之上形成的栅极绝缘层；
氧化物层，其形成在所述栅极绝缘层之上，包含半导体区域和与所述半导体区域接触的第一导电体区域，所述半导体区域的至少一部分隔着所述栅极绝缘层与所述栅极电极重叠；
覆盖所述半导体区域的上表面的保护层；
与所述半导体区域电连接的源极电极和漏极电极；和
以隔着电介质层与所述第一导电体区域的至少一部分重叠的方式配置的透明电极，
所述漏极电极与所述第一导电体区域接触，
在从所述基板的法线方向看时，所述保护层的端部与所述漏极电极的端部、所述源极电极的端部或所述栅极电极的端部大致对齐，所述半导体区域与所述第一导电体区域的边界的至少一部分与所述保护层的端部大致对齐。
2.如权利要求1所述的半导体器件，其特征在于：
在从所述基板的法线方向看时，所述半导体区域配置在所述栅极电极的轮廓的内部。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述氧化物层还具有位于所述半导体区域的与所述第一导电体区域相反的一侧的第二导电体区域，
所述漏极电极与所述氧化物层的所述第一导电体区域的上表面接触，所述源极电极与所述氧化物层的所述第二导电体区域的上表面接触，
所述透明电极是隔着所述电介质层配置在所述氧化物层之上的上部透明电极，
在从所述基板的法线方向看时，所述保护层的端部与所述栅极电极的端部大致对齐，所述半导体区域与所述第一导电体区域以及第二导电体区域的边界的至少一部分，与所述保护层的端部大致对齐。
4.如权利要求1所述的半导体器件，其特征在于：
在从所述基板的法线方向看时，所述半导体区域配置在与所述栅极电极、所述源极电极和所述漏极电极中的至少一个重叠的区域的轮廓的内部。
5.如权利要求1或4所述的半导体器件，其特征在于：
所述源极电极和漏极电极形成于所述栅极绝缘层与所述氧化物层之间，
所述氧化物层的所述半导体区域与所述源极电极的上表面和所述漏极电极的上表面接触，
在从所述基板的法线方向看时，所述半导体区域与所述第一导电体区域的边界的至少一部分，与所述漏极电极的端部大致对齐。
6.如权利要求5所述的半导体器件，其特征在于：
所述透明电极是隔着所述电介质层配置在所述氧化物层之上的上部透明电极。
7.如权利要求4或5所述的半导体器件，其特征在于：
所述透明电极是配置在所述氧化物层与所述基板之间的下部透明电极，所述电介质层包含所述栅极绝缘层的至少一部分。
8.如权利要求3或6所述的半导体器件，其特征在于：
还具备源极－漏极连接部，
所述源极－漏极连接部还具备：
由与所述栅极电极相同的导电膜形成的栅极连接层；
由与所述源极电极相同的导电膜形成的源极连接层；和
由与所述上部透明电极相同的透明导电膜形成的透明连接层，
所述源极连接层与所述栅极连接层经所述透明连接层电连接。
9.如权利要求7所述的半导体器件，其特征在于：
还具备源极－漏极连接部，
所述源极－漏极连接部具备：
由与所述栅极电极相同的导电膜形成的栅极连接层；和
由与所述源极电极相同的导电膜形成的源极连接层，
所述源极连接层在设置于所述栅极绝缘层的开口部内与所述栅极连接层接触。
10.如权利要求1至9中任一项所述的半导体器件，其特征在于：
所述氧化物层包含In、Ga和Zn。
11.一种半导体器件的制造方法，其特征在于，包含：
工序(A)，准备在表面形成有栅极电极和栅极绝缘层的基板；
工序(B)，在所述栅极绝缘层之上形成氧化物半导体层；
工序(C)，在所述氧化物半导体层之上，形成覆盖所述氧化物半导体层中的位于所述栅极电极之上的部分的低电阻化处理用掩模，该工序包含在所述氧化物半导体层之上形成抗蚀剂膜的工序(C1)和以所述栅极电极为掩模从所述基板的与所述表面相反的一侧的面对所述抗蚀剂膜进行曝光而形成抗蚀剂层的工序(C2)；和
工序(D)，使所述氧化物半导体层中的没有被所述低电阻化处理用掩模覆盖的部分低电阻化而形成第一导电体区域，在所述氧化物半导体层中的没有被低电阻化的部分形成半导体区域，由此形成包含半导体区域和第一导电体区域的氧化物层。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，还包含：
工序(E)，以与所述氧化物层的上表面接触的方式形成源极电极和漏极电极；和
工序(F)，在所述氧化物层之上形成电介质层，接着，以隔着所述电介质层与所述第一导电体区域的至少一部分重叠的方式形成上部透明电极。
13.如权利要求11或12所述的半导体器件的制造方法，其特征在于：
所述工序(C)在所述工序(C1)之前包含在所述氧化物半导体层之上形成保护膜的工序，
在所述工序(C2)中，在所述保护膜上形成所述抗蚀剂层，
在所述工序(C2)之后，还包含以所述抗蚀剂层为掩模进行所述保护膜的图案化，形成保护层作为所述低电阻化处理用掩模的工序。
14.一种半导体器件的制造方法，其特征在于，包含：
工序(a)，准备在表面形成有栅极电极和栅极绝缘层的基板；
工序(b)，在所述栅极绝缘层之上形成源极电极和漏极电极；
工序(c)，形成覆盖所述源极电极和漏极电极的氧化物半导体层；
工序(d)，在所述氧化物半导体层之上，形成覆盖所述氧化物半导体层中的至少位于所述栅极电极之上的部分的低电阻化处理用掩模，该工序包含在所述氧化物半导体层之上形成抗蚀剂膜的工序(d1)和以所述栅极电极为掩模从所述基板的与所述表面相反一侧的面对所述抗蚀剂膜进行曝光而形成抗蚀剂层的工序(d2)；和
工序(e)，使所述氧化物半导体层中的没有被所述低电阻化处理用掩模覆盖的部分低电阻化而形成第一导电体区域，在所述氧化物半导体层中的没有被低电阻化的部分形成半导体区域，由此形成包含半导体区域和第一导电体区域的氧化物层。
15.如权利要求14所述的半导体器件的制造方法，其特征在于：
还包含工序(f)，以与所述氧化物层的上表面接触的方式形成电介质层，接着，以隔着所述电介质层与所述第一导电体区域的至少一部分重叠的方式形成上部透明电极。
16.如权利要求14所述的半导体器件的制造方法，其特征在于：
在所述工序(b)之前，还包含在所述基板之上形成下部透明电极的工序，
在所述工序(e)中，所述第一导电体区域以隔着所述栅极绝缘层的至少一部分与所述下部透明电极重叠的方式配置。
17.如权利要求14至16中任一项所述的半导体器件的制造方法，其特征在于：
所述工序(d)在所述工序(d1)之前包含在所述氧化物半导体层之上形成保护膜的工序，
在所述工序(d2)中在所述保护膜上形成所述抗蚀剂层，
在所述工序(d2)之后还包含以所述抗蚀剂层为掩模进行所述保护膜的图案化，形成保护层作为所述低电阻化处理用掩模的工序。
18.如权利要求11至17中任一项所述的半导体器件的制造方法，其特征在于：
所述氧化物半导体层包含In、Ga和Zn。
CN201380014079.7A 2012-03-12 2013-03-04 半导体器件及其制造方法 Expired - Fee Related CN104170069B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012054169 2012-03-12
JP2012-054169 2012-03-12
PCT/JP2013/055856 WO2013137045A1 (ja) 2012-03-12 2013-03-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104170069A true CN104170069A (zh) 2014-11-26
CN104170069B CN104170069B (zh) 2016-01-20

Family

ID=49160958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380014079.7A Expired - Fee Related CN104170069B (zh) 2012-03-12 2013-03-04 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20150129865A1 (zh)
CN (1) CN104170069B (zh)
TW (1) TWI623101B (zh)
WO (1) WO2013137045A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845690A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN105845841A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN105845545A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN105845626A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN109037150A (zh) * 2018-06-29 2018-12-18 昆山龙腾光电有限公司 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN109300963A (zh) * 2018-10-18 2019-02-01 福建华佳彩有限公司 基于屏下指纹识别的amoled显示结构及其制备方法
US10199394B2 (en) 2013-10-22 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device
CN110291644A (zh) * 2017-02-15 2019-09-27 夏普株式会社 有源矩阵基板
CN110783344A (zh) * 2018-07-26 2020-02-11 夏普株式会社 薄膜晶体管基板和薄膜晶体管基板的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9989828B2 (en) 2014-08-20 2018-06-05 Sharp Kabushiki Kaisha Semiconductor device and liquid crystal display device
WO2017070890A1 (en) * 2015-10-29 2017-05-04 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof, display panel, and display apparatus
KR20170081571A (ko) * 2016-01-04 2017-07-12 주식회사 엘지화학 회로기판의 제조방법
US20170287943A1 (en) * 2016-03-31 2017-10-05 Qualcomm Incorporated High aperture ratio display by introducing transparent storage capacitor and via hole
KR102691132B1 (ko) * 2016-10-31 2024-08-01 엘지디스플레이 주식회사 액정표시장치
WO2018105520A1 (ja) * 2016-12-08 2018-06-14 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2018186309A1 (ja) * 2017-04-07 2018-10-11 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP2019067906A (ja) * 2017-09-29 2019-04-25 シャープ株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JP2019153656A (ja) * 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034139A (ja) * 2008-07-25 2010-02-12 Sharp Corp 薄膜トランジスタおよびその製造方法
WO2011010415A1 (ja) * 2009-07-24 2011-01-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
WO2011030582A1 (ja) * 2009-09-11 2011-03-17 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置
JP2011091279A (ja) * 2009-10-23 2011-05-06 Canon Inc 薄膜トランジスタの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP5500712B2 (ja) * 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR101772511B1 (ko) * 2010-06-22 2017-08-30 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034139A (ja) * 2008-07-25 2010-02-12 Sharp Corp 薄膜トランジスタおよびその製造方法
WO2011010415A1 (ja) * 2009-07-24 2011-01-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
WO2011030582A1 (ja) * 2009-09-11 2011-03-17 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置
JP2011091279A (ja) * 2009-10-23 2011-05-06 Canon Inc 薄膜トランジスタの製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199394B2 (en) 2013-10-22 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device
CN105845626A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN105845545A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN105845690A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN105845841A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN110291644A (zh) * 2017-02-15 2019-09-27 夏普株式会社 有源矩阵基板
CN110291644B (zh) * 2017-02-15 2022-11-01 夏普株式会社 有源矩阵基板
CN109037150A (zh) * 2018-06-29 2018-12-18 昆山龙腾光电有限公司 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN109037150B (zh) * 2018-06-29 2021-03-23 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN110783344A (zh) * 2018-07-26 2020-02-11 夏普株式会社 薄膜晶体管基板和薄膜晶体管基板的制造方法
CN110783344B (zh) * 2018-07-26 2023-11-07 夏普株式会社 薄膜晶体管基板和薄膜晶体管基板的制造方法
CN109300963A (zh) * 2018-10-18 2019-02-01 福建华佳彩有限公司 基于屏下指纹识别的amoled显示结构及其制备方法
CN109300963B (zh) * 2018-10-18 2024-04-05 福建华佳彩有限公司 基于屏下指纹识别的amoled显示结构及其制备方法

Also Published As

Publication number Publication date
TWI623101B (zh) 2018-05-01
CN104170069B (zh) 2016-01-20
US20150129865A1 (en) 2015-05-14
WO2013137045A1 (ja) 2013-09-19
TW201342618A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
CN104170069A (zh) 半导体器件及其制造方法
TWI538210B (zh) 半導體裝置及其製造方法
US10297694B2 (en) Semiconductor device and method for manufacturing same
US9214533B2 (en) Semiconductor device having transparent electrodes
US9520476B2 (en) Semiconductor device and method for producing same
US20150123117A1 (en) Semiconductor device and method for manufacturing same
US9276126B2 (en) Semiconductor device and method for producing same
CN116565027A (zh) 制造薄膜晶体管的方法
US9373648B2 (en) Semiconductor device and method of manufacture thereof
TWI546965B (zh) 半導體裝置及其製造方法
CN104681564B (zh) 显示面板及应用其的显示装置
US9276127B2 (en) Semiconductor device and method for producing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

CF01 Termination of patent right due to non-payment of annual fee