CN104167369B - 芯片封装结构的制作方法 - Google Patents
芯片封装结构的制作方法 Download PDFInfo
- Publication number
- CN104167369B CN104167369B CN201310336975.7A CN201310336975A CN104167369B CN 104167369 B CN104167369 B CN 104167369B CN 201310336975 A CN201310336975 A CN 201310336975A CN 104167369 B CN104167369 B CN 104167369B
- Authority
- CN
- China
- Prior art keywords
- carrier
- metal layer
- chip
- patterned metal
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 145
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000000084 colloidal system Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 5
- 238000012856 packing Methods 0.000 claims 6
- 239000010410 layer Substances 0.000 description 199
- 229910000679 solder Inorganic materials 0.000 description 28
- 238000005538 encapsulation Methods 0.000 description 18
- 239000008393 encapsulating agent Substances 0.000 description 15
- 150000001875 compounds Chemical class 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000012858 packaging process Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000012792 core layer Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
一种芯片封装结构的制作方法，其包括下列步骤。首先，提供第一承载器。第一承载器包括第一表面及图案化金属层。图案化金属层设置于第一表面上。接着，形成介电层于第一表面上，以覆盖图案化金属层。接着，将第一承载器上的图案化金属层及介电层转移至第二承载器上。接着，设置多个芯片于图案化金属层上，使芯片电性连接图案化金属层。之后，形成封装胶体于第二承载器上，且封装胶体覆盖芯片、图案化金属层及介电层。接着，移除第二承载器。之后，切割芯片间的封装胶体及介电层，以形成多个芯片封装结构。
Description
技术领域
本发明是有关于一种封装结构的制作方法，且特别是有关于一种芯片封装结构的制作方法。
背景技术
目前在半导体工艺中，芯片封装载板是经常使用的封装元件之一。芯片封装载板例如为一多层线路板，其主要是由多层线路层以及多层介电层交替叠合所构成。
一般而言，上述多层线路板以往是在一核心基板上下制作多层线路与多层介电层，且核心基板为具有一定厚度的载体。多层线路与多层介电层则以全加成法（fullyadditive process）、半加成法（semi-additive process）、减成法（subtractive process）或是其他适合的方法交替地堆叠于核心基板上。随着电子元件薄型化，若无法有效地降低核心基板的厚度，势必不利于降低芯片封装结构的总厚度。核心基板的厚度因而需配合变薄，以配置在电子元件的有限空间内。然而，当核心基板的厚度缩减时，薄型化的核心基板由于刚性不足，因此容易增加基板工艺以及封装工艺的困难度和不良率。
发明内容
本发明提供一种芯片封装结构的制作方法，其制作出的芯片封装结构不具有载板核心层结构，因而具有较薄的封装厚度。
本发明提出一种芯片封装结构的制作方法，其包括下列步骤。首先，提供一第一承载器。第一承载器包括一第一表面及一图案化金属层。图案化金属层设置于第一表面上。接着，形成一介电层于第一表面上，以覆盖图案化金属层。接着，将第一承载器上的图案化金属层及介电层转移至一第二承载器上。接着，设置多个芯片于图案化金属层上，使芯片电性连接图案化金属层。之后，形成一封装胶体于第二承载器上，且封装胶体覆盖芯片、图案化金属层及介电层。接着，移除第二承载器。之后，切割芯片间的封装胶体及介电层，以形成多个芯片封装结构。
本发明提出一种芯片封装结构的制作方法，其包括下列步骤。首先，提供一第一承载器。第一承载器包括一金属层，设置于第一承载器上。接着，形成一介电层于金属层上。将第一承载器上的金属层及介电层转移至一第二承载器上，其中介电层贴附第二承载器。接着，移除第一承载器以暴露出金属层，且对金属层进行一图案化工艺，以形成一图案化金属层，图案化金属层包括多个导电迹线。之后，设置多个芯片于图案化金属层上，使芯片电性连接图案化金属层。接着，形成一封装胶体于第二承载器上，且封装胶体覆盖芯片、图案化金属层以及介电层。之后，移除第二承载器。接着，切割芯片间的封装胶体以及介电层，以形成多个芯片封装结构。
基于上述，本发明先于第一承载器上形成图案化金属层及介电层，再将图案化金属层及介电层转移至第二承载器上以进行后续的芯片接合、覆盖封装胶体等工艺，之后，再移除第二承载器并接续完成后续的芯片封装工艺。此外，本发明亦可先于第一承载器上形成一金属层以及介电层，再将金属层及介电层转移至第二承载器上，接着才对金属层进行图案化，并进行后续的芯片接合、覆盖封装胶体等工艺，之后，再移除第二承载器，以接续完成后续的芯片封装工艺。如此，本发明的芯片封装结构工艺即可制作出无载板核心层结构的芯片封装结构，因而使芯片封装结构的厚度得以降低。此外，本发明先以介电层结合图案化金属层，之后再形成覆盖芯片、图案化金属层以及介电层的封装胶体，借由此两阶段封胶作业，使本发明的芯片封装结构具有两种胶层，因此可通过选用两种不同热膨胀系数（coefficients of thermal expansion，CTE）的胶材来调整芯片封装结构翘曲的情形。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1I是依照本发明的一实施例的一种芯片封装结构的制作方法的剖面示意图。
图2A至图2I是依照本发明的另一实施例的一种芯片封装结构的制作方法的剖面示意图。
图3A至图3I是依照本发明的另一实施例的一种芯片封装结构的制作方法的剖面示意图。
图4A至图4I是依照本发明的另一实施例的一种芯片封装结构的制作方法的剖面示意图。
【符号说明】
100、200、300、400：芯片封装结构
100a、200a、300a、400a：球格阵列封装
100b、200b、300b、400b：垫格阵列封装
110、210、310、410：第一承载器
112、212、312：第一表面
120、220、320、420：金属层
122、222、322、422：图案化金属层
124a、224a、324a、424a：接垫
130、230、330、430：介电层
132、432：开口
140、240、340、440：第二承载器
150、250、350、450：芯片
160、260、360、460：封装胶体
170、270、370、470：焊球
180、280、380、480：垫型端子
226、324：连接层
226a、326a：导电迹线
228：图案化镀层
具体实施方式
图1A至图1I是依照本发明的一实施例的一种芯片封装结构的制作方法的剖面示意图。请同时参照图1A及图1B，在本实施例中，芯片封装结构的制作方法包括下列步骤：首先，提供一第一承载器110。第一承载器110包括一第一表面112及一图案化金属层122。图案化金属层122设置于第一表面112上。详细而言，在本实施例中，图案化金属层122设置于第一表面112上的方法可如图1A所示，先形成一金属层120于第一承载器110的第一表面112上。接着，再如图1B所示，对金属层120进行一图案化工艺，以形成上述的图案化金属层122，图案化金属层122包括多个导电迹线122a，其中，图案化工艺例如为蚀刻工艺。
接着，请参照图1C，形成一介电层130于第一表面112上。在本实施例中，介电层130是全面性地覆盖图案化金属层122。具体而言，介电层130例如为封装胶体，并通过例如铸模灌胶的方式覆盖于图案化金属层122上，但本发明并不局限介电层130的材料以及其形成于第一表面112上的方式。接着，请同时参照图1C及图1D，将图1C中的第一承载器110上的图案化金属层122及介电层130转移至图1D的第二承载器140上。详细而言，转移图案化金属层122及介电层130的方式例如为将第二承载器140贴附于图1C的介电层130的表面上，再移除第一承载器110，以暴露出图案化金属层122。
请接着参照图1E，设置多个芯片150于图案化金属层122上，使芯片150电性连接图案化金属层122，之后，再形成一封装胶体160于第二承载器140上，且封装胶体160覆盖芯片150、图案化金属层122及介电层130。在本实施例中，芯片150是以例如倒装焊的方式设置于图案化金属层122上，但本发明并不局限芯片150设置于图案化金属层122上的方式，在本发明的其他未绘示的实施例中，芯片150亦可例如以打线接合的方式设置于图案化金属层122上。
接着，请同时参照图1E及图1F，移除图1E中的第二承载器140，以暴露出介电层130，之后再形成如图1F所示的多个开口132于介电层130中，其中开口132暴露出部分的图案化金属层122。接着，填充导电材于开口132内，以形成多个接垫124a，其中接垫124a分别与图案化金属层122的导电迹线122a电性连接。之后，如图1G所示，进行一单体化工艺，意即，切割芯片150间的封装胶体160及介电层130，使芯片150间彼此分离，以形成多个芯片封装结构100。如此，即完成本实施例的芯片封装结构100的工艺。
值得注意的是，在本发明的一实施例中，亦可先分别设置多个焊球170于接垫124a上，再进行单体化工艺，以形成多个如图1H所示的球格阵列（Ball Grid Array，BGA）封装100a，使芯片封装结构能通过焊球170与其他电子元件连接。在本发明其他未绘示的实施例中，亦可形成多个接垫124a后，形成一防焊层于介电层130以及接垫124a上，并对应接垫124a于防焊层上形成多个开口以定义出植球区，接着再设置焊球170于植球区内，使焊球170与接垫124a连接。当然，在本发明的另一实施例中，亦可以多个垫型端子180取代焊球170设置于接垫124a上，再进行单体化工艺，以形成多个如图1I所示的垫格阵列（Land GridArray，LGA）封装100b，使芯片封装结构能通过垫型端子180与其他电子元件连接。
如此，本实施例所形成的芯片封装结构100不具有载板核心层结构及防焊绿漆（Solder Mask），因而能降低其封装厚度。此外，本实施例先以封装胶体作为介电层130，之后再形成覆盖芯片150、图案化金属层122以及介电层130的封装胶体160，借由两阶段封胶作业，使本实施例的芯片封装结构100具有两层封装胶体，因而可通过选用两种不同热膨胀系数（coefficients of thermal expansion，CTE）的封装胶体来调整芯片封装结构100翘曲的情形。
图2A至图2I是依照本发明的另一实施例的一种芯片封装结构的制作方法的剖面示意图。在此必须说明的是，本实施例的芯片封装结构的制作方法与图1A至图1I的芯片封装结构的制作方法大致相似，因此省略了相同技术内容的说明。关于省略部分的说明可参考前一实施例，本实施例不再重复赘述。
请同时参照图2A至图2C，本实施例的芯片封装结构的制作方法亦是先提供第一承载器210，其中第一承载器210包括第一表面212及图案化金属层222，而图案化金属层222设置于第一表面212上。惟在本实施例中，图案化金属层222设置于第一表面212上的方法可先如图2A所示，形成一金属层220于第一承载器210上，并于金属层220上进行表面处理以形成一图案化镀层228。接着，如图2B所示，以图案化镀层228为罩幕对金属层220进行一图案化工艺，以形成图案化金属层222，其中，图案化金属层222包括一连接层226以及多个接垫224a，且接垫224a位于连接层226上。详细而言，图案化工艺例如为一半蚀刻工艺，意即仅于图2A的金属层220上蚀刻出多个接垫224a，而接垫224a仍以连接层226彼此连接。
接着，如图2C所示，形成介电层230于第一表面212上。在本实施例中，介电层230是至少填充于接垫224a之间并暴露出接垫224a的一表面，而在本发明的其他未绘示的实施例中，介电层230亦可完全覆盖接垫224a。具体而言，介电层230例如为一防焊层（SolderResist），并通过印刷涂布的方式填充于接垫224a之间，当然，本发明并不以此为限。接着，请同时参照图2C及图2D，将图2C中的第一承载器210上的图案化金属层222及介电层230转移至图2D的第二承载器240上。在本实施例中，转移图案化金属层222及介电层230的方式例如为将第二承载器240贴附于图2C中的介电层230及接垫224a暴露的表面上，再移除第一承载器210，以暴露出图案化金属层222的连接层226。接着，再同时参照图2D及图2E，对图2D中的连接层226进行一图案化工艺，以形成图2E中的多个对应该多个接垫224a的导电迹线226a。
接着，如图2F所示，设置多个芯片250于图案化金属层222的导电迹线226a上，使芯片250电性连接导电迹线226a，之后，再形成一封装胶体260于第二承载器240上，且封装胶体260覆盖芯片250、图案化金属层222及介电层230。在本实施例中，芯片250是以例如倒装焊的方式设置于图案化金属层222上，但本发明并不局限芯片250设置于图案化金属层222上的方式。接着，请同时参照图2F及图2G，移除图2F中的第二承载器240，以暴露出接垫224a的表面，在本发明的其他未绘示的实施例中，当接垫224a是被介电层230所覆盖，则在移除第二承载器240后，对应接垫224a于介电层230中形成开口，以使接垫224a的表面暴露出。接着再进行单体化工艺，意即，切割芯片250间的封装胶体260及介电层230，以形成多个芯片封装结构200。如此，即完成本实施例的芯片封装结构200的工艺。
值得注意的是，在本发明的一实施例中，亦可如前一实施例所述，先分别设置多个焊球270于接垫224a暴露的表面上，再进行单体化工艺，以形成多个如图2H所示的球格阵列封装200a，使芯片封装结构能通过焊球270与其他电子元件连接。在本发明其他未绘示的实施例中，亦可在移除第二承载器240并使接垫224a暴露出后，形成一防焊层于介电层230及接垫224a上，并对应接垫224a于防焊层上形成多个开口，以定义出植球区，接着再设置焊球270于植球区内，使焊球270与接垫224a连接。而在本发明的另一实施例中，亦可以多个垫型端子280取代焊球270设置于接垫224a暴露的表面上，再进行单体化工艺，以形成多个如图2I所示的垫格阵列封装200b，使芯片封装结构能通过垫型端子280与其他电子元件连接。
图3A至图3I是依照本发明的另一实施例的一种芯片封装结构的制作方法的剖面示意。在此必须说明的是，本实施例的芯片封装结构的制作方法与图1A至图1I的芯片封装结构的制作方法大致相似，因此省略了相同技术内容的说明。关于省略部分的说明可参考上述实施例，本实施例不再重复赘述。
请同时参照图3A至图3C，本实施例的芯片封装结构的制作方法亦是提供第一承载器310，其中第一承载器310包括第一表面312及图案化金属层322，而图案化金属层322设置于第一表面312上。惟在本实施例中，图案化金属层322设置于第一表面312上的方法可先如图3A所示，提供一金属层320，其中金属层320包括一连接层324及多个导电迹线326a，导电迹线326a位于连接层324上，也就是说，导电迹线326a以连接层324彼此连接。接着，请参照图3B，将金属层320设置于第一承载器310上，使导电迹线326a贴附第一承载器310，之后，请同时参照图3B及图3C，对图3B中的金属层320的连接层324进行图案化工艺，以形成多个对应导电迹线326a的接垫324a。上述的图案化金属层322即是由导电迹线326a及对应导电迹线326a的接垫324a所组成。
接着，请参照图3D，形成介电层330于第一表面312上。在本实施例中，介电层330是至少填充于接垫324a及导电迹线326a之间并暴露出接垫324a的一表面，在本发明的其他未绘示的实施例中，介电层330亦可完全覆盖接垫324a。具体而言，介电层330例如为防焊层，并通过印刷涂布的方式填充于接垫324a及导电迹线326a之间，或介电层330例如为封装胶体，并通过例如铸模灌胶的方式填充于接垫324a及导电迹线326a之间并覆盖接垫324a，当然，本发明并不以此为限。之后，请同时参照图3D及图3E，将图3D中的第一承载器310上的图案化金属层322及介电层330转移至一第二承载器340上。在本实施例中，转移图案化金属层322及介电层330的方式例如为将第二承载器340贴附于图3D的介电层330及接垫324a暴露的表面上，再移除第一承载器310，以暴露出导电迹线326a。
承上述，请再参照图3F所示，设置多个芯片350于图案化金属层322的导电迹线326a上，使芯片350电性连接导电迹线326a。之后，再形成一封装胶体360于第二承载器340上，且封装胶体360覆盖芯片350、图案化金属层322及介电层330。接着，请同时参照图3F及图3G，移除图3F中的第二承载器340以暴露出接垫324a，在本发明的其他未绘示的实施例中，若接垫324a是被介电层330所覆盖，则在移除第二承载器340后，对应接垫324a于介电层330中形成开口，以使接垫324a的表面暴露出。接着再进行单体化工艺，以形成多个芯片封装结构300。如此，即完成本实施例的芯片封装结构300的工艺。值得注意的是，在本发明的一实施例中，可先分别设置多个焊球370于接垫324a暴露的表面上，再进行单体化工艺，以形成多个如图3H所示的球格阵列封装300a，使芯片封装结构能通过焊球370与其他电子元件连接。在本发明其他未绘示的实施例中，可在移除第二承载器340并使接垫324a暴露出后，形成一防焊层于介电层330及接垫324a上，并对应接垫324a于防焊层上形成多个开口，以定义出植球区，接着再设置焊球370于植球区内，使焊球370与接垫324a连接。在本发明的另一实施例中，亦可以多个垫型端子380取代焊球370设置于接垫324a上，再进行单体化工艺，以形成多个如图3I所示的垫格阵列封装300b。使芯片封装结构能通过垫型端子380与其他电子元件连接。
图4A至图4I是依照本发明的另一实施例的一种芯片封装结构的制作方法的剖面示意图。在此必须说明的是，本实施例的芯片封装结构的制作方法与图1A至图1I的芯片封装结构的制作方法大致相似，因此省略了相同技术内容的说明。关于省略部分的说明可参考上述实施例，本实施例不再重复赘述。
请先参考图4A，本实施例的芯片封装结构的制作方法包括下列步骤：首先，提供一第一承载器410。第一承载器410包括一金属层420，设置于第一承载器410上。接着，如图4B所示，形成一介电层430于金属层420上。之后，请同时参照图4B及图4C，将图4B中的第一承载器410上的金属层420及介电层430转移至图4C中的第二承载器440上。在本实施例中，转移金属层420及介电层430的方式例如为将第二承载器440贴附于图4B的介电层430的表面上，再移除第一承载器410，以暴露出金属层420。接着，请同时参照图4C及图4D，对图4C中的金属层420进行一图案化工艺，以形成图4D的图案化金属层422，其中图案化金属层422包括多个导电迹线422a。换句话说，本实施例的芯片封装结构的制作方法是先形成一金属层420于第一承载器410上，再设置介电层430于金属层420上，接着转移金属层420及介电层430至第二承载器440，之后才进行图案化工艺以形成图案化金属层422。而前述实施例则为一开始即形成一图案化金属层于第一承载器上，之后才接续进行设置介电层、转移图案化金属层及介电层至第二承载器等步骤。
承上述，请再参照图4E，设置多个芯片450于图案化金属层422上，使芯片450电性连接图案化金属层422，之后，再形成一封装胶体460于第二承载器440上，且封装胶体460覆盖芯片450、图案化金属层422及介电层430。在本实施例中，芯片450是以例如倒装焊的方式设置于图案化金属层422上。接着，请同时参照图4E及图4F，移除图4E中的第二承载器440以暴露介电层430，之后，再形成多个开口432于暴露的介电层430中。开口432暴露出部分的图案化金属层422。接着再填充导电材于开口432内，以形成多个接垫424a。之后，如图4G所示，进行一单体化工艺，意即，切割芯片450间的封装胶体460及介电层430，以形成多个芯片封装结构400。如此，即完成本实施例的芯片封装结构400的工艺。值得注意的是，在本发明的一实施例中，可先分别设置多个焊球470于接垫424a上，再进行单体化工艺，以形成多个如图4H所示的球格阵列封装400a，使芯片封装结构能通过焊球470与其他电子元件连接。在本发明的另一实施例中，亦可以多个垫型端子480取代焊球470设置于接垫424a上，再进行单体化工艺，以形成多个如图4I所示的垫格阵列封装400b，使芯片封装结构能通过垫型端子480与其他电子元件连接。
综上所述，本发明先于第一承载器上形成图案化金属层及介电层，再将图案化金属层及介电层转移至第二承载器上以进行后续的芯片接合、覆盖封装胶体等工艺，之后，再移除第二承载器并接续完成后续的芯片封装工艺。此外，本发明亦可先于第一承载器上形成一金属层以及介电层，再将金属层及介电层转移至第二承载器上，接着才对金属层进行图案化，并进行后续的芯片接合、覆盖封装胶体等工艺，之后，再移除第二承载器，以接续完成后续的芯片封装工艺。如此，本发明的芯片封装结构工艺即可制作出无载板核心层结构的芯片封装结构，因而使芯片封装结构的厚度得以降低。此外，本发明先以介电层结合图案化金属层，之后再形成覆盖芯片、图案化金属层以及介电层的封装胶体，借由此两阶段封胶作业，使本发明的芯片封装结构具有两种胶层，因此可通过选用两种不同热膨胀系数（coefficients of thermal expansion，CTE）的胶材来调整芯片封装结构翘曲的情形。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (17)
1.一种芯片封装结构的制作方法，其特征在于，包括：
提供第一承载器，该第一承载器包括第一表面以及图案化金属层，该图案化金属层设置于该第一表面上；
形成介电层于该第一表面上，以覆盖该图案化金属层；
将该第一承载器上的该图案化金属层及该介电层转移至第二承载器上；
设置多个芯片于该图案化金属层上，使该多个芯片电性连接该图案化金属层；
形成封装胶体于该第二承载器上，且该封装胶体覆盖该多个芯片、该图案化金属层以及该介电层；
移除该第二承载器；以及
切割该多个芯片间的该封装胶体以及该介电层，以形成多个芯片封装结构。
2.如权利要求1所述的芯片封装结构的制作方法，其特征在于，提供该第一承载器，该第一承载器包括该第一表面以及该图案化金属层的步骤更包括：
形成金属层于该第一承载器上；以及
对该金属层进行图案化工艺，以形成该图案化金属层，该图案化金属层包括多个导电迹线。
3.如权利要求2所述的芯片封装结构的制作方法，其特征在于，将该第一承载器上的该图案化金属层及该介电层转移至该第二承载器上时，该介电层贴附该第二承载器。
4.如权利要求3所述的芯片封装结构的制作方法，其特征在于，更包括：
在移除该第二承载器后，形成多个开口于暴露的该介电层中，该多个开口暴露出部分的该图案化金属层；以及
填充导电材于该多个开口内，以形成多个接垫，该多个接垫分别与该多个导电迹线电性连接。
5.如权利要求4所述的芯片封装结构的制作方法，其特征在于，更包括：
分别设置多个焊球于该多个接垫上。
6.如权利要求1所述的芯片封装结构的制作方法，其特征在于，提供该第一承载器，该第一承载器包括该第一表面以及该图案化金属层的步骤更包括：
形成金属层于该第一承载器上；以及
对该金属层进行图案化工艺，以形成该图案化金属层，该图案化金属层包括连接层以及多个接垫，该多个接垫位于该连接层上。
7.如权利要求6所述的芯片封装结构的制作方法，其特征在于，该介电层至少填充于该多个接垫之间。
8.如权利要求7所述的芯片封装结构的制作方法，其特征在于，将该第一承载器上的该图案化金属层及该介电层转移至该第二承载器上时，该介电层贴附该第二承载器。
9.如权利要求8所述的芯片封装结构的制作方法，其特征在于，更包括：
在将该第一承载器上的该图案化金属层及该介电层转移至该第二承载器上后，对该连接层进行图案化工艺，以形成多个对应该多个接垫的导电迹线，以将该多个芯片设置于该多个导电迹线上，使该多个芯片电性连接该多个导电迹线。
10.如权利要求9所述的芯片封装结构的制作方法，其特征在于，更包括：
移除该第二承载器后，分别设置多个焊球于该多个接垫上。
11.如权利要求1所述的芯片封装结构的制作方法，其特征在于，提供该第一承载器，该第一承载器包括该第一表面以及该图案化金属层的步骤更包括：
提供金属层，该金属层包括连接层及多个导电迹线，该多个导电迹线位于该连接层上；
将该金属层设置于该第一承载器上，使该多个导电迹线贴附该第一承载器；以及
对该金属层的该连接层进行图案化工艺，以形成多个对应该多个导电迹线的接垫，其中该图案化金属层包括该多个导电迹线及该多个接垫。
12.如权利要求11所述的芯片封装结构的制作方法，其特征在于，该介电层至少填充于该多个导电迹线及该多个接垫之间。
13.如权利要求12所述的芯片封装结构的制作方法，其特征在于，将该第一承载器上的该图案化金属层及该介电层转移至该第二承载器上时，该介电层贴附该第二承载器。
14.如权利要求13所述的芯片封装结构的制作方法，其特征在于，更包括：
移除该第二承载器后，分别设置多个焊球于该多个接垫上。
15.一种芯片封装结构的制作方法，其特征在于，包括：
提供第一承载器，该第一承载器包括金属层，设置于该第一承载器上；
形成介电层于该金属层上；
将该第一承载器上的该金属层及该介电层转移至第二承载器上，其中该介电层贴附该第二承载器；
移除该第一承载器以暴露出该金属层；
对该金属层进行图案化工艺，以形成图案化金属层，该图案化金属层包括多个导电迹线；
设置多个芯片于该图案化金属层上，使该多个芯片电性连接该图案化金属层；
形成封装胶体于该第二承载器上，且该封装胶体覆盖该多个芯片、该图案化金属层以及该介电层；
移除该第二承载器；以及
切割该多个芯片间的该封装胶体以及该介电层，以形成多个芯片封装结构。
16.如权利要求15所述的芯片封装结构的制作方法，其特征在于，更包括：
在移除该第二承载器后，形成多个开口于暴露的该介电层中，该多个开口暴露出部分的该图案化金属层；以及
填充导电材于该多个开口内，以形成多个接垫，该多个接垫分别与该多个导电迹线电性连接。
17.如权利要求16所述的芯片封装结构的制作方法，其特征在于，更包括：
分别设置多个焊球于该多个接垫上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102117579 | 2013-05-17 | ||
| TW102117579A TWI550732B (zh) | 2013-05-17 | 2013-05-17 | 晶片封裝結構的製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104167369A CN104167369A (zh) | 2014-11-26 |
| CN104167369B true CN104167369B (zh) | 2017-03-01 |
Family
ID=51911137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310336975.7A Active CN104167369B (zh) | 2013-05-17 | 2013-08-05 | 芯片封装结构的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104167369B (zh) |
| TW (1) | TWI550732B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111712907A (zh) * | 2018-02-09 | 2020-09-25 | 迪德鲁科技(Bvi)有限公司 | 制造具有无载体模腔的扇出型封装的方法 |
| CN110224002A (zh) | 2019-06-18 | 2019-09-10 | 京东方科技集团股份有限公司 | 一种microLED面板制备方法及制备设备 |
| CN111883502B (zh) * | 2020-08-03 | 2022-07-01 | 中国电子科技集团公司第三十八研究所 | 焊料微凸点阵列制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886409A (en) * | 1996-01-16 | 1999-03-23 | Hitachi, Ltd. | Electrode structure of wiring substrate of semiconductor device having expanded pitch |
| TW512500B (en) * | 2000-12-05 | 2002-12-01 | Jr-Gung Huang | Transfer bump encapsulation |
| TW200802764A (en) * | 2006-06-02 | 2008-01-01 | Chipmos Technologies Inc | Chip package with array pads and method for manufacturing the same |
| CN102244013A (zh) * | 2010-05-14 | 2011-11-16 | 新科金朋有限公司 | 半导体器件及其制造方法 |
-
2013
- 2013-05-17 TW TW102117579A patent/TWI550732B/zh active
- 2013-08-05 CN CN201310336975.7A patent/CN104167369B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886409A (en) * | 1996-01-16 | 1999-03-23 | Hitachi, Ltd. | Electrode structure of wiring substrate of semiconductor device having expanded pitch |
| TW512500B (en) * | 2000-12-05 | 2002-12-01 | Jr-Gung Huang | Transfer bump encapsulation |
| TW200802764A (en) * | 2006-06-02 | 2008-01-01 | Chipmos Technologies Inc | Chip package with array pads and method for manufacturing the same |
| CN102244013A (zh) * | 2010-05-14 | 2011-11-16 | 新科金朋有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104167369A (zh) | 2014-11-26 |
| TWI550732B (zh) | 2016-09-21 |
| TW201445649A (zh) | 2014-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
| CN107346766B (zh) | 整合扇出型封装及其制造方法 | |
| US8580608B2 (en) | Fabrication method of package structure having embedded semiconductor component | |
| US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
| TW201405735A (zh) | 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法 | |
| JP2007158331A (ja) | 半導体デバイスのパッケージング方法 | |
| US10002825B2 (en) | Method of fabricating package structure with an embedded electronic component | |
| JP2007287922A (ja) | 積層型半導体装置及びその製造方法 | |
| CN102144291B (zh) | 半导体基板、封装与装置 | |
| US8952268B2 (en) | Interposed substrate and manufacturing method thereof | |
| US11246223B2 (en) | Package apparatus | |
| CN102956511A (zh) | 半导体封装结构及其制作方法 | |
| US9462704B1 (en) | Extended landing pad substrate package structure and method | |
| KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
| CN104167369B (zh) | 芯片封装结构的制作方法 | |
| US11417581B2 (en) | Package structure | |
| TWI550744B (zh) | 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法 | |
| US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| US20090288861A1 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| TWI400783B (zh) | 封裝結構及其製作方法 | |
| CN101916751B (zh) | 封装结构及其制作方法 | |
| US8384216B2 (en) | Package structure and manufacturing method thereof | |
| CN104851847B (zh) | 封装装置及其制作方法 | |
| TWI512921B (zh) | 載板結構與晶片封裝結構及其製作方法 | |
| TWI594349B (zh) | 半導體封裝載板及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |