CN104157553A - 双重图形化形成方法 - Google Patents
双重图形化形成方法 Download PDFInfo
- Publication number
- CN104157553A CN104157553A CN201410403328.8A CN201410403328A CN104157553A CN 104157553 A CN104157553 A CN 104157553A CN 201410403328 A CN201410403328 A CN 201410403328A CN 104157553 A CN104157553 A CN 104157553A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- photoetching
- formation method
- diaphragm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种双重图形化形成方法，包括：第一步骤，在晶圆衬底表面依次布置待刻蚀层、硬掩模层以及第一光刻胶层，并且通过第一次光刻形成图案光刻胶层的第一光刻胶图案；第二步骤，生长保护膜以覆盖第一光刻胶图案和暴露出来的硬掩模层；第三步骤，在保护膜布置第二光刻胶层，并对第二光刻胶层执行第二次光刻以在保护膜上形成第二光刻胶图案；第四步骤，执行干法刻蚀，将第一光刻胶图案和第二光刻胶图案进行转移到待刻蚀层，以得到待刻蚀层的图案。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种双重图形化形成方法。
背景技术
在半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到45纳米、32纳米，甚至更低的22、16纳米。当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化技术无疑成为了业界的最佳选择，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。
双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。典型的双重图形化工艺流程的简化包括光刻-刻蚀-光刻-刻蚀(LELE)。
LELE工艺是一种很好的双重图形化形成方法，但是工艺流程比较复杂，成本高。为了降低工艺成本，有人提出了LLE的双重图形化方法。该工艺是在第一次光刻形成图案之后，通过一种特殊的化学物质对光刻胶表面进行改性。由于减少一次刻蚀步骤会减少很多工艺(例如，附加的硬掩模和刻蚀阻止层的沉积过程)，所以这种方式实现的LLE双重图形化相比LELE双重图形化还是有意义的(能够减少一次刻蚀步骤，以及与之关联的薄膜沉积等步骤)。但是，实际工艺中，上述方法仍然增加了一些附加步骤，其中需在第二次光刻之前增加改性物质覆盖-烘烤-改性物质去除三个工艺流程。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够实现工艺流程的简化和成本的降低的双重图形化形成方法。
为了实现上述技术目的，根据本发明，提供了一种双重图形化形成方法，包括：第一步骤，在晶圆衬底表面依次布置待刻蚀层、硬掩模层以及第一光刻胶层，并且通过第一次光刻形成图案光刻胶层的第一光刻胶图案；第二步骤，生长保护膜以覆盖第一光刻胶图案和暴露出来的硬掩模层；第三步骤，在保护膜布置第二光刻胶层，并对第二光刻胶层执行第二次光刻以在保护膜上形成第二光刻胶图案；第四步骤，执行干法刻蚀，将第一光刻胶图案和第二光刻胶图案进行转移到待刻蚀层，以得到待刻蚀层的图案。
优选地，待刻蚀层的图案包括与第一光刻胶图案对应的第一图案和与第二光刻胶图案对应的第二图案。
优选地，所述待刻蚀层是用于形成多晶硅栅极的多晶硅层。
优选地，第二步骤利用原子层沉积的方式生长保护膜。
优选地，所述保护膜是氧化硅和/或氮化硅。
优选地，第二步骤利用工艺温度在100℃以下的等离子体增强型原子层沉积所述保护膜。
优选地，保护膜的厚度为10-30A。
优选地，第一光刻胶图案的尺寸等于最终期望尺寸减去两倍保护膜厚度。
在本发明中，在第一次光刻图案形成之后，并不需要用表面改性物质对晶圆上的光胶进行处理，而是直接用原子层沉积的方式生长一层很薄的保护膜，例如氧化硅薄膜。然后进入第二次光刻工艺，由于氧化硅保护膜的存在，第一次光刻之后形成的光胶图案并不会与第二次光刻涂布的光刻胶相接触，也就不存在光刻胶之间的互溶干扰。通过本发明提出的技术方法，同样能够实现LLE方式双重图形化工艺。而且流程更为简单，成本也更低。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图4示意性地示出了根据本发明优选实施例的双重图形化形成方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图4示意性地示出了根据本发明优选实施例的双重图形化形成方法的各个步骤。
具体地说，如图1至图4所示，根据本发明优选实施例的双重图形化形成方法包括：
第一步骤，在晶圆衬底10表面依次布置待刻蚀层20(例如用于形成多晶硅栅极的多晶硅层)、硬掩模层30以及第一光刻胶层，并且通过第一次光刻形成图案光刻胶层的第一光刻胶图案40；如图1所示。
第二步骤，利用ALD(原子层沉积，台阶覆盖力可以达到100％)的方式生长保护膜50(例如氧化硅，氮化硅等)以覆盖第一光刻胶图案40和暴露出来的硬掩模层30；如图2所示。
在第二步骤中，由于光刻胶图案不能耐高温，为了防止光刻胶在保护膜沉积过程中发生变形，可以选择工艺温度在100℃以下的PEALD(等离子体增强型原子层沉积)氧化硅薄膜沉积工艺。
在第二步骤中，优选地，保护膜50的厚度为10-30A。
在第二步骤中，保护膜50的厚度会影响后续结构的特征尺寸，第一次光刻时的特征尺寸设计需要将这个因素考虑在内(简言之就是将光刻胶图案的尺寸相应的设计得小一些)；具体地，第一光刻胶图案40的尺寸等于最终期望尺寸减去两倍保护膜50厚度。
第三步骤，在保护膜50布置第二光刻胶层，并对第二光刻胶层执行第二次光刻以在保护膜50上形成第二光刻胶图案60。在该步骤中，由于第一次光刻形成的第一光刻胶图案40已经有保护膜50的保护，所以不会被第二次光刻工艺影响；所以得到的结构如图3所示。
第二光刻胶图案60上由于无需再覆盖保护膜50，所以第二光刻胶图案60的尺寸可以等于最终期望尺寸。
第四步骤，执行干法刻蚀，将第一光刻胶图案40和第二光刻胶图案60进行转移到待刻蚀层20，以得到所需要的待刻蚀层20的图案；如图4所示，所需要的待刻蚀层20的图案包括与第一光刻胶图案40对应的第一图案21和与第二光刻胶图案60对应的第二图案22。
在本发明中，在第一次光刻图案形成之后，并不需要用表面改性物质对晶圆上的光胶进行处理，而是直接用原子层沉积的方式生长一层很薄的保护膜，例如氧化硅薄膜。然后进入第二次光刻工艺，由于氧化硅保护膜的存在，第一次光刻之后形成的光胶图案并不会与第二次光刻涂布的光刻胶相接触，也就不存在光刻胶之间的互溶干扰。通过本发明提出的技术方法，同样能够实现LLE方式双重图形化工艺。而且流程更为简单，成本也更低。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种双重图形化形成方法，其特征在于包括：
第一步骤，在晶圆衬底表面依次布置待刻蚀层、硬掩模层以及第一光刻胶层，并且通过第一次光刻形成图案光刻胶层的第一光刻胶图案；
第二步骤，生长保护膜以覆盖第一光刻胶图案和暴露出来的硬掩模层；
第三步骤，在保护膜布置第二光刻胶层，并对第二光刻胶层执行第二次光刻以在保护膜上形成第二光刻胶图案；
第四步骤，执行干法刻蚀，将第一光刻胶图案和第二光刻胶图案进行转移到待刻蚀层，以得到待刻蚀层的图案。
2.根据权利要求1所述的双重图形化形成方法，其特征在于，待刻蚀层的图案包括与第一光刻胶图案对应的第一图案和与第二光刻胶图案对应的第二图案。
3.根据权利要求1或2所述的双重图形化形成方法，其特征在于，所述待刻蚀层是用于形成多晶硅栅极的多晶硅层。
4.根据权利要求1或2所述的双重图形化形成方法，其特征在于，第二步骤利用原子层沉积的方式生长保护膜。
5.根据权利要求1或2所述的双重图形化形成方法，其特征在于，所述保护膜是氧化硅和/或氮化硅。
6.根据权利要求1或2所述的双重图形化形成方法，其特征在于，第二步骤利用工艺温度在100℃以下的等离子体增强型原子层沉积所述保护膜。
7.根据权利要求1或2所述的双重图形化形成方法，其特征在于，保护膜的厚度为10-30A。
8.根据权利要求1或2所述的双重图形化形成方法，其特征在于，第一光刻胶图案的尺寸等于最终期望尺寸减去两倍保护膜厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410403328.8A CN104157553A (zh) | 2014-08-15 | 2014-08-15 | 双重图形化形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410403328.8A CN104157553A (zh) | 2014-08-15 | 2014-08-15 | 双重图形化形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104157553A true CN104157553A (zh) | 2014-11-19 |
Family
ID=51883027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410403328.8A Pending CN104157553A (zh) | 2014-08-15 | 2014-08-15 | 双重图形化形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104157553A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105116685A (zh) * | 2015-09-24 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种光刻胶图案的制作方法、彩色滤光片及显示装置 |
| CN109411334A (zh) * | 2017-08-17 | 2019-03-01 | 南亚科技股份有限公司 | 半导体元件的精细线图案形成方法 |
| CN114038739A (zh) * | 2021-10-27 | 2022-02-11 | 上海华力集成电路制造有限公司 | 多晶硅的刻蚀方法 |
-
2014
- 2014-08-15 CN CN201410403328.8A patent/CN104157553A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105116685A (zh) * | 2015-09-24 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种光刻胶图案的制作方法、彩色滤光片及显示装置 |
| CN105116685B (zh) * | 2015-09-24 | 2019-10-01 | 京东方科技集团股份有限公司 | 一种光刻胶图案的制作方法、彩色滤光片及显示装置 |
| CN109411334A (zh) * | 2017-08-17 | 2019-03-01 | 南亚科技股份有限公司 | 半导体元件的精细线图案形成方法 |
| CN114038739A (zh) * | 2021-10-27 | 2022-02-11 | 上海华力集成电路制造有限公司 | 多晶硅的刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103489786B (zh) | 一种阵列基板的制作方法 | |
| CN101577241B (zh) | 在三极管和mos管混合电路制备中实现隔离结构的方法 | |
| CN106783626A (zh) | 薄膜晶体管、阵列基板和显示装置的制造方法 | |
| CN104157553A (zh) | 双重图形化形成方法 | |
| CN103400753B (zh) | 双重曝光制作高均匀度栅极线条的方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN103681451A (zh) | 沟槽结构的制造方法 | |
| CN109830433A (zh) | 制作半导体元件的方法 | |
| JP2009204998A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| US20050136588A1 (en) | Method of forming isolation regions | |
| CN103681899B (zh) | 提高感光密度的光敏器件及其制造方法 | |
| US20150140796A1 (en) | Formation of contact/via hole with self-alignment | |
| TW201507003A (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| CN108878278B (zh) | 栅氧化层的制造方法 | |
| CN105977150A (zh) | 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法 | |
| CN107437501A (zh) | 一种栅极结构及其制造方法 | |
| TWI566297B (zh) | 半導體裝置及其製造方法 | |
| CN104157600A (zh) | 浅沟槽结构的制备方法 | |
| CN103996602B (zh) | 一种采用双侧墙工艺形成超低尺寸图形的方法 | |
| CN103199016A (zh) | 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法 | |
| US20120080777A1 (en) | Triple oxidation on dsb substrate | |
| CN104332407B (zh) | 用于镍硅合金化工艺的阻挡层的制备方法 | |
| CN101325159A (zh) | 沟渠式功率晶体管的制备方法 | |
| US7105404B2 (en) | Method for fabricating a semiconductor structure | |
| TWI716055B (zh) | 具有精細圖案的半導體元件結構及其製備方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141119 |