CN104133515B - Pmos管衬底选择电路 - Google Patents
Pmos管衬底选择电路 Download PDFInfo
- Publication number
- CN104133515B CN104133515B CN201410325012.1A CN201410325012A CN104133515B CN 104133515 B CN104133515 B CN 104133515B CN 201410325012 A CN201410325012 A CN 201410325012A CN 104133515 B CN104133515 B CN 104133515B
- Authority
- CN
- China
- Prior art keywords
- pmos
- power supply
- tube
- voltage
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于集成电路技术领域，涉及一种PMOS管衬底选择电路，该电路包括：基准电流源电路、比较器电路和高电压选择电路，其特点是自动选择两个电压源中较高的一个电压提供给PMOS管作为衬底电平，防止PMOS管关闭时在衬底端产生漏电。
Description
技术领域
本发明属于集成电路技术领域，涉及一种PMOS管衬底选择电路，适用于各种具有双电源输入的芯片系统中，特别适用于手机、便携式电脑等具有双电源的移动设备中。
背景技术
PMOS管衬底选择电路广泛应用于模拟电路模块里，尤其广泛应用于具有双电源的电路，如充电器电路、DC/DC升压电路及升压电荷泵电路中。
图1为现有技术中一种衬底选择电路的电路示意图。该衬底选择电路结构简单，如图1所示，PMOS晶体管P1及P2为选择和驱动管，P1源极连接至电源电压V1，栅极连接至电源电压V2，P2源极连接至电源电压V2，栅极连接至电源电压V1，P1与P2漏极相连，并接至P1及P2的衬底。对于这种衬底选择电路，若V1＞V2，P1管导通，P2管截止，输出电压VOUT则为V1；若V2＞V1，则P1管截止，P2管导通，输出电压VOUT则为V2，可见，VOUT为V1，V2两者中选出的较高的一个。
虽然上述衬底选择电路结构简单，却存在如下缺点：上述衬底选择电路当V1和V2差别比较大时能做出正确选择，但当V1，V2差别不大且需要有驱动能力时，由于P1和P2均不能完全导通，导致VOUT不能做出正确选择；如果V1和V2中有一个电压不存在时，P1或P2的栅压浮空，也会导致VOUT不能做出正确选择。
发明内容
本发明的目的在于提供一种PMOS管衬底选择电路，克服上述现有技术存在的V1和V2接近或者V1和V2中有一个电压不存在时衬底选择电路不能作出正确选择的缺点。
为达上述及其它目的，本发明提供一种PMOS管衬底选择电路，用于输出第一电源电压及第二电源电压之中较高者，提供给PMOS管作为衬底电压使用。包括：基准电流源电路、比较器电路和高电压选择电路。
所述基准电流源，连接到第一电源电压，产生一个基准电流，分别在第一电源电压域和第二电源电压域镜像获得第一镜像电流和第二镜像电流；
所述比较器电路，利用所述第一镜像电流和所述第二镜像电流作为负载，比较第一电源电压和第二电源电压的大小，并利用第一反相器进行整形，输出一个比较值；
所述高电压选择电路，输入为所述比较器的比较值，选择第一电源电压和第二电源电压中较高的一个输出。
所述基准电流源包括：第一NMOS管、第二NMOS管、第三NMOS管及第一电阻、第二电阻和第三电阻。第一电阻的正端连接第一电源电压，第一电阻负端连接到第一NMOS管的漏端和栅端以及第二NMOS管和第三NMOS管的栅端，第一NMOS管的源端和衬底接地，第二NMOS管源端接第二电阻正端，第三NMOS管源端接第三电阻正端，第二电阻和第三电阻负端接地。
所述比较器电路包括：第三PMOS管、第四PMOS以及第一反相器。第三PMOS管源端及衬底接第一电源电压，第四PMOS管源端及衬底接第二电源电压，第三PMOS管栅极和漏极短接并连接到第四PMOS管的栅极，第三PMOS管的漏极还接到以上所述第二NMOS管的漏极，第四PMOS管的漏极连接以上所述第三NMOS管的漏极和第一反相器输入端，第一反相器的输出端输出比较值。
所述高电压选择电路包括：第一PMOS管、第二PMOS以及第二反相器和第三反相器。第一PMOS管源端连接第一电源电压，第二PMOS管源端连接第二电源电压，第一和第二PMOS管的漏端和衬底均连接到输出电压并作为第二和第三反相器的电源电压。第二反相器输入端连第一反相器的输出端、输出端连第一PMOS管栅极和第三反相器的输入端。第三反相器的输出端连接到第二PMOS管的栅极。
本发明由于采用了上述的技术方案，与现有技术相比，它可以在两个输入电压值接近时仍能做出正确的选择，同时，本发明还通过电流镜电路镜像获得较小的镜像电流，并可设置其中电阻的阻值使整个电路的静态电流更小，降低了电路功耗，可见本发明具有输入电压范围广，面积小，结构简单，功耗低的优点。
附图说明
通过以下对本发明PMOS管衬底选择电路的一实施例结合其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。其中，附图为：
图1是现有技术PMOS管衬底选择电路的电原理图；
图2是本发明PMOS管衬底选择电路的电原理图。
图3是本发明PMOS管衬底选择电路中反相器的电原理图。
具体实施方式
请参见图2所示，这是本发明图2是本发明PMOS管衬底选择电路的电原理图。本发明之PMOS管衬底选择电路用于把第一电源电压V1及第二电源电压V2之中较高者输出到VOUT，提供给PMOS管作为衬底电压使用，防止在PMOS管关闭时，在其衬底端产生漏电。
第一PMOS管P1用于控制V1到VOUT的通路，第二PMOS管P2用于控制V2到VOUT的通路。P1源极接V1，P2源极接V2，P1和P2的漏极及衬底连接到VOUT。P1和P2当中，同一时间只有一个会导通，以下会说明电路如何对P1和P2的栅极进行控制的。
基准电流源电路，由N1~N3和R1~R3组成。N1和R1组成偏置电路，R1正端接第一电源电压V1，R1负端接N1的栅端和漏端，N1的漏端接GND。N1分别与N2、R2及N3、R3组成两组微电流源，这里的N2和N3以及R2和R3的尺寸完全相同，目的是使两组电流相同。电流可以表示为
（式1）
其中，（式2）
从式1和式2中可以看出，两组电流In2和In3与R1~R3的阻值成反比，如果考虑到低功耗应用，可以增大R1~R3的阻值至兆欧级。
比较器电路由P3、P4和第一反相器INV组成。P3和P4组成一组电流比较电路，P3的源极接第一电源电压V1，P4的源极接第二电源电压V2，P3的栅极和漏极短接并连接到P4的栅极，形成一组电流镜。P3的漏极接到N2的漏极，把第一组电流源输出作为P3的负载；P4的漏极接到N3的漏极，把第二组电流源输出作为P4的负载。由于两组电流源相同，因此在V1=V2时，P3和P4的电流完全相同，电路处于平衡态。当V1>V2时，P3的栅极电压会和V1同步抬高，P4的栅极也会被提高，这时从V2流过P4的电流就会减少，net1点的电压会被拉低。反之亦然，如果V1<V2时，P3的栅极电压会和V1同步下降，P4的栅极也会被降低，这时从V2流过P4的电流就会增大，把net1点的电压拉高。第一反相器INV会对net1点的电压进行整形，保证在V1和V2电压比较接近时，输出正确的逻辑电平。
高电压输出电路由P5、P6、N5、N6和P1、P2组成。P5和N5组成第二反相器，其输入端接第一反相器INV的输出，其输出端连接到P1的栅极；P6和N6组成第三反相器，其输入端接第二反相器的输出，其输出端连接到P2的栅极。第二和第三反相器的电源电压均连接到P1和P2的漏极，由V1和V2中电压较高的一个来供电。当V1>V2时，第一反相器INV输出高电压，则第二反相器输出低电压、P1管导通，第三反相器输出高电压、P2管截止，这时VOUT=V1；当V1<V2时，第一反相器INV输出低电压，则第二反相器输出高电压、P1管截止，第三反相器输出低电压、P2管导通，这时VOUT=V2。因此，VOUT选择了V1和V2当中较高的一个电压作为其输出电压。如果VOUT端需要大的驱动能力，可以适当增大P1和P2管的尺寸。
P1和P2的衬底没有连接在各自的源端，而是连接到各自的漏端，是因为：第一，在电路启动时，P1和P2的开关状态还未确定，V1可以通过P1的衬底（V2可以通过P2的衬底）向VOUT端产生漏电流，为第二和第三反相器提供电源电压；第二，在电路正常工作时，VOUT选择了V1和V2当中较高的一个电压作为输出电压，P1和P2的衬底都连到VOUT端，可以防止V1和V2之间的相互漏电。
第一反相器INV的电原理图见图3所示，由P11、P12、P13和N13组成。P13和N13组成反相器结构，P11和P12都是栅端、漏端和衬底短接的二极管结构，P11源端接V1，P12源端接V2，P11和P12的漏端短接并连接到P13的源端。P11和P12的作用是选择V1和V2中电压较高的一个作为反相器的电源电压。
如果出现V1和V2当中，有一个输入电压没有的情况，本PMOS管衬底选择电路同样适用。当V1没有输入电压、V2有输入电压时，基准电流源电路不启动，N3截止，P4栅极为低电平并导通，这时net1为高电平，INV输出低电平，之后第一级反相器输出高电平，第二级反相器输出低电平，因此P1截止，P2导通，VOUT=V2；反之，当V1有输入电压、V2没有输入电压时，基准电流源电路启动，N3导通，P4栅极为高电平并截止，这时net1为低电平，INV输出高电平，之后第一级反相器输出低电平，第二级反相器输出高电平，因此P1导通，P2截止，VOUT=V1。由此，本电路实现了独立电源供电的情况下的正确选择。
综上所述，本发明PMOS管衬底选择电路，可以在两个输入电压值接近或者其中一个电压不存在时，仍能做出正确的选择，同时，本发明还通过电流镜电路镜像获得较小的镜像电流，并可设置其中电阻的阻值使整个电路的静态电流更小，降低了电路功耗，可见本发明具有输入电压范围广，面积小，结构简单，功耗低的优点。
上述实施例仅说明本发明的技术构思和特点，其目的是在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变化或修饰，都应涵盖在本发明的保护范畴之内。
Claims (3)
1.PMOS管衬底选择电路，用于输出第一电源电压及第二电源电压之中较高者，提供给PMOS管作为衬底电压使用；
包括：基准电流源电路、比较器电路和高电压选择电路；
所述基准电流源电路，连接到第一电源电压，产生一个基准电流，分别在第一电源电压域和第二电源电压域镜像获得第一镜像电流和第二镜像电流；
所述比较器电路，利用所述第一镜像电流和所述第二镜像电流作为负载，比较第一电源电压和第二电源电压的大小，并利用第一反相器进行整形，输出一个比较值；
所述高电压选择电路，输入为所述比较器电路的比较值，选择第一电源电压和第二电源电压中较高的一个输出；
所述高电压选择电路包括：第一PMOS管、第二PMOS以及第二反相器和第三反相器；第一PMOS管源端连接第一电源电压，第二PMOS管源端连接第二电源电压，第一和第二PMOS管的漏端和衬底均连接到输出电压并作为第二和第三反相器的电源电压；第二反相器输入端连第一反相器的输出端、输出端连第一PMOS管栅极和第三反相器的输入端；第三反相器的输出端连接到第二PMOS管的栅极。
2.权利要求1所述PMOS管衬底选择电路，其特征在于，所述基准电流源电路包括：第一NMOS管、第二NMOS管、第三NMOS管及第一电阻、第二电阻和第三电阻；第一电阻的正端连接第一电源电压，第一电阻负端连接到第一NMOS管的漏端和栅端以及第二NMOS管和第三NMOS管的栅端，第一NMOS管的源端和衬底接地，第二NMOS管源端接第二电阻正端，第三NMOS管源端接第三电阻正端，第二电阻和第三电阻负端接地。
3.权利要求2所述PMOS管衬底选择电路，其特征在于，所述比较器电路包括：第三PMOS管、第四PMOS以及第一反相器；第三PMOS管源端及衬底接第一电源电压，第四PMOS管源端及衬底接第二电源电压，第三PMOS管栅极和漏极短接并连接到第四PMOS管的栅极，第三PMOS管的漏极还接到以上所述第二NMOS管的漏极，第四PMOS管的漏极连接以上所述第三NMOS管的漏极和第一反相器输入端，第一反相器的输出端输出比较值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410325012.1A CN104133515B (zh) | 2014-07-09 | 2014-07-09 | Pmos管衬底选择电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410325012.1A CN104133515B (zh) | 2014-07-09 | 2014-07-09 | Pmos管衬底选择电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104133515A CN104133515A (zh) | 2014-11-05 |
| CN104133515B true CN104133515B (zh) | 2016-06-15 |
Family
ID=51806229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410325012.1A Active CN104133515B (zh) | 2014-07-09 | 2014-07-09 | Pmos管衬底选择电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104133515B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104767518A (zh) * | 2015-04-20 | 2015-07-08 | 成都岷创科技有限公司 | 基于cmos的衬底转换电路 |
| CN105915056A (zh) * | 2016-05-30 | 2016-08-31 | 武汉新芯集成电路制造有限公司 | 一种防止倒灌电流的升压电路 |
| CN106026638B (zh) * | 2016-07-15 | 2018-10-09 | 成都信息工程大学 | 多模式开关电容电路 |
| CN106300637B (zh) * | 2016-08-30 | 2019-03-08 | 杭州旗捷科技有限公司 | 芯片供电电路、芯片、墨盒 |
| CN111193506B (zh) * | 2018-11-14 | 2021-08-31 | 珠海格力电器股份有限公司 | 一种带电压隔离的低功耗pmos管衬底切换电路 |
| CN110045779B (zh) * | 2019-03-27 | 2020-06-09 | 华中科技大学 | 一种电压选择电路及方法 |
| CN110518687B (zh) * | 2019-08-06 | 2023-05-30 | 成都锐成芯微科技股份有限公司 | 一种电源自动切换电路 |
| CN112331245B (zh) * | 2020-11-05 | 2022-11-08 | 湘潭大学 | 适用于非易失性存储器的电压选择电路 |
| CN113489477B (zh) * | 2021-07-02 | 2024-04-02 | 山东汉旗科技有限公司 | 新型的pmos管衬底切换电路控制方法及系统 |
| CN115664402A (zh) * | 2022-12-09 | 2023-01-31 | 南京模砾半导体有限责任公司 | 一种超低功耗高速动态锁存比较器 |
| CN116954297B (zh) * | 2023-09-19 | 2023-12-15 | 深圳市思远半导体有限公司 | 一种电源选择电路和电源 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7504876B1 (en) * | 2006-06-28 | 2009-03-17 | Cypress Semiconductor Corporation | Substrate bias feedback scheme to reduce chip leakage power |
| CN102611428A (zh) * | 2011-01-24 | 2012-07-25 | 上海华虹集成电路有限责任公司 | 电源电压选择电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2890239B1 (fr) * | 2005-08-31 | 2008-02-01 | St Microelectronics Crolles 2 | Compensation des derives electriques de transistors mos |
-
2014
- 2014-07-09 CN CN201410325012.1A patent/CN104133515B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7504876B1 (en) * | 2006-06-28 | 2009-03-17 | Cypress Semiconductor Corporation | Substrate bias feedback scheme to reduce chip leakage power |
| CN102611428A (zh) * | 2011-01-24 | 2012-07-25 | 上海华虹集成电路有限责任公司 | 电源电压选择电路 |
Non-Patent Citations (2)
| Title |
|---|
| 一种基于电荷泵的衬底电位选择器设计;陈阳光等;《桂林电子科技大学学报》;20130831;第33卷(第4期);第272-274页 * |
| 一种高转换速率衬底电位选择电路的设计;付军辉等;《中国集成电路》;20081231(第115期);第40-43,51页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104133515A (zh) | 2014-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104133515B (zh) | Pmos管衬底选择电路 | |
| US8669803B2 (en) | High speed level shifter for converting low input voltage into wide-range high output voltage | |
| CN108594925A (zh) | 为多开关电路提供电压的电路和方法 | |
| CN107870259A (zh) | 对工艺/温度和电源变化具有低灵敏度的hv电压比较器 | |
| TWI415388B (zh) | 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路 | |
| US20070040597A1 (en) | Circuit for transforming signals varying between different voltages | |
| JP6288822B2 (ja) | 半導体回路内の電力を制御するためのシステムおよび方法 | |
| US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
| CN104767518A (zh) | 基于cmos的衬底转换电路 | |
| CN109194126B (zh) | 一种电源切换电路 | |
| US9921599B2 (en) | Voltage switching circuit and power supply device with regulator | |
| CN104124951B (zh) | 用于驱动晶体管的电路 | |
| US9570977B2 (en) | Charge pump initialization device, integrated circuit having charge pump initialization device, and method of operation | |
| CN102136794B (zh) | 电荷泵浦驱动电路以及电荷泵浦系统 | |
| JP2015154594A (ja) | インバータ出力回路 | |
| JP2014241019A (ja) | 半導体集積回路及び情報処理装置 | |
| CN107534441A (zh) | 电平移位器 | |
| US8324960B2 (en) | Charge pump doubler | |
| CN107645294B (zh) | 一种交流/直流耦合电路 | |
| US10025749B2 (en) | Tracking circuit and method | |
| CN108736878A (zh) | 电压电平移位器 | |
| US9467122B2 (en) | Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter | |
| CN108572690B (zh) | 一种电流镜电路 | |
| CN204697030U (zh) | 驱动级电源选择电路 | |
| CN216649654U (zh) | 一种衬底偏置电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| CB03 | Change of inventor or designer information |
Inventor after: Liu Linggang Inventor after: Liu Benqiang Inventor before: Liu Yin |
|
| COR | Change of bibliographic data | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160518 Address after: Kodak 277000 Shandong city in Zaozhuang Province Economic Development Zone West Yicheng Applicant after: SHANDONG HANTURE TECHNOLOGY CO.,LTD. Address before: 610213 Sichuan city of Chengdu province Huayang Washington Avenue section of No. 898 South Road, building 2 mu and 2-303 Applicant before: Liu Yin |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: PMOS transistor substrate selection circuit Effective date of registration: 20170904 Granted publication date: 20160615 Pledgee: Agricultural Bank of China Limited by Share Ltd. Zaozhuang branch Pledgor: SHANDONG HANTURE TECHNOLOGY CO.,LTD. Registration number: 2017370000132 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20211119 Granted publication date: 20160615 Pledgee: Agricultural Bank of China Limited by Share Ltd. Zaozhuang branch Pledgor: SHANDONG HANTURE TECHNOLOGY CO.,LTD. Registration number: 2017370000132 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: PMOS transistor substrate selection circuit Effective date of registration: 20220413 Granted publication date: 20160615 Pledgee: Zaozhuang rural commercial bank Limited by Share Ltd. Yicheng sub branch Pledgor: SHANDONG HANTURE TECHNOLOGY CO.,LTD. Registration number: Y2022980004195 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230413 Granted publication date: 20160615 Pledgee: Zaozhuang rural commercial bank Limited by Share Ltd. Yicheng sub branch Pledgor: SHANDONG HANTURE TECHNOLOGY CO.,LTD. Registration number: Y2022980004195 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |