[go: up one dir, main page]

CN104124212B - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN104124212B
CN104124212B CN201310159695.3A CN201310159695A CN104124212B CN 104124212 B CN104124212 B CN 104124212B CN 201310159695 A CN201310159695 A CN 201310159695A CN 104124212 B CN104124212 B CN 104124212B
Authority
CN
China
Prior art keywords
packing colloid
semiconductor package
semiconductor
encapsulation unit
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310159695.3A
Other languages
English (en)
Other versions
CN104124212A (zh
Inventor
纪杰元
陈威宇
刘鸿汶
陈彦亨
许习彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104124212A publication Critical patent/CN104124212A/zh
Application granted granted Critical
Publication of CN104124212B publication Critical patent/CN104124212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

一种半导体封装件及其制法，该半导体封装件，包括：包含有第一封装胶体及第一半导体组件的第一封装单元、包含有第二封装胶体及第二半导体组件的第二封装单元、结合该第一与第二封装胶体的支撑件、贯穿该第一封装胶体、支撑件与第二封装胶体的多个导电体、以及设于该第一与第二封装胶体上的线路重布结构，其中，该第一与第二封装胶体之间通过该支撑件相互结合，以提供足够的支撑及保护，而强化该第一与第二封装单元的结构强度。

Description

半导体封装件及其制法
技术领域
本发明关于一种半导体封装件，特别是关于一种增加结构强度的半导体封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化（miniaturization）的封装需求，发展出晶圆级封装（Wafer LevelPackaging,WLP）的技术。然而，随着科技日新月异发展，电子封装结构必需提升封装产品的输出/输入端（I/O）数量，以提升电子产品的效能，并满足未来电子封装产品需求。因此，遂发展出于半导体封装件的相对两侧布设线路的技术，以满足封装产品的输出/输入端的数量的要求。
图1A至图1E为现有半导体封装件1的制法的剖面示意图。
如图1A所示，提供一模具13，该模具13的上、下两侧分别装设一具有结合层100的承载件10，且该结合层100上具有多个第一半导体组件11与第二半导体组件14，再将封装胶体12填入模具中。
如图1B所示，压合该模具13，使该封装胶体12包覆该些第一半导体组件11与第二半导体组件14。接着，移除该模具13、承载件10及其结合层100，以取得一封装单元1a。
如图1C所示，以图1B中的一处作说明。形成多个贯穿该封装胶体12的穿孔160。
如图1D所示，形成一导电体16于该些穿孔160中。
如图1E所示，分别形成一线路重布结构17于该封装胶体12的上、下两侧上，以令该些线路重布结构17电性连接该导电体16、第一及第二半导体组件11,14。接着，于下侧的线路重布结构17上形成如焊球的导电组件19，使该导电组件19电性连接该线路重布结构17与外部组件（图未示）。之后，再进行切单工艺，以制作多个半导体封装件1。
然而，于现有制法中，移除该模具13、承载件10及其结合层100后，该封装单元1a缺乏足够的支撑及保护，所以于制作该些穿孔160时，该封装单元1a容易受损。
此外，该封装单元1a因缺乏足够的支撑及保护，而使该封装胶体12的翘曲（warpage）容易过大，所以于制作该些穿孔160时，该穿孔160的对位容易产生偏移，致使该线路重布结构17无法与该导电体16有效连接，也就是对该线路重布结构17与该导电体16间的电性连接造成极大影响，因而造成良率过低、产品可靠度不佳及成本过高等问题。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明的主要目的在于提供一种半导体封装件及其制法，能避免良率过低、产品可靠度不佳及成本过高等问题。
本发明的半导体封装件，其包括：第一封装单元，其包含一具有相对的第一侧与第二侧的第一封装胶体、及嵌埋于该第一封装胶体且外露于该第一侧的第一半导体组件；第二封装单元，其包含一具有相对的第三侧与第四侧的第二封装胶体、及嵌埋于该第二封装胶体且外露于该第三侧的第二半导体组件；支撑件，其结合于该第一封装胶体的第二侧与该第二封装胶体的第四侧之间，以连结该第一封装单元与该第二封装单元；多个导电体，其贯穿该第一封装胶体、支撑件以及第二封装胶体，以连通该第一封装胶体的第一侧与该第二封装胶体的第三侧；以及线路重布结构，其设于该第一封装胶体的第一侧与该第二封装胶体的第三侧上，以令该线路重布结构电性连接该导电体、第一及第二半导体组件。
本发明还提供一种半导体封装件的制法，其包括：提供第一封装单元与第二封装单元，该第一封装单元包含一具有相对的第一侧与第二侧的第一封装胶体、及嵌埋于该第一封装胶体且露出该第一侧的第一半导体组件，且该第二封装单元包含一具有相对的第三侧与第四侧的第二封装胶体、及嵌埋于该第二封装胶体并露出该第三侧的第二半导体组件，又该第一封装单元的第一封装胶体的第二侧上结合有一支撑件；将该第二封装胶体的第四侧结合至该支撑件上，使该第一封装单元与该第二封装单元相结合；形成多个贯穿该第一封装胶体、支撑件与第二封装胶体的穿孔以连通该第一封装胶体的第一侧与该第二封装胶体的第三侧；形成导电体于该些穿孔中；以及形成线路重布结构于该第一封装胶体的第一侧与该第二封装胶体的第三侧上，以令该线路重布结构电性连接该导电体、第一及第二半导体组件。
前述的制法中，该支撑件以热压方式结合于该第一封装胶体上。
前述的制法中，该支撑件以压合方式结合该第一封装单元与该第二封装单元。
前述的半导体封装件及其制法中，该支撑件为含硅板材，例如，玻璃或晶圆。
前述的半导体封装件及其制法中，贯穿该第一封装胶体与第二封装胶体的方式以激光方式为之、贯穿该支撑件的方式以蚀刻方式为之。
前述的半导体封装件及其制法中，该第一与第二半导体组件的尺寸可为相同或不相同。
另外，前述的半导体封装件及其制法中，该第一与第二半导体组件的位置可相互对齐或不对齐。
由上可知，本发明的半导体封装件及其制法，通过在该第一与第二封装胶体之间设置支撑件，以当移除该些承载件及其结合层之后，该支撑件能提供足够的支撑及保护而强化该第一与第二封装单元的结构强度，所以相比于现有技术，本发明的制法于制作该些穿孔时，该第一与第二封装单元不易受损。
此外，通过该支撑件提供足够的支撑及保护，因而能降低该第一与第二封装胶体的翘曲程度，所以于制作该些穿孔时，该穿孔的对位不会产生偏移。因此，于制作该重布线路结构时，其与该导电体间的电性连接能有效对接，所以能避免良率过低、产品可靠度不佳及成本过高等问题。
附图说明
图1A至图1E为现有半导体封装件的制法的剖面示意图；
图2A至图2I为本发明的半导体封装件的制法的剖面示意图，其中，图2I’及图2I”为图2I的其它不同的实施例；以及
图3为图2I的其它不同的实施例。
符号说明
1,2 半导体封装件 1a 封装单元
10,20a,20b 承载件 100,200a,200b 结合层
11,21,21’,21” 第一半导体组件
12 封装胶体 13 模具
14,24,24” 第二半导体组件 16,26 导电体
160,260 穿孔 17,27a,27b 线路重布结构
19,29 导电组件 2a 第一封装单元
2b 第二封装单元 21a,24a 主动面
21b,24b 非主动面 210,240 电极垫
22 第一封装胶体 22a 第一侧
22b 第二侧 23 支撑件
25 第二封装胶体 25a 第三侧
25b 第四侧 270 介电层
271 线路层 272 导电盲孔
28a,28b 绝缘保护层 280 开孔
L,W 宽度 S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”、“第四”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2I为本发明的半导体封装件2的制法的剖面示意图。
如图2A所示，提供一具有结合层200a的承载件20a，将多个第一半导体组件21设于该承载件20a的结合层200a上，再以第一封装胶体22包覆该些第一半导体组件21以进行封装，而制成第一封装单元2a。
于本实施例中，该第一封装单元2a包含该第一封装胶体22及该第一半导体组件21，且该第一封装胶体22定义有相对的第一侧22a与第二侧22b，该第一封装胶体22的第一侧22a结合于该结合层200a，且该第一半导体组件21嵌埋于该第一封装胶体22的第一侧22a。
此外，该第一半导体组件21为芯片，其具有相对的主动面21a与非主动面21b，该主动面21a结合于该结合层200a，并于该主动面21a上具有多个电极垫210。此外，该主动面21a露出第一侧22a。
又，该承载件20a的尺寸可依需求选择晶圆型基板（Wafer form substrate）或一般整版面型基板（Panel form substrat），且该结合层200a为离型膜或胶材。
如图2B所示，设置一支撑件23于该第一封装胶体22的第二侧22b。
于本实施例中，该支撑件23为含硅板材，例如，玻璃或晶圆，所以该支撑件23可利用热压方式结合于该第一封装胶体22上
此外，若该支撑件23的厚度较厚，可对该支撑件23进行薄化，例如研磨工艺，以减少该支撑件23的厚度，而利于后续的穿孔工艺。
如图2C所示，于制作该第一封装单元2a的同时，也提供另一具有结合层200b的承载件20b，将多个第二半导体组件24设于该另一承载件20b的结合层200b上，再以第二封装胶体25包覆该些第二半导体组件24以进行封装，而制成第二封装单元2b。
于本实施例中，该第二封装单元2b包含该第二封装胶体25及该第二半导体组件24，且该第二封装胶体25定义有相对的第三侧25a与第四侧25b，而该第二封装胶体25的第三侧25a结合于该结合层200b。
此外，该第二半导体组件24嵌埋于该第二封装胶体25的第三侧25a。
又，该第二半导体组件24为芯片，其具有相对的主动面24a与非主动面24b，该主动面24a结合于该结合层200b，并于该主动面24a上具有多个电极垫240。此外，该主动面24a露出第三侧25a。
如图2D所示，将该第二封装胶体25的第四侧25b结合至该支撑件23上，使该第一封装单元2a与该第二封装单元2b相结合。
于本实施例中，该支撑件23以热压贴合方式结合该第一封装单元2a与该第二封装单元2b。
如图2E所示，移除该些承载件20a,20b及其结合层200a,200b。
于本实施例中，该第一半导体组件21的主动面21a与该第一封装胶体22的第一侧22a共平面，且该第二半导体组件24的主动面24a与该第二封装胶体25的第三侧25a共平面。
如图2F所示，形成多个贯穿该第一封装胶体、支撑件与第二封装胶体的穿孔260以连通该第一封装胶体22的第一侧22a与该第二封装胶体25的第三侧25a。
于本实施例中，该穿孔260以激光方式贯穿该第一封装胶体22与第二封装胶体25，而以蚀刻方式贯穿该支撑件23。例如，可先自该第一封装胶体22的第一侧22a与该第二封装胶体25的第三侧25a进行激光钻孔，再蚀刻贯穿该支撑件23。
如图2G所示，形成一导电体26于该些穿孔260中。于本实施例中，该些导电体26以电镀铜材形成之。
如图2H所示，分别形成一线路重布结构27a,27b于该第一封装胶体22的第一侧22a与该第二封装胶体25的第三侧25a上，以令该些线路重布结构27a,27b电性连接该导电体26、第一及第二半导体组件21,24。
于本实施例中，该线路重布结构27a,27b包含至少一介电层270与形成于该介电层270上的线路层271，且该线路层271通过形成于该介电层270中的多个导电盲孔272以电性连接该导电体26及该些电极垫210,240。
又形成绝缘保护层28a,28b于该介电层270与线路层271上，而其中一侧的绝缘保护层28b具有多个外露该线路层271的开孔280，以于该些开孔280处形成如焊球的导电组件29，使该导电组件29电性连接该线路层271与外部组件（图未示）。
如图2I所示，进行切单工艺，沿如图2H所示的切割路径S进行切割，以制作多个半导体封装件2。
于本实施例中，该第一与第二半导体组件21,24的尺寸相同，且该第一与第二半导体组件21,24的位置相互对齐，如图2I所示，两者均置中。
于另一实施例中，该第一与第二半导体组件21’,24的尺寸互不相同，如图2I’所示，该第一半导体组件21’的宽度L大于该第二半导体组件24的宽度W；或者，该第一半导体组件21’的宽度小于该第二半导体组件24的宽度。
此外，于另一实施例中，该第一与第二半导体组件21”,24”的位置并未对齐，如图2I”所示，该第一半导体组件21”的位置向左移，而该第二半导体组件24”的位置向右移。
又，于其它实施例中，该第一与第二半导体组件21’,24”不仅位置并未对齐，且两者尺寸互不相同，如图3所示。
本发明的制法中，于该第一封装胶体22与该第二封装胶体25之间设置该支撑件23，以于移除该些承载件20a,20b及其结合层200a,200b之后，使该第一与第二封装单元2a,2b能通过该支撑件23提供足够的支撑及保护而强化整体结构的强度，所以相比于现有技术，本发明的制法于制作该些穿孔260时，该第一与第二封装单元2a,2b不易受损。
此外，该支撑件23提供足够的支撑及保护，以强化该第一与第二封装单元2a,2b，因而能降低该第一与第二封装胶体22,25的翘曲（warpage）程度，所以于制作该些穿孔260时，该穿孔260的对位不会产生偏移。因此，于制作该重布线路结构27a,27b时，该导电盲孔272与该导电体26间的电性连接能有效对接，所以能避免良率过低、产品可靠度不佳及成本过高等问题。
本发明提供一种半导体封装件2，包括：一第一封装单元2a、一第二封装单元2b、一支撑件23、多个导电体26以及多个线路重布结构27a,27b。
所述的第一封装单元2a包含一具有相对的第一侧22a与第二侧22b的第一封装胶体22、及嵌埋于该第一侧22a且外露于该第一侧22a的第一半导体组件21,21’,21”。
所述的第二封装单元2b包含一具有相对的第三侧25a与第四侧25b的第二封装胶体25、及嵌埋于该第三侧25a且外露于该第三侧25a的第二半导体组件24,24”。
所述的支撑件23为含硅板材，例如，玻璃或晶圆，其结合于该第一封装胶体22的第二侧22b与该第二封装胶体25的第四侧25b之间，以连结该第一封装单元2a与该第二封装单元2b。
所述的导电体26贯穿该第一封装胶体22、支撑件23与第二封装胶体25，以连通该第一封装胶体22的第一侧22a与该第二封装胶体25的第三侧25a。
所述的线路重布结构27a,27b设于该第一封装胶体22的第一侧22a与该第二封装胶体25的第三侧25a上，以令该线路重布结构27a,27b电性连接该导电体26、第一及第二半导体组件21,21’,21”,24,24”。
于一实施例中，该第一与第二半导体组件21,24的尺寸为相同。
于一实施例中，该第一与第二半导体组件21’,24的尺寸互不相同。
于一实施例中，该第一与第二半导体组件21,24位置相互对齐。
于一实施例中，该第一与第二半导体组件21”,24”的位置并未对齐。
于一实施例中，该第一与第二半导体组件21’,24”的尺寸互不相同，且两者的位置并未对齐。
综上所述，本发明的半导体封装件及其制法，主要通过该支撑件的设计，以强化该第一与第二封装胶体的结构强度，所以于移除该些承载件及其结合层之后，该第一与第二封装单元能具有足够的支撑及保护，因而于制作该些穿孔时，该第一与第二封装单元不会受损。
此外，将该支撑件设于该第一与第二封装胶体之间，能降低该第一与第二封装胶体的翘曲程度，所以于制作该些穿孔时，各该穿孔的对位不会产生偏移。因此，于制作该重布线路结构时，该重布线路结构与该导电体间的电性连接能有效对接，而能避免良率过低、产品可靠度不佳及成本过高等问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种半导体封装件，包括：
第一封装单元，其包含一具有相对的第一侧与第二侧的第一封装胶体、及嵌埋于该第一封装胶体且外露于该第一侧的第一半导体组件；
第二封装单元，其包含一具有相对的第三侧与第四侧的第二封装胶体、及嵌埋于该第二封装胶体且外露于该第三侧的第二半导体组件；
支撑件，其结合于该第一封装胶体的第二侧与该第二封装胶体的第四侧之间，以连结该第一封装单元与该第二封装单元；
多个导电体，其贯穿该第一封装胶体、支撑件及第二封装胶体，以连通该第一封装胶体的第一侧与该第二封装胶体的第三侧；以及
线路重布结构，其设于该第一封装胶体的第一侧与该第二封装胶体的第三侧上，以令该线路重布结构电性连接该导电体、第一及第二半导体组件。
2.根据权利要求1所述的半导体封装件，其特征在于，该支撑件为含硅板材。
3.根据权利要求2所述的半导体封装件，其特征在于，该含硅板材为玻璃或晶圆。
4.根据权利要求1所述的半导体封装件，其特征在于，该第一与第二半导体组件的尺寸为相同。
5.根据权利要求1所述的半导体封装件，其特征在于，该第一与第二半导体组件的尺寸为互不相同。
6.根据权利要求1所述的半导体封装件，其特征在于，该第一与第二半导体组件的位置并未对齐。
7.根据权利要求1所述的半导体封装件，其特征在于，该第一与第二半导体组件的位置相互对齐。
8.一种半导体封装件的制法，其包括：
提供第一封装单元与第二封装单元，该第一封装单元包含一具有相对的第一侧与第二侧的第一封装胶体、及嵌埋于该第一封装胶体且露出该第一侧的第一半导体组件，且该第二封装单元包含一具有相对的第三侧与第四侧的第二封装胶体、及嵌埋于该第二封装胶体并露出该第三侧的第二半导体组件，又该第一封装单元的第一封装胶体的第二侧上结合有一支撑件；
将该第二封装胶体的第四侧结合至该支撑件上，使该第一封装单元与该第二封装单元相结合；
形成多个贯穿该第一封装胶体、支撑件与第二封装胶体的穿孔，以连通该第一封装胶体的第一侧与该第二封装胶体的第三侧；
形成导电体于该些穿孔中；以及
形成线路重布结构于该第一封装胶体的第一侧与该第二封装胶体的第三侧上，以令该线路重布结构电性连接该导电体、第一及第二半导体组件。
9.根据权利要求8所述的半导体封装件的制法，其特征在于，该支撑件为含硅板材。
10.根据权利要求9所述的半导体封装件的制法，其特征在于，该含硅板材为玻璃或晶圆。
11.根据权利要求8所述的半导体封装件的制法，其特征在于，该支撑件以热压方式结合于该第一封装胶体上。
12.根据权利要求8所述的半导体封装件的制法，其特征在于，该支撑件以压合方式结合该第一封装单元与该第二封装单元。
13.根据权利要求8所述的半导体封装件的制法，其特征在于，贯穿该第一封装胶体与第二封装胶体的方式以激光方式为之。
14.根据权利要求8所述的半导体封装件的制法，其特征在于，贯穿该支撑件的方式以蚀刻方式为之。
15.根据权利要求8所述的半导体封装件的制法，其特征在于，该第一与第二半导体组件的尺寸为相同。
16.根据权利要求8所述的半导体封装件的制法，其特征在于，该第一与第二半导体组件的尺寸为互不相同。
17.根据权利要求8所述的半导体封装件的制法，其特征在于，该第一与第二半导体组件的位置并未对齐。
18.根据权利要求8所述的半导体封装件的制法，其特征在于，该第一与第二半导体组件的位置相互对齐。
CN201310159695.3A 2013-04-25 2013-05-03 半导体封装件及其制法 Active CN104124212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102114776 2013-04-25
TW102114776A TWI491017B (zh) 2013-04-25 2013-04-25 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
CN104124212A CN104124212A (zh) 2014-10-29
CN104124212B true CN104124212B (zh) 2017-04-12

Family

ID=51455135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310159695.3A Active CN104124212B (zh) 2013-04-25 2013-05-03 半导体封装件及其制法

Country Status (3)

Country Link
US (1) US8828796B1 (zh)
CN (1) CN104124212B (zh)
TW (1) TWI491017B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
TW201724423A (zh) * 2015-12-23 2017-07-01 力成科技股份有限公司 扇出型封裝堆疊構造與方法
KR102576085B1 (ko) 2016-10-10 2023-09-06 삼성전자주식회사 반도체 패키지
TWI622143B (zh) * 2017-07-27 2018-04-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1984533A (zh) * 2005-12-13 2007-06-20 三星电机株式会社 具有嵌入式电子元件的印刷电路板及其制造方法
CN102751203A (zh) * 2011-04-22 2012-10-24 日月光半导体制造股份有限公司 半导体封装结构及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
KR100621991B1 (ko) * 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
TWI239655B (en) * 2004-02-23 2005-09-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
US8174106B2 (en) * 2006-08-29 2012-05-08 International Business Machines Corporation Through board stacking of multiple LGA-connected components
TWI312569B (en) * 2006-10-12 2009-07-21 Siliconware Precision Industries Co Ltd Semiconductor package on which a semiconductor device is stacked and production method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1984533A (zh) * 2005-12-13 2007-06-20 三星电机株式会社 具有嵌入式电子元件的印刷电路板及其制造方法
CN102751203A (zh) * 2011-04-22 2012-10-24 日月光半导体制造股份有限公司 半导体封装结构及其制作方法

Also Published As

Publication number Publication date
US8828796B1 (en) 2014-09-09
TW201442199A (zh) 2014-11-01
CN104124212A (zh) 2014-10-29
TWI491017B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US11791256B2 (en) Package substrate and method of fabricating the same
CN103579022B (zh) 半导体封装件的结构及制法
CN104347528B (zh) 半导体封装件及其制法
CN106328632A (zh) 电子封装件及其制法
CN104124212B (zh) 半导体封装件及其制法
CN106711118B (zh) 电子封装件及其制法
CN107785344A (zh) 电子封装件及其制法
CN106469712A (zh) 电子封装结构及其制法
CN102130025A (zh) 晶片及其处理方法和制造半导体装置的方法
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
CN105097760A (zh) 半导体封装件及其制法与承载结构
CN107403785A (zh) 电子封装件及其制法
WO2014088071A1 (ja) 半導体装置
CN105702658A (zh) 半导体封装件及其制法
CN216435891U (zh) 芯片立体封装结构及其中介板、载板
CN106206477A (zh) 电子封装结构及电子封装件的制法
CN105023915B (zh) 堆栈式封装件的制法
CN104103602B (zh) 半导体封装件及其制法
CN102569275A (zh) 堆叠式半导体封装结构及其制造方法
TW201143018A (en) A three dimensional chip stacking electronic package with bonding wires
CN205723510U (zh) 半导体器件
CN104867906B (zh) 半导体封装件及其制法
CN104064530A (zh) 半导体封装件及其制法
TW201216439A (en) Chip stacked structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant