CN104104387B - 一种提高模数转换器动态范围的装置和方法 - Google Patents
一种提高模数转换器动态范围的装置和方法 Download PDFInfo
- Publication number
- CN104104387B CN104104387B CN201410369699.9A CN201410369699A CN104104387B CN 104104387 B CN104104387 B CN 104104387B CN 201410369699 A CN201410369699 A CN 201410369699A CN 104104387 B CN104104387 B CN 104104387B
- Authority
- CN
- China
- Prior art keywords
- digital
- analog
- module
- signal
- chronotron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000010363 phase shift Effects 0.000 claims abstract description 25
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 claims abstract description 23
- 101150102866 adc1 gene Proteins 0.000 claims abstract description 23
- 101150042711 adc2 gene Proteins 0.000 claims abstract description 21
- 230000003321 amplification Effects 0.000 claims abstract description 19
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims abstract description 19
- 238000013139 quantization Methods 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 13
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 claims description 8
- 238000004088 simulation Methods 0.000 claims 19
- 238000006243 chemical reaction Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 7
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种提高模数转换器动态范围的装置和方法，它包括AGC功分模块、模数转换器ADC1、数字移相增益模块、模拟延时器1、高动态数模转换模块、加法器、滤波放大模块、模拟延时器2、模数转换器ADC2、数字延时器、联合器、参数搜索/估计模块和控制接口。本发明没有采用非线性器件，从而减少了最终输出信号中的非线性分量且降低了小信号处理的风险；利用较低性能的模数转换器和低成本的数模转换器实现高的动态范围；不存在反馈预测环路，所以鲁棒性更好且无信号带宽限制。
Description
技术领域
本发明涉及数字通信领域中的模拟信号到数字信号的转换装置和方法，特别是涉及一种提高模数转换器动态范围的装置和方法。
背景技术
在数字通信中，模数转换器负责模拟域到数字域的映射，模数转换器的动态范围直接限制了数字域所能获得的最高信噪比。因此，如何提高模数转换器的动态范围成了数字通信中关键点。
现有的旨在提高ADC动态范围的方法主要有三种：
前置对数放大器：在ADC之前将模拟信号经过一个对数放大器，将高电平信号压缩到ADC的最大量程以内实现ADC动态范围的提高。首先，由于对数放大器的非线性会残留到ADC的采样输出中，因此对对数放大器的线性度有着很高的要求。其次，对数放大器在零附近反向并且趋于负无穷的特性需要特别的处理，这增加了实现难度。
多级量化：对采样保持电路之后的电平信号进行逐次逼近量化，得到高精度的量化输出，典型的包括Two-Step和Pipelined两种结构。这种方法在当下的ADC产品中应用广泛，但是这种结构针对的是如何精确的获取采样保持信号输出电平的量化结果，话句话说，这种结构处理的目标信号是固定的电平信号，而不是变化的信号。受制于工艺和材料的影响，这种方法受到积分非线性、差分非线性和量化噪声的影响严重，价格高昂，并且只能在产品设计初期实施，在售芯片的这种结构是不可更改的。
信号预测：预测模块根据ADC的采样信号对下一时刻的模拟信号进行预测，DAC将预测信号转变到模拟域并和模拟信号相减得到误差信号，误差信号经过放大处理被ADC采样后和预测模块输出相加得到最终结果。这种方法通过采用精确的预测算法和额外的一片DAC可以有效的提高ADC的动态范围，但其缺点在于信号的相干时间不得短于预测环路的延时，否则误差信号的功率不会得到明显降低，而这意味着模拟信号的带宽受限。
发明内容
本发明的目的在于解决宽带信号的模数转换器采样中动态范围受制于非线性和量化噪声的问题，提供一种提高模数转换器动态范围的装置和方法。
本发明的目的是通过以下技术方案来实现的：一种提高模数转换器动态范围的装置，其特征在于：包括AGC功分模块、模数转换器ADC1、数字移相增益模块、模拟延时器1、高动态数模转换模块、加法器、滤波放大模块、模拟延时器2、模数转换器ADC2、数字延时器、联合器、参数搜索/估计模块和控制接口，AGC功分模块的两路输出分别与模数转换器ADC1和模拟延时器1连接，模数转换器ADC1的输出端与数字移相增益模块连接，数字移相增益模块的输出分别与数模转换器DAC1和数字延时器连接，模拟延时器1和高动态数模转换器的输出分别与加法器的两个输入端连接，加法器的输出与滤波放大模块连接，滤波放大模块的输出与模拟延时器2连接，模拟延时器2的输出与模数转换器ADC2连接，数字延时器和模数转换器ADC2的输出分别与联合器的两个输入端连接，数字延时器和模数转换器ADC2的输出还与参数搜索/估计模块连接，参数搜索/估计模块输出五路控制信号，其中有三路连接到控制接口，其余两路分别与数字延时器和数字移相增益模块连接，控制接口的输出分别与模拟延时器2、滤波放大模块和模拟延时器1连接。
所述的控制接口包括控制接口1、控制接口2和控制接口3，控制接口1、控制接口2和控制接口3的输入分别与参数搜索/估计模块的三路输出连接，控制接口1、控制接口2和控制接口3的输出分别与模拟延时器2、滤波放大模块和模拟延时器1连接。
一种提高模数转换器动态范围的方法，其特征在于：包含信号处理步骤和参数搜索/估计步骤，其中，所述的信号处理步骤包括以下子步骤：
S101：AGC功分模块接收模拟信号a(t)，将模拟信号a(t)放大，并分为两路模拟信号a1(t)和a2(t)；
S102：将模拟信号a1(t)送入模数转换器ADC1，通过模数转换器ADC1的采样和量化，得到数字信号b(n)；
S103：将数字信号b(n)送入数字移相增益模块，数字移相增益模块校正数字信号b(n)的增益和相位，得到校正后的数字信号c(n)；
S104：将数字信号c(n)送入高动态数模转换模块，高动态数模转换模块将校正后的数字信号c(n)转换到模拟域得到模拟信号d(t)；
S105：将模拟信号a2(t)送入模拟延时器1，模拟信号a2(t)经过模拟延时器1延迟过后得到模拟信号e(t)；
S106：将模拟信号d(t)和模拟信号e(t)送入加法器，加法器将模拟信号e(t)和模拟信号d(t)相减，得到模拟信号f(t)；
S107：将模拟信号f(t)送入滤波放大模块，滤波放大模块对模拟信号f(t)进行滤波，经过放大器放大，得到模拟信号g(t)；
S108：将模拟信号g(t)送入模拟延时器2中进行延时处理，得到模拟信号h(t)；
S109：将模拟信号h(t)送入模数转换器ADC2，模数转换器ADC2对模拟信号h(t)进行采样和量化，得到数字信号i(n)；
S110：将数字信号c(n)送入数字延时器，经过延时处理得到数字信号j(n)；
S111：将数字信号i(n)和数字信号j(n)送入联合器，生成最终输出的数字信号k(n)；
所述的参数搜索/估计步骤，包括以下子步骤：
S201：将信号处理步骤中的数字信号i(n)和数字信号j(n)送入参数搜索/估计模块，得到模拟延时器1的调整量t1、滤波放大器模块中的增益G、模拟延时器2的调整量t2、数字移相增益模块的复增益S和数字延时器的调整量t3；
S202：将模拟延时器1的调整量t1、滤波放大器模块中的增益G、模拟延时器2的调整量t2分别通过控制接口3、控制接口2和控制接口1输出到模拟延时器1调整e(t)的延时量、滤波放大器模块调整g(t)的功率和模拟延时器2调整h(t)的分数倍采样周期延时量，将数字移相增益模块的复增益S和数字延时器的调整量t3分别输出到数字移相增益模块调整c(n)的功率和相位和数字延时器调整j(n)的整数采样周期延时。
本发明的有益效果是：1，没有采用非线性器件，如对数放大器，从而减少了最终输出信号中的非线性分量且降低了小信号处理的风险；
2，成本降低，利用较低性能的ADC(模数转换器ADC1和模数转换器ADC2)和低成本的DAC(高动态数模转换器)实现高的动态范围，可以直接采用在售芯片实现。
3，由于不存在反馈预测环路，所以鲁棒性更好，而且无信号带宽限制。
附图说明
图1为本发明结构框图；
图2为AGC功分模块结构框图；
图3为数字移相增益模块结构框图；
图4为高动态数模转换模块结构框图；
图5为滤波放大模块结构框图；
图6为联合器结构框图；
图7为参数搜索/估计模块结构框图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案：如图1所示，一种提高模数转换器动态范围的装置，其特征在于：包括AGC功分模块、模数转换器ADC1、数字移相增益模块、模拟延时器1、高动态数模转换模块、加法器、滤波放大模块、模拟延时器2、模数转换器ADC2、数字延时器、联合器、参数搜索/估计模块和控制接口，AGC功分模块的两路输出分别与模数转换器ADC1和模拟延时器1连接，模数转换器ADC1的输出端与数字移相增益模块连接，数字移相增益模块的输出分别与数模转换器DAC1和数字延时器连接，模拟延时器1和高动态数模转换器的输出分别与加法器的两个输入端连接，加法器的输出与滤波放大模块连接，滤波放大模块的输出与模拟延时器2连接，模拟延时器2的输出与模数转换器ADC2连接，数字延时器和模数转换器ADC2的输出分别与联合器的两个输入端连接，数字延时器和模数转换器ADC2的输出还与参数搜索/估计模块连接，参数搜索/估计模块输出五路控制信号，其中有三路连接到控制接口，其余两路分别与数字延时器和数字移相增益模块连接，控制接口的输出分别与模拟延时器2、滤波放大模块和模拟延时器1连接。
所述的控制接口包括控制接口1、控制接口2和控制接口3，控制接口1、控制接口2和控制接口3的输入分别与参数搜索/估计模块的三路输出连接，控制接口1、控制接口2和控制接口3的输出分别与模拟延时器2、滤波放大模块和模拟延时器1连接。
一种提高模数转换器动态范围的方法，其特征在于：包含信号处理步骤和参数搜索/估计步骤，其中，所述的信号处理步骤包括以下子步骤：
S101：AGC功分模块接收模拟信号a(t)，将模拟信号a(t)放大，并分为两路模拟信号a1(t)和a2(t)；
S102：将模拟信号a1(t)送入模数转换器ADC1，通过模数转换器ADC1的采样和量化，得到数字信号b(n)；
S103：将数字信号b(n)送入数字移相增益模块，数字移相增益模块校正数字信号b(n)的增益和相位，得到校正后的数字信号c(n)；
S104：将数字信号c(n)送入高动态数模转换模块，高动态数模转换模块将校正后的数字信号c(n)转换到模拟域得到模拟信号d(t)；
S105：将模拟信号a2(t)送入模拟延时器1，模拟信号a2(t)经过模拟延时器1延迟过后得到模拟信号e(t)；
S106：将模拟信号d(t)和模拟信号e(t)送入加法器，加法器将模拟信号e(t)和模拟信号d(t)相减，得到模拟信号f(t)；
S107：将模拟信号f(t)送入滤波放大模块，滤波放大模块对模拟信号f(t)进行滤波，经过放大器放大，得到模拟信号g(t)；
S108：将模拟信号g(t)送入模拟延时器2中进行延时处理，得到模拟信号h(t)；
S109：将模拟信号h(t)送入模数转换器ADC2，模数转换器ADC2对模拟信号h(t)进行采样和量化，得到数字信号i(n)；
S110：将数字信号c(n)送入数字延时器，经过延时处理得到数字信号j(n)；
S111：将数字信号i(n)和数字信号j(n)送入联合器，生成最终输出的数字信号k(n)；
所述的参数搜索/估计步骤，包括以下子步骤：
S201：将信号处理步骤中的数字信号i(n)和数字信号j(n)送入参数搜索/估计模块，得到模拟延时器1的调整量t1、滤波放大器模块中的增益G、模拟延时器2的调整量t2、数字移相增益模块的复增益S和数字延时器的调整量t3；
S202：将模拟延时器1的调整量t1、滤波放大器模块中的增益G、模拟延时器2的调整量t2分别通过控制接口3、控制接口2和控制接口1输出到模拟延时器1调整e(t)的延时量、滤波放大器模块调整g(t)的功率和模拟延时器2调整h(t)的分数倍采样周期延时量，将数字移相增益模块的复增益S和数字延时器的调整量t3分别输出到数字移相增益模块调整c(n)的功率和相位和数字延时器调整j(n)的整数采样周期延时。
如图2所示，AGC功分模块由AGC和功率分配电路构成。目标模拟信号a(t)进入AGC，AGC输出连接功率分配电路，功率分配电路的两个输出分别为a1(t)和a2(t)，其中a1(t)送入模数转换器ADC1，a2(t)送入模拟延时器1。AGC功分模块中的AGC引入的误差必须得到保证，如果AGC引入的误差达到或者超过了模数转换器ADC1的非线性和量化噪声水平，那么进一步提高模数转换器ADC1的动态范围就没有任何意义。
模拟信号a1(t)经过模数转换器ADC1采样和量化之后得到数字信号b(n)，实际上数字信号b(n)中除了a1(t)的线性部分以外，还有非线性和量化噪声。
如图3所示，数字移相增益模块由乘法器1、乘法器2、一个低通滤波器LPF、一个复本振发生器、一个共轭转换电路Conj和一个实部选择电路Re构成。数字信号b(n)和复校正系数S及复本振信号连接乘法器1进行变频处理，乘法器1的输出连接低通滤波器LPF，复本振信号同时连接共轭转换电路Conj，低通滤波器LPF和共轭转换电路Conj的输出同时连接乘法器2再次进行变频处理，乘法器2的输出连接实部选择电路Re，实部选择电路输出信号c(n)。数字移相增益模块校正数字信号b(n)的增益和相位，使得模拟信号d(t)和模拟信号e(t)中的关于的线性分量的幅度相同相位相差p。这些增益和相位校正量是由模数转换器ADC1、高动态数模转换模块、AGC功分模块和模拟延时器1共同引起的，并且实际中通常是固定的。矫正过后的数字信号为c(n)。
如图4所示，高动态数模转换模块包含非线性模型、延迟单元、数模转换器DAC1、数模转换器DAC2、衰减器和模拟加法器。数字信号c(n)分别送入非线性模型和延迟单元，延迟单元的延迟量和非线性模型的算法延迟量相同，延迟单元的输出连接数模转换器DAC1，非线性模型的输出连接数模转换器DAC2，数模转换器DAC2的输出连接衰减器，数模转换器DAC1和衰减器的输出连接至模拟加法器的输入，模拟加法器的输出为d(t)，d(t)的非线性和量化噪声远低于c(n)中的非线性和量化噪声。数模转换器DAC1的非线性模型通常是固定的，事先估计出其非线性模型之后利用数字信号生成非线性分量的负信号，两者在模拟域相加将会有效抑制非线性分量从而达到较高的动态范围。
模拟信号a2(t)经过模拟延时器1延迟过后得到信号e(t)，实际中的延迟量由模数转换器ADC1、数字移相增益模块和数模转换器DAC1以及之间的连接线共同确定，且在硬件状态一定的情况下，这个延迟量是一个固定值。
加法器将e(t)和d(t)相减，得到线性部分被抑制了的信号f(t)，因此f(t)的功率远小于e(t)和d(t)的功率。
如图5所示，滤波放大模块包含滤波器和放大器。模拟信号f(t)进入滤波器进行高动态数模转换模块的输出乃奎斯特区间选择，滤波器输出连接放大器，放大器受到增益参数G的控制，输出对应功率的模拟信号g(t)。这一步中，对放大器的噪声系数和滤波器的带内波动需要有一定要求，以保证对c(n)中的量化噪声和非线性影响可以忽略不计。
信号g(t)送入模拟延时器2中进行延时处理生成h(t)。这是因为要保证i(n)和j(n)到达联合器的时间是同步的，而数字延时器只能调整数字芯片时钟周期的整数倍，因此需要在模拟域实现数字芯片时钟周期分数倍延时。
模数转换器ADC2对h(t)进行采样和量化得到数字信号i(n)。信号i(n)包含了除h(t)的线性分量以外的非线性分量和量化噪声。
数字延时器对c(n)进行延时处理得到j(n)。这里的延时量是路径c(n)→d(t)→f(t)→g(t)→h(t)→i(n)的延时量对数字芯片周期的整数倍部分。
如图6所示，联合器包含乘法器3、乘法器4、乘法器5、一个复本振发生器、两个低通滤波器、一个复增益估计算法电路和一个加法器。数字信号j(n)和复本振发生器连接至乘法器3进行运算，数字信号i(n)和复本振发生器通过乘法器4相连接，乘法器3和乘法器4的输出分别连接至低通滤波器1和低通滤波器2，低通滤波器1和低通滤波器2的输出同时连接至复增益估计算法电路，低通滤波器2的输出还连接至乘法器3，复增益估计算法电路的输出连接至乘法器3，乘法器3输出和低通滤波器1的输出同时连接至加法器，加法器的输出为数字信号k(n)。
所述的参数搜索/估计方法包括以下步骤：
如图7所示，参数搜索/估计模块包含延时估计算法电路、取功率电路、向上取整Ceil电路、减法器、功率校准算法电路和功率最小化搜索电路。i(n)和j(n)同时连接延时估计算法电路，延时估计算法电路同时连接向上取整Ceil电路和减法器负端口，向上取整Ceil电路的输出连接减法器的正端口，同时输出信号为数字延时器的调整量t3，加法器输出为模拟延时器2的调整量t2，i(n)连接取功率电路，取功率电路输出同时连接功率校准算法电路和功率最小化搜索电路，功率校准算法电路输出滤波放大模块的增益G，功率最小化搜索输出三维搜索参量数字移相增益模块的复增益S(幅度和相位共两个维度)和模拟延时器1的调整量t1(一个维度)。功率校准算法电路和功率最小化搜索电路需要进行合理的设计以保证两者不会发生冲突。
模拟延时器1的调整量t1通过控制接口3输出到模拟延时器1，调整e(t)的延时量；滤波放大模块的增益G通过控制接口2输出到滤波放大器模块，调整g(t)的功率；模拟延时器2的调整量t2通过控制接口1输出到模拟延时器2中，调整h(t)的分数倍采样周期延时量；数字移相增益模块的复增益S输出到数字移相增益模块，调整c(n)的功率和相位；数字延时器的调整量t3输出到数字延时器，调整j(n)的整数采样周期延时。
模拟延时器1的调整量t1、滤波放大模块的增益G和模拟延时器2的调整量t2需要分别通过控制接口3、控制接口2和控制接口1进行片间交互，比如但不限于SPI、串口、GPIO等接口或协议。
数字移相增益模块的复增益S和数字延时器的调整量t3通过软件接口进行模块间交互。
Claims (3)
1.一种提高模数转换器动态范围的装置，其特征在于：包括AGC功分模块、模数转换器ADC1、数字移相增益模块、模拟延时器1、高动态数模转换模块、加法器、滤波放大模块、模拟延时器2、模数转换器ADC2、数字延时器、联合器、参数搜索/估计模块和控制接口，AGC功分模块的两路输出分别与模数转换器ADC1和模拟延时器1连接，模数转换器ADC1的输出端与数字移相增益模块连接，数字移相增益模块的输出分别与数模转换器DAC1和数字延时器连接，模拟延时器1和高动态数模转换器的输出分别与加法器的两个输入端连接，加法器的输出与滤波放大模块连接，滤波放大模块的输出与模拟延时器2连接，模拟延时器2的输出与模数转换器ADC2连接，数字延时器和模数转换器ADC2的输出分别与联合器的两个输入端连接，数字延时器和模数转换器ADC2的输出还与参数搜索/估计模块连接，参数搜索/估计模块输出五路控制信号，其中有三路控制信号连接到控制接口，其余两路控制信号分别与数字延时器和数字移相增益模块连接，控制接口的输出分别与模拟延时器2、滤波放大模块和模拟延时器1连接。
2.根据权利要求1所述的一种提高模数转换器动态范围的装置，其特征在于：所述的控制接口包括控制接口1、控制接口2和控制接口3，控制接口1、控制接口2和控制接口3的输入分别与参数搜索/估计模块的三路输出连接，控制接口1、控制接口2和控制接口3的输出分别与模拟延时器2、滤波放大模块和模拟延时器1连接。
3.一种提高模数转换器动态范围的方法，其特征在于：包含信号处理步骤和参数搜索/估计步骤，其中，所述的信号处理步骤包括以下子步骤：
S101：AGC功分模块接收模拟信号a(t)，将模拟信号a(t)放大，并分为两路模拟信号a1(t)和a2(t)；
S102：将模拟信号a1(t)送入模数转换器ADC1，通过模数转换器ADC1的采样和量化，得到数字信号b(n)；
S103：将数字信号b(n)送入数字移相增益模块，数字移相增益模块校正数字信号b(n)的增益和相位，得到校正后的数字信号c(n)；
S104：将数字信号c(n)送入高动态数模转换模块，高动态数模转换模块将校正后的数字信号c(n)转换到模拟域得到模拟信号d(t)；
S105：将模拟信号a2(t)送入模拟延时器1，模拟信号a2(t)经过模拟延时器1延迟过后得到模拟信号e(t)；
S106：将模拟信号d(t)和模拟信号e(t)送入加法器，加法器将模拟信号e(t)和模拟信号d(t)相减，得到模拟信号f(t)；
S107：将模拟信号f(t)送入滤波放大模块，滤波放大模块对模拟信号f(t)进行滤波，经过放大器放大，得到模拟信号g(t)；
S108：将模拟信号g(t)送入模拟延时器2中进行延时处理，得到模拟信号h(t)；
S109：将模拟信号h(t)送入模数转换器ADC2，模数转换器ADC2对模拟信号h(t)进行采样和量化，得到数字信号i(n)；
S110：将数字信号c(n)送入数字延时器，经过延时处理得到数字信号j(n)；
S111：将数字信号i(n)和数字信号j(n)送入联合器，生成最终输出的数字信号k(n)；
所述的参数搜索/估计步骤，包括以下子步骤：
S201：将信号处理步骤中的数字信号i(n)和数字信号j(n)送入参数搜索/估计模块，得到模拟延时器1的调整量t1、滤波放大器模块中的增益G、模拟延时器2的调整量t2、数字移相增益模块的复增益S和数字延时器的调整量t3；
S202：将模拟延时器1的调整量t1通过控制接口3输出到模拟延时器1调整e(t)的延时量,滤波放大器模块中的增益G通过控制接口2输出到滤波放大器模块调整g(t)的功率，模拟延时器2的调整量t2通过控制接口1输出到模拟延时器2调整h(t)的分数倍采样周期延时量，将数字移相增益模块的复增益S和数字延时器的调整量t3分别输出到数字移相增益模块调整c(n)的功率和相位和数字延时器调整j(n)的整数采样周期延时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410369699.9A CN104104387B (zh) | 2014-07-30 | 2014-07-30 | 一种提高模数转换器动态范围的装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410369699.9A CN104104387B (zh) | 2014-07-30 | 2014-07-30 | 一种提高模数转换器动态范围的装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104104387A CN104104387A (zh) | 2014-10-15 |
| CN104104387B true CN104104387B (zh) | 2017-02-22 |
Family
ID=51672234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410369699.9A Active CN104104387B (zh) | 2014-07-30 | 2014-07-30 | 一种提高模数转换器动态范围的装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104104387B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104467863B (zh) * | 2014-11-07 | 2017-12-15 | 武汉虹信通信技术有限责任公司 | 一种解决dac小信号输出非线性的系统及方法 |
| CN106571826B (zh) * | 2016-11-11 | 2019-10-01 | 西安电子科技大学 | 一种提高单片机模数转换器动态范围的系统和方法 |
| CN108363295B (zh) * | 2017-12-27 | 2020-11-13 | 国网山东省电力公司电力科学研究院 | 基于系统辨识的火电机组agc性能考核指标计算与预测方法 |
| CN111130648B (zh) * | 2019-12-31 | 2021-06-08 | 中国科学院微电子研究所 | 一种光通信信号接收方法、信号接收装置和电子设备 |
| CN112763956B (zh) * | 2020-12-29 | 2022-02-15 | 电子科技大学 | 通过加扰技术增强磁共振信号动态范围的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154432B2 (en) * | 2010-03-22 | 2012-04-10 | Raytheon Company | Digital to analog converter (DAC) having high dynamic range |
| CN102611449A (zh) * | 2011-01-21 | 2012-07-25 | 马克西姆综合产品公司 | 用于优化数模信号路径中的动态范围的电路和方法 |
| CN103634022A (zh) * | 2013-12-09 | 2014-03-12 | 电子科技大学 | 一种平坦衰落环境下全双工收发机及自干扰对消方法 |
-
2014
- 2014-07-30 CN CN201410369699.9A patent/CN104104387B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154432B2 (en) * | 2010-03-22 | 2012-04-10 | Raytheon Company | Digital to analog converter (DAC) having high dynamic range |
| CN102611449A (zh) * | 2011-01-21 | 2012-07-25 | 马克西姆综合产品公司 | 用于优化数模信号路径中的动态范围的电路和方法 |
| CN103634022A (zh) * | 2013-12-09 | 2014-03-12 | 电子科技大学 | 一种平坦衰落环境下全双工收发机及自干扰对消方法 |
Non-Patent Citations (1)
| Title |
|---|
| 时分交替ADC系统数字校准算法与FPGA实现;杨一波;《中国优秀硕士学位论文全文数据库 信息科技辑》;20110415(第04期);第35页-第80页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104104387A (zh) | 2014-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104104387B (zh) | 一种提高模数转换器动态范围的装置和方法 | |
| US10651870B2 (en) | Input path matching in pipelined continuous-time analog-to-digital converters | |
| US7948414B2 (en) | Delta-sigma analog-to-digital conversion apparatus and method thereof | |
| WO2015154671A1 (zh) | 流水线逐次比较模数转换器的自校准方法和装置 | |
| US9413382B2 (en) | Method for calibrating a pipelined continuous-time sigma delta modulator | |
| EP2930850B1 (en) | Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters | |
| US20180131382A1 (en) | Method And Apparatus For Calibration Of A Time Interleaved ADC | |
| EP2410659A2 (en) | A multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
| US20180106857A1 (en) | Measuring and correcting non-idealities of a system | |
| CN110460333B (zh) | 在产生模数转换器的连续时间残差中的阻断器容差 | |
| CN107959498B (zh) | 具有偏移校准的模数转换器 | |
| CN107342781B (zh) | 接收器电路 | |
| CN102938647A (zh) | 转换电路及芯片 | |
| TW201937860A (zh) | 餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法 | |
| CN101286961B (zh) | 对设备输出的直流偏移进行校准的装置和方法 | |
| CN109889203B (zh) | 半导体器件及其操作方法 | |
| JP5286420B2 (ja) | アナログデジタル変換器およびそれを用いた半導体集積回路装置 | |
| US8970409B2 (en) | Dynamic dithering method and apparatus for analog-to-digital converters | |
| EP3182598B1 (en) | Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters | |
| CN107979373A (zh) | 低功耗低计算率的时钟失配校准方法及电路 | |
| JP2001156642A (ja) | マルチビット−デルタシグマａｄ変換器 | |
| US11716093B2 (en) | Delta-sigmal modulator-based multi-rate digital-to-analog converter with digital pre-distortion | |
| JP5351569B2 (ja) | パイプライン型ａ／ｄ変換回路 | |
| Majdinasab et al. | A new approach for digital calibration of timing-mismatch in four-channels time-interleaved analog-to-digital converters | |
| Khalil | Analog to Digital Converter Architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |