CN104104379B - 一种逻辑电平信号传输方法及装置 - Google Patents

Abstract

本发明提供一种逻辑电平信号传输方法及装置，方法包括：将发送的第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，将叠加逻辑电平信号传输后分离为第三逻辑电平信号与第四逻辑电平信号，第三逻辑电平信号或第四逻辑电平信号被响应接收；第一逻辑电平信号和第二逻辑电平信号分别与第三逻辑电平信号和第四逻辑电平信号相同，在第一逻辑电平信号完成传输后进行第二逻辑电平信号的传输。本发明通过将两路逻辑电平信号进行叠加后传输，再分离为两路逻辑电平信号，实现用一根信号线传输两路逻辑信号，减少车载娱乐导航系统的分体机主机和显示屏之间的连接器的引脚数，降低结构设计难度，提高信号连接的可靠性。

Description

一种逻辑电平信号传输方法及装置

技术领域

本发明涉及信号传输技术领域，尤其涉及一种逻辑电平信号传输方法及装置。

背景技术

在目前的车载娱乐导航系统中，越来越多地出现主机和面板分体、两者之间使用线缆进行电气联接的分体机；一般主机上含有MCU及相关电路，面板上含有MPU及相关电路。而分体机的主机和面板彼此连接的信号非常多，包括音视频、控制、通讯等信号，这样就要求使用的连接器的引脚PIN必须足够多，从而导致连接器选型困难，相应的结构设计也变得复杂，进而导致分体机的信号连接可靠性降低。

在分体机的连接信号中，有很多信号不必同时传输，比如，车载娱乐导航系统的面板上设计有复位键，在系统发生异常(如死机)时，通过此复位键产生一个复位信号，对MCU、MPU整体复位，使其恢复到正常状态；同时，主机上的MCU也有单独对面板上的MPU进行复位的信号线。这两种复位信号就不是同时传输的，但在现有的技术方案中，要实现上述两种复位功能，必须使用两条信号线传输两种复位信号。

发明内容

本发明提供一种逻辑电平信号传输方法及装置，解决了用一根信号线完成两路逻辑电平信号传输的技术问题。

为达到上述目的，本发明所采取的技术方案为：

本发明一方面提供一种逻辑电平信号传输方法，其特征在于，包括：

将发送的第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，将所述叠加逻辑电平信号传输后分离为第三逻辑电平信号与第四逻辑电平信号，第三逻辑电平信号或第四逻辑电平信号被响应接收；

第一逻辑电平信号和第二逻辑电平信号分别与第三逻辑电平信号和第四逻辑电平信号相同，在第一逻辑电平信号完成传输后进行第二逻辑电平信号的传输。

进一步地，在上述逻辑电平信号传输步骤之前，还包括：

配置发送的第一逻辑电平信号与第二逻辑电平信号为常态逻辑电平；

设置参数，使接收的第三逻辑电平信号和第四逻辑电平信号为常态逻辑电平；

配置用于响应的有效逻辑电平信号；

控制第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号。

在上述逻辑电平信号传输步骤之后，还包括：

设置发送的第一逻辑电平信号或第二逻辑电平信号由有效逻辑电平信号恢复为常态逻辑电平信号的恢复时间和接收的第三逻辑电平信号或第四逻辑电平信号的响应间隔时间，所述恢复时间小于或等于所述响应间隔时间。

本发明另一方面提供一种逻辑电平信号传输装置，包括第一组信号输入输出接口、逻辑电平信号叠加电路、逻辑电平信号分离电路、第二组信号输入输出接口；

第一组信号输入输出接口包括第一逻辑电平信号输出接口与第二逻辑电平信号输出接口，分别连接逻辑电平信号叠加电路的第一逻辑电平信号输入端与第二逻辑电平信号输入端，用于将第一逻辑电平信号与第二逻辑电平信号发送到逻辑电平信号叠加电路；

逻辑电平信号叠加电路，用于将第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，并将所述叠加逻辑电平信号通过叠加信号输出端传输到逻辑电平信号分离电路的叠加信号输入端；

逻辑电平信号分离电路，用于将所述叠加逻辑电平信号分离为第三逻辑电平信号与第四逻辑电平信号，分别通过第三逻辑电平信号输出端和第四逻辑电平信号输出端输出；

第二组信号输入输出接口包括第三逻辑电平信号输入接口与第四逻辑电平信号输入接口，分别连接逻辑电平信号分离电路的第三逻辑电平信号输出端和第四逻辑电平信号输出端，用于响应接收第三逻辑电平信号或第四逻辑电平信号。

进一步地，还包括第一微控制器和第二微控制器；

所述第一微控制器，用于将第一组信号输入输出接口配置为所述第一逻辑电平信号输出接口与第二逻辑电平信号输出接口；并用于先配置发送的第一逻辑电平信号与第二逻辑电平信号为常态逻辑电平，再控制第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号；

所述第二微控制器，用于将第二组信号输入输出接口配置为所述第三逻辑电平信号输入接口与第四逻辑电平信号输入接口；并配置用于响应的有效逻辑电平信号。

进一步地，还包括第一微控制器和第二微控制器；

所述第一微控制器，用于设置发送的第一逻辑电平信号或第二逻辑电平信号由有效逻辑电平信号恢复为常态逻辑电平信号的恢复时间；

所述第二微控制器，用于设置接收的有效逻辑电平信号的响应间隔时间，第三逻辑电平信号或第四逻辑电平信号为有效逻辑电平信号；

所述恢复时间被设置为小于或等于所述响应间隔时间。

进一步地，所述逻辑电平信号传输装置的另一种结构为：

所述第一组信号输入输出接口连接开关，通过所述开关控制发送的第一逻辑

电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号。

进一步地，所述逻辑电平信号叠加电路的第一逻辑电平信号输入端经第一电阻接电源，经第二电阻接地；

所述逻辑电平信号叠加电路的第二逻辑电平信号输入端经第四电阻连接第三电阻的一端，第三电阻的另一端接电源；

第一电阻和第二电阻的对接端与第三电阻和第四电阻的对接端连接为逻辑电平信号叠加电路的叠加信号输出端。

进一步地，所述逻辑电平信号分离电路的叠加信号输入端连接所述叠加信号输出端，所述逻辑电平信号分离电路具有第一三极管、第二三极管、第三三极管；

所述叠加信号输入端连接第一三极管的发射极，第一三极管的基极与电源之间串联有第五电阻，第一三极管的基极与地之间串联有第六电阻，第一三极管的集电极与电源之间串联有第七电阻，第一三极管的集电极连接所述第三逻辑电平信号输入接口；

所述叠加信号输入端经第八电阻连接第三三极管的基极，所述第八电阻的两端并联有第一电容，第三三极管的基极经第九电阻接地；第三三极管的发射极接地；第三三极管的集电极连接第二三极管的基极，第二三极管的基极经第十电阻连接所述叠加信号输入端，第二三极管的基极经第二电容接地；第二三极管的发射极接地；第二三极管的集电极经第十一电阻接电源，第二三极管的集电极连接所述第四逻辑电平信号输入接口。

本发明通过将两路逻辑电平信号进行叠加后产生叠加逻辑电平信号，再将叠加逻辑电平信号传输后分离为两路逻辑电平信号，实现用一根信号线传输两路逻辑信号，减少车载娱乐导航系统的分体机主机和显示屏之间的连接器的引脚数，降低结构设计难度，提高信号连接的可靠性。

附图说明

图1是本发明的逻辑电平信号传输方法的流程示意图；

图2是本发明的逻辑电平信号传输装置的结构示意图；

图3是本发明的逻辑电平信号传输装置的电路结构示意图；

图4是本发明的逻辑电平信号传输装置的另一种实施例的结构示意图。

具体实施方式

下面结合附图具体阐明本发明的实施方式，附图仅供参考和说明使用，不构成对本发明专利保护范围的限制。

实施例1：

如图1所示，本实施例提供一种逻辑电平信号传输方法，包括：将发送的第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，将所述叠加逻辑电平信号传输后分离为第三逻辑电平信号与第四逻辑电平信号，第三逻辑电平信号或第四逻辑电平信号被响应接收；

第一逻辑电平信号和第二逻辑电平信号分别与第三逻辑电平信号和第四逻辑电平信号相同，在第一逻辑电平信号完成传输后进行第二逻辑电平信号的传输。

在本发明的实施例中，在上述逻辑电平信号传输步骤之前，还包括：

配置发送的第一逻辑电平信号与第二逻辑电平信号为常态逻辑电平；在本实施例中，通过将第一组信号输入输出接口、第二组信号输入输出接口配置为悬空(Floating)状态来实现；

设置参数，使接收的第三逻辑电平信号和第四逻辑电平信号为常态逻辑电平；在本实施例中，使接收的两路逻辑电平信号的常态为高电平；

配置用于响应的有效逻辑电平信号；在本实施例中，当逻辑电平由高电平变成低电平时才响应，有效逻辑电平为低电平；

控制第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号。在本实施例中，通过将第一组信号输入输出接口或第二组信号输入输出接口拉低来实现。

在本发明的实施例中，在上述逻辑电平信号传输步骤之后，还包括：

第一微处理器设置发送的第一逻辑电平信号或第二逻辑电平信号由有效逻辑电平信号恢复为常态逻辑电平信号的恢复时间t2，第二微处理器设置接收的第三逻辑电平信号或第四逻辑电平信号的响应间隔时间t1，所述恢复时间t2小于或等于所述响应间隔时间t1。在本实施例中，在响应第三逻辑电平信号或第四逻辑电平信号输入之后的响应间隔时间t1内忽略其再次输入；在发送的第一逻辑电平信号或第二逻辑电平信号输出低电平后的恢复时间t2内将其恢复成常态。

本实施例提供的逻辑电平信号传输方法可应用于分体机形式的车载娱乐导航系统，具体用于分体机的主机和面板之间的信号传输，如对主机上的MCU和面板上的MPU整体复位的复位信号和单独对面板上的MPU复位的复位信号的传输，可以应用本实施例用一根信号线先后传输，而不必同时传输。

本实施例通过将第一逻辑电平信号和第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，再将叠加逻辑电平信号传输后分离为第三逻辑电平信号和第四逻辑电平信号，实现用一根信号线传输两路逻辑信号，减少车载娱乐导航系统的分体机主机和显示屏之间的连接器的引脚PIN数，降低结构设计难度，提高信号连接的可靠性。

实施例2：

如图2所示，本实施例提供一种逻辑电平信号传输装置，包括第一组信号输入输出接口、逻辑电平信号叠加电路、逻辑电平信号分离电路、第二组信号输入输出接口；

第一组信号输入输出接口包括第一逻辑电平信号输出接口I/O11与第二逻辑电平信号输出接口I/O12，分别连接逻辑电平信号叠加电路的第一逻辑电平信号输入端与第二逻辑电平信号输入端，用于将第一逻辑电平信号与第二逻辑电平信号发送到逻辑电平信号叠加电路；

逻辑电平信号叠加电路，用于将第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，并将所述叠加逻辑电平信号通过叠加信号输出端传输到逻辑电平信号分离电路的叠加信号输入端；

逻辑电平信号分离电路，用于将所述叠加逻辑电平信号分离为第三逻辑电平信号与第四逻辑电平信号，分别通过第三逻辑电平信号输出端和第四逻辑电平信号输出端输出；

第二组信号输入输出接口包括第三逻辑电平信号输入接口I/O21与第四逻辑电平信号输入接口I/O22，分别连接逻辑电平信号分离电路的第三逻辑电平信号输出端和第四逻辑电平信号输出端，用于响应接收第三逻辑电平信号或第四逻辑电平信号。

如图2所示，在本发明的实施例中，还包括第一微控制器和第二微控制器；

所述第一微控制器，用于将第一组信号输入输出接口配置为所述第一逻辑电平信号输出接口I/O11与第二逻辑电平信号输出接口I/O12；并用于先配置发送的第一逻辑电平信号A1与第二逻辑电平信号B1为常态逻辑电平，再控制第一逻辑电平信号A1或第二逻辑电平信号B1由常态逻辑电平信号变为有效逻辑电平信号；

所述第二微控制器，用于将第二组信号输入输出接口配置为所述第三逻辑电平信号输入接口I/O21与第四逻辑电平信号输入接口I/O22；并配置用于响应的有效逻辑电平信号。

在本实施例中，还包括第一微控制器和第二微控制器；

所述第一微控制器，用于设置发送的第一逻辑电平信号A1或第二逻辑电平信号A2由有效逻辑电平信号恢复为常态逻辑电平信号的恢复时间；

所述第二微控制器，用于设置接收的有效逻辑电平信号的响应间隔时间，第三逻辑电平信号A2或第四逻辑电平信号B2为有效逻辑电平信号；

所述恢复时间被设置为小于或等于所述响应间隔时间。

在本实施例中，如图2所示，所述第一微控制器、第一组信号输入输出接口I/O11，I/O12、逻辑电平信号叠加电路属于发送端；所述逻辑电平信号分离电路、第二组信号输入输出接口I/O21，I/O22、第二微控制器属于接收端。

如图3所示，在本发明的实施例中，所述逻辑电平信号叠加电路的第一逻辑电平信号输入端经第一电阻R11接电源，经第二电阻R12接地；

所述逻辑电平信号叠加电路的第二逻辑电平信号输入端经第四电阻R14连接第三电阻R13的一端，第三电阻R13的另一端接电源；

第一电阻R11和第二电阻R12的对接端与第三电阻R13和第四电阻R14的对接端连接为逻辑电平信号叠加电路的叠加信号输出端。

如图3所示，在本发明的实施例中，所述逻辑电平信号分离电路的叠加信号输入端连接所述叠加信号输出端，所述逻辑电平信号分离电路具有第一三极管Q21、第二三极管Q22、第三三极管Q23；

所述叠加信号输入端连接第一三极管Q21的发射极，第一三极管Q21的基极与电源之间串联有第五电阻R21，第一三极管Q21的基极与地之间串联有第六电阻R22，第一三极管Q21的集电极与电源之间串联有第七电阻R23，第一三极管Q21的集电极连接所述第三逻辑电平信号输入接口I/O21；第一三极管Q21的集电极作为第三逻辑电平信号输出端。

所述叠加信号输入端第八电阻R24连接第三三极管Q23的基极，所述第八电阻R24的两端并联有第一电容C21，第三三极管Q23的基极经第九电阻R25接地；第三三极管Q23的发射极接地；第三三极管Q23的集电极连接第二三极管Q22的基极，第二三极管Q22的基极经第十电阻R26连接所述叠加信号输入端，第二三极管Q22的基极经第二电容C22接地；第二三极管Q22的发射极接地；第二三极管Q22的集电极经第十一电阻R27接电源，第二三极管Q22的集电极连接所述第四逻辑电平信号输入接口I/O22；第二三极管Q22的集电极作为第四逻辑电平信号输出端。

图3中三极管选用导通门限电压大于等于0.7V。

本实施例提供的逻辑电平信号传输装置的工作过程为：

通过配置第一微控制器，使得第一组信号输入输出接口I/O11、I/O12的常态为悬空(Floating)状态；通过配置第二微控制器，使得第二组信号输入输出接口I/O21、I/O22的状态为输入。在本实施例中，逻辑电平信号叠加电路的电源为3.3V，从而叠加信号输出端(即图2中的节点1)的输出电压为3.3V，由于第一三极管Q21的发射极电压即等于节点1电压，基极电压是3.3V经电阻R21、R22分压后而得到，为1.05V，因此第一三极管Q21截止，第三逻辑电平A2为高电平3.3V；第三三极管Q23的基极电压是节点1的电压经电阻R24、R25分压后得到，为1.115V，因此第三三极管Q23导通，从而使第二三极管Q22的基极接地而截止，第四逻辑电平B2为高电平3.3V。这是逻辑电平信号传输装置的初始状态。

下面分情形阐述逻辑电平信号传输装置的工作过程：

情形1：

第一微控制器将第一逻辑电平信号输出接口I/O11由悬空变为低电平0，第二逻辑电平信号输出接口I/O12为任意状态，则叠加信号输出端(节点1)的电压为0V，第一三极管Q21的发射极电压即等于节点1电压，基极电压是3.3V经电阻R21、R22分压后而得到，为1.05V，从而使第一三极管Q21导通，第三逻辑电平A2由原来的高电平3.3V变为低电平0V，第二三极管Q22的基极电压为0V，因而截止，第四逻辑电平B2保持为高电平；

第二微控制器判断第三逻辑电平A2输入为有效输入，第四逻辑电平B2的输入为无效输入；第二微控制器在响应间隔时间t1(5ms)内不再响应第三逻辑电平A2的输入；

第一微控制器在恢复时间t2(5ms)内将第一逻辑电平信号输出接口I/O11的状态由低电平0V恢复为悬空状态。在本实施例中，响应间隔时间t1等于恢复时间t2。

情形2：

第一逻辑电平信号输出接口I/O11保持悬空状态，第一微控制器将第二逻辑电平信号输出接口I/O12由悬空变为低电平0，则叠加信号输出端(节点1)的电压是3.3V经电阻R13、R14分压后得到，为1.115V，第一三极管Q21的发射极电压即等于节点1电压，基极电压经电阻R21、R22分压后得到，为1.05V，因此第一三极管Q21截止，第三逻辑电平A2保持为高电平；第三三极管Q23的基极电压是节点1的电压经电阻R24、R25分压后得到，为0.377V，因此第三三极管Q23截止，而第二三极管Q22的基极电压为1.115V，从而使第二三极管Q22导通，第四逻辑电平B2由原来的高电平3.3V变为低电平0V；

第二微控制器判断第四逻辑电平B2输入为有效输入，第三逻辑电平A2的输入为无效输入；第二微控制器在响应间隔时间t1(5ms)内不再响应第四逻辑电平B2的输入；

第一微控制器在恢复时间t2(5ms)内将第二逻辑电平信号输出接口I/O12的状态由低电平0V恢复为悬空状态。在本实施例中，响应间隔时间t1等于恢复时间t2。

实施例3：

在本实施例中，如图4所示，本实施例与实施例2的不同之处在于：提供所述逻辑电平信号传输装置的另一种结构：

所述第一组信号输入输出接口连接开关S11，通过所述开关S11控制发送的第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号。

在本实施例提供的逻辑电平信号传输装置可应用于分体机形式的车载娱乐导航系统，具体用于分体机的主机和面板之间的信号传输，如对主机上的MCU和面板上的MPU整体复位的机械复位信号和单独对面板上的MPU复位的软件复位信号的传输，应用本实施例用一根信号线先后传输，而不必同时传输。

如图4所示，在本实施例中，开关S11为机械开关，按下后使电阻R11与R12相连的一端接地，从而产生低电平的复位信号。

图4中三极管选用导通门限电压大于等于0.7V。

复位信号可根据系统的实际需要设置为低电平或高电平有效。在本实施例中，设置复位信号为低电平有效。

在本实施例中，第一逻辑电平信号为机械复位信号A1，第二逻辑电平信号为软件复位信号B1，第三逻辑电平信号为机械复位信号A2，第四逻辑电平信号为软件复位信号B2。

本实施例的逻辑电平信号传输装置的工作过程为：

1)电路初始状态：当机械复位信号A1、软件复位信号B1皆无效(即高电平3.3V)时，节点1的电压为3.3V，由于第一三极管Q21的发射极电压即等于节点1电压，基极电压是3.3V经电阻R21、R22分压后而得到，为1.05V，因此第一三极管Q21截止，机械复位信号A2为高电平；第三三极管Q23的基极电压是节点1的电压经电阻R24、R25分压后得到，为1.115V，因此第三三极管Q23导通，使得第二三极管Q22的基极接地而截止，软件复位信号B2为高电平。

2)机械复位信号A1有效时：机械复位信号A1由高电平3.3V变为低电平0V，则节点1的电压为0V，第一三极管Q21的发射极电压即等于节点1电压，基极电压是3.3V经电阻R21、R22分压后而得到，为1.05V，因此第一三极管Q21导通，复位信号A2由原来的高电平3.3V变为低电平0V；第二三极管Q22的基极电压为0V，因而截止，软件复位信号B2保持为高电平。

3)软件复位信号B1有效时：软件复位信号B1由高电平3.3V变为低电平0V，则节点1的电压是3.3V经电阻R13、R14分压后得到，为1.115V，第一三极管Q21的发射极电压即等于节点1电压，基极电压经电阻R21、R22分压后得到，为1.05V，因此第一三极管Q21截止，机械复位信号A2为高电平；第三三极管Q23的基极电压是节点1的电压经电阻R24、R25分压后得到，为0.377V，因此Q23截止，而Q22的基极电压为1.115V，因而导通，软件复位信号B2为低电平。

以上所揭露的仅为本发明的较佳实施例，不能以此来限定本发明的权利保护范围，因此依本发明申请专利范围所作的等同变化，仍属本发明所涵盖的范围。

Claims (7)

1.一种逻辑电平信号传输方法，其特征在于，包括：

将发送的第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，将所述叠加逻辑电平信号传输后分离为第三逻辑电平信号与第四逻辑电平信号，第三逻辑电平信号或第四逻辑电平信号被响应接收；

第一逻辑电平信号和第二逻辑电平信号分别与第三逻辑电平信号和第四逻辑电平信号相同，在第一逻辑电平信号完成传输后进行第二逻辑电平信号的传输：

在上述步骤之前，还包括：

配置发送的第一逻辑电平信号与第二逻辑电平信号为常态逻辑电平；

设置参数，使接收的第三逻辑电平信号和第四逻辑电平信号为常态逻辑电平；

配置用于响应的有效逻辑电平信号；

控制第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号。

2.根据权利要求1所述的逻辑电平信号传输方法，其特征在于：

在上述步骤之后，还包括：

设置发送的第一逻辑电平信号或第二逻辑电平信号由有效逻辑电平信号恢复为常态逻辑电平信号的恢复时间和接收的第三逻辑电平信号或第四逻辑电平信号的响应间隔时间，所述恢复时间小于或等于所述响应间隔时间。

3.一种逻辑电平信号传输装置，其特征在于：包括第一组信号输入输出接口、逻辑电平信号叠加电路、逻辑电平信号分离电路、第二组信号输入输出接口；

第一组信号输入输出接口包括第一逻辑电平信号输出接口与第二逻辑电平信号输出接口，分别连接逻辑电平信号叠加电路的第一逻辑电平信号输入端与第二逻辑电平信号输入端，用于将第一逻辑电平信号与第二逻辑电平信号发送到逻辑电平信号叠加电路；

逻辑电平信号叠加电路，用于将第一逻辑电平信号与第二逻辑电平信号进行叠加后产生叠加逻辑电平信号，并将所述叠加逻辑电平信号通过叠加信号输出端传输到逻辑电平信号分离电路的叠加信号输入端；

逻辑电平信号分离电路，用于将所述叠加逻辑电平信号分离为第三逻辑电平信号与第四逻辑电平信号，分别通过第三逻辑电平信号输出端和第四逻辑电平信号输出端输出；

第二组信号输入输出接口包括第三逻辑电平信号输入接口与第四逻辑电平信号输入接口，分别连接逻辑电平信号分离电路的第三逻辑电平信号输出端和第四逻辑电平信号输出端，用于响应接收第三逻辑电平信号或第四逻辑电平信号：

还包括第一微控制器和第二微控制器；

所述第一微控制器，用于将第一组信号输入输出接口配置为所述第一逻辑电平信号输出接口与第二逻辑电平信号输出接口；并用于先配置发送的第一逻辑电平信号与第二逻辑电平信号为常态逻辑电平，再控制第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号；

所述第二微控制器，用于将第二组信号输入输出接口配置为所述第三逻辑电平信号输入接口与第四逻辑电平信号输入接口；并配置用于响应的有效逻辑电平信号。

4.根据权利要求3所述的逻辑电平信号传输装置，其特征在于：

所述第一微控制器，用于设置发送的第一逻辑电平信号或第二逻辑电平信号由有效逻辑电平信号恢复为常态逻辑电平信号的恢复时间；

所述第二微控制器，用于设置接收的有效逻辑电平信号的响应间隔时间，第三逻辑电平信号或第四逻辑电平信号为有效逻辑电平信号；

所述恢复时间被设置为小于或等于所述响应间隔时间。

5.根据权利要求3所述的逻辑电平信号传输装置，其特征在于：

所述第一组信号输入输出接口连接开关，通过所述开关控制发送的第一逻辑电平信号或第二逻辑电平信号由常态逻辑电平信号变为有效逻辑电平信号。

6.根据前述权利要求3-5中任一项所述的逻辑电平信号传输装置，其特征在于：

所述逻辑电平信号叠加电路的第一逻辑电平信号输入端经第一电阻(R11)接电源，经第二电阻(R12)接地；

所述逻辑电平信号叠加电路的第二逻辑电平信号输入端经第四电阻(R14)连接第三电阻(R13)的一端，第三电阻(R13)的另一端接电源；

第一电阻(R11)和第二电阻(R12)的对接端与第三电阻(R13)和第四电阻(R14)的对接端连接为逻辑电平信号叠加电路的叠加信号输出端。

7.根据前述权利要求3-5中任一项所述的逻辑电平信号传输装置，其特征在于：

所述逻辑电平信号分离电路的叠加信号输入端连接所述叠加信号输出端，所述逻辑电平信号分离电路具有第一三极管(Q21)、第二三极管(Q22)、第三三极管(Q23)；

所述叠加信号输入端连接第一三极管(Q21)的发射极，第一三极管(Q21)的基极与电源之间串联有第五电阻(R21)，第一三极管(Q21)的基极与地之间串联有第六电阻(R22)，第一三极管(Q21)的集电极与电源之间串联有第七电阻(R23)，第一三极管(Q21)的集电极连接所述第三逻辑电平信号输入接口；

所述叠加信号输入端经第八电阻(R24)连接第三三极管(Q23)的基极，所述第八电阻(R24)的两端并联有第一电容(C21)，第三三极管(Q23)的基极经第九电阻(R25)接地；第三三极管(Q23)的发射极接地；第三三极管(Q23)的集电极连接第二三极管(Q22)的基极，第二三极管(Q22)的基极经第十电阻(R26)连接所述叠加信号输入端，第二三极管(Q22)的基极经第二电容(C22)接地；第二三极管(Q22)的发射极接地；第二三极管(Q22)的集电极经第十一电阻(R27)接电源，第二三极管(Q22)的集电极连接所述第四逻辑电平信号输入接口。